CN104821828B - 低压数字模拟信号转换电路、数据驱动电路和显示系统 - Google Patents

低压数字模拟信号转换电路、数据驱动电路和显示系统 Download PDF

Info

Publication number
CN104821828B
CN104821828B CN201510200983.8A CN201510200983A CN104821828B CN 104821828 B CN104821828 B CN 104821828B CN 201510200983 A CN201510200983 A CN 201510200983A CN 104821828 B CN104821828 B CN 104821828B
Authority
CN
China
Prior art keywords
voltage
signal
module
partial pressure
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510200983.8A
Other languages
English (en)
Other versions
CN104821828A (zh
Inventor
张盛东
冷传利
林兴武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN201510200983.8A priority Critical patent/CN104821828B/zh
Publication of CN104821828A publication Critical patent/CN104821828A/zh
Priority to US15/568,975 priority patent/US10665145B2/en
Priority to PCT/CN2016/077262 priority patent/WO2016169383A1/zh
Application granted granted Critical
Publication of CN104821828B publication Critical patent/CN104821828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/0093—Converters characterised by their input or output configuration wherein the output is created by adding a regulated voltage to or subtracting it from an unregulated input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请公开了低压数字模拟信号转换电路、数据驱动电路和显示系统，至少一个分压单元(10)，所述分压单元(10)包括：若干串联在低限电压和高限电压之间的电阻，从电阻的串联节点和高限电压连接端引出的分压输出端。通过引入分压单元(10)，使得本申请的低压数字模拟信号转换电路、数据驱动电路和显示系统为低压器件，不仅功耗低，而且占用芯片面积小。

Description

低压数字模拟信号转换电路、数据驱动电路和显示系统
技术领域
本申请涉及显示器件技术领域，尤其涉及一种低成本实现显示的数模转换器、数据驱动电路和显示系统。
背景技术
显示系统作为信息传递的一种媒介，与人们的生活息息相关。目前主流的显示系统是液晶显示系统(LCD)，此外有源矩阵有机发光二极体显示系统(AMOLED)也开始在小尺寸领域崭露头角。不管是LCD显示系统还是OLED显示系统，都需要将表示图像信息的数字信号转换成模拟信号才能在面板上显示出来。这其中就需要用到数字模拟转换器(DAC)。在显示系统中，DAC的设计是列驱动芯片中最核心的模块。在显示系统中，如图1所示，DAC一般采用电阻串的形式产生各级灰度所需的电压值，用传输晶体管阵列PTL选择输入DAC的数字信号对应灰度的电压值。如果显示系统的灰度级为256级，则需要256个电阻，以产生256个不同的电压。
LCD和OLED等显示系统用于驱动显示屏的模拟信号为中高压信号，而这中高压的模拟信号要从上述DAC中的电阻串的分压中选取，这就使得电阻串被施加了中高压，进而使得DAC中的传输晶体管阵列PTL等相关器件要为中高压器件，而中高压器件需要更大的功耗和占用更大芯片面积。
发明内容
本申请提供低压数字模拟信号转换电路、数据驱动电路和显示系统，用于传统数模转换器高功耗和占用大的芯片面积的问题。
根据本申请的第一方面，本申请提供低压数字模拟信号转换电路包括：
至少一个分压单元(10)，所述分压单元(10)包括：若干串联在低限电压和高限电压之间的电阻，从电阻的串联节点和高限电压连接端引出的分压输出端；
选择单元(11)，分别与各分压单元(10)的分压输出端连接，所述选择单元(11)用于输入数字信号，根据数字信号的控制从分压输出端中选择一个接通，并输出该分压输出端上的待补偿电压信号；
电压补偿单元(12)，其与选择单元(11)相连，用于分别输入选择单元输出的待补偿电压信号和数字信号，根据数字信号对待补偿电压信号进行补偿，使得补偿后的电压为数字信号所对应的模拟电压。
根据本申请的第二方面，本申请提供一种数据驱动电路，包括：
数据输入模块，用于输入包含图像数据的数字信号；
锁存器，与数据输入模块相连，用于数字信号锁定；
上述的低压数字模拟信号转换电路，其选择单元(11)、电压补偿单元(12)的输入端与锁存器的输出端相连。
根据本申请的第三方面，本申请提供一种包括上述数据驱动电路的显示系统。
本申请的有益效果是：
通过引入分压单元，分压单元包括：若干串联在低限电压和高限电压之间的电阻，从电阻的串联节点和高限电压连接端引出的分压输出端；使得本申请的低压数字模拟信号转换电路、数据驱动电路和显示系统为低压器件，不仅功耗低，而且占用芯片面积小。
附图说明
图1为传统的电阻串和传输晶体管阵列的一种结构示意图；
图2为传统的数模转换器参与显示过程时的Gamma曲线图；
图3为传统的利用电阻串实现数模转换器的一种结构示意图；
图4为本申请一种实施例的低压数字模拟信号转换电路的一种Gamma曲线图；
图5为本申请一种实施的低压数字模拟信号转换电路的一种结构示意图；
图6为本申请一种实施例的包括若输入电容的模拟加法模块的一种结构示意图；
图7为本申请一种实施例的包括若输入电容的模拟加法模块的另一种结构示意图；
图8为本申请一种实施例的包括若输入电阻的模拟加法模块的一种结构示意图；
图9为本申请一种实施例的包括电压转电流模块和电流转电压模的模拟加法模块的一种结构示意图；
图10为申请当k＝4时的低压数字模拟信号转换电路的一种Gamma曲线图；
图11为申请当k＝4时的低压数字模拟信号转换电路的一种结构示意图；
图12为申请当k＝1时的低压数字模拟信号转换电路的一种结构示意图。
具体实施方式
下面通过具体实施方式结合附图对本申请作进一步详细说明。
请参考图2，图2为一N位数模转换器的Gamma曲线，N为正整数。从图2中可以看到，当输入的数字信号从20到2N变化时，数模转换器输出信号的电压范围为VoutLow到VoutHigh。VoutLow和VoutHigh的大小由LCD或OLED面板的亮度范围、像素电路、液晶分子特性等决定。
请参考图3，图3为一组列驱动电路的模块结构。列驱动电路包括数据输入模块(通常是移位寄存器模块)、锁存器模块、数模转换模块和输出缓冲。数模转换模块包括电阻串和传输晶体管阵列PTL。锁存器模块和数模转换模块都为N位，因此数模转换模块中，VoutLow～VoutHigh范围之间有2N个不同的电压值，它们通过电阻串中的电阻分压的方式产生，电阻串产生的2N个不同的电压值可以在列驱动电路的芯片中共享。每一路数模转换器通过其内的传输晶体管阵列PTL从2N个不同的电压值中选出一个作为数模转换器的输出。代表图像数据的N位数字信号通过输入模块和锁存器模块输出，此输出作为数模转换器的传输晶体管阵列PTL的输入，N位数字信号决定了其输出信号的大小，从而实现数字模拟的转换。数模转换器输出的模拟信号再通过输出缓冲器送到面板上，以实现图像的显示。
本申请公开了低压数字模拟信号转换电路、数据驱动电路和显示系统，其发明思路在于：通过将上述的电阻串分成若干个分段式电阻串即分压单元，每个分压单元的一端接低电压即低限电压，通常可为0电压，从而降低每一个分压单元各输出节点的电压值。
具体地，本申请公开的低压数字信号转模拟信号电路(以下简称低压数模转换电路)，输入N位的数字信号，对应地，输出电压范围为VoutLow～VoutHigh的模拟信号，其中VoutHigh>VoutLow，N为正整数，如图4所示为本低压数模转换电路的Gamma曲线图，其横坐标为输入的N位的数字信号，其纵坐标为对应的输出的电压范围为VoutLow～VoutHigh的模拟信号。
请参考图5，本申请的低压数模转换电路包括：
至少一个分压单元10，分压单元10包括若干串联在低限电压和高限电压之间的电阻，从电阻的串联节点和高限电压连接端引出的分压输出端。需要指出的是，有些分压单元10的高限电压并没有对应的数字信号，这种情况下，不需要从此分压单元10的高限电压端引出一个分压输出端，而是直接从此分压单元10的电阻的串联节点引出若干分压输出端即可。
选择单元11，分别与各分压单元10的分压输出端连接，选择单元11用于输入数字信号，根据数字信号的控制从分压输出端中选择一个接通，并输出该分压输出端上的待补偿电压信号；选择单元11可以包括传输晶体管阵列，传输晶体管阵列形成的开关电路与各分压单元10的分压输出端一一对应，将分压输出端分别与选择单元11的输出端连通。较优地，分压单元10至少有两个。为了进一步降低各分压单元10被施加的电压，在设计本低压数模转换电路时可以使各分压单元10的低限电压都为零，另外，为了达到更好地效果，在设计各分压单元10时，可以使各分压单元10的高限电压尽量接近甚至相等。
电压补偿单元12，其与选择单元11相连，用于分别输入选择单元11输出的待补偿电压信号和数字信号，根据数字信号对待补偿电压信号进行补偿，使得补偿后的电压为数字信号所对应的模拟电压。电压补偿单元12根据数字信号和分压单元10的划分规则确定待补偿电压信号的补偿值，将待补偿电压和补偿值相加后输出。
电压补偿单元12有多种实现方式，以下举例说明：
电压补偿单元12包括补偿电压选择模块13和模拟加法模块14。
补偿电压选择模块13，用于根据数字信号和分压单元10的划分规则来输出补偿信号，所述补偿信号用于对待补偿电压信号进行补偿；补偿电压选择模块13可以包括补偿电压端和开关模块，具体地：补偿电压端的数量与分压单元10的数量相同，并且补偿电压端的电压值与各分压单元10的分压输出端上的待补偿电压信号需要补偿的电压值相等；开关模块数量与补偿电压端的数量相同，一个开关模块只与一个补偿电压端相连，开关模块的一端与补偿电压端相连，另一端与模拟加法模块14的一输入端相连，开关模块的控制端用于输入数字信号并在数字信号的控制下导通和断开，以输出补偿信号。
模拟加法模块14，一输入端与选择单元11的输出端相连，另一输入端与补偿电压选择模块13的输出端相连，用于将选择单元11输出的待补偿电压信号与补偿电压选择模块13输出的补偿信号的电压进行相加后输出；模拟加法模块14输出的信号为电压补偿单元12的输出信号。模拟加法模块14有许多种结构，下面试举几种。
第一种，模拟加法模块14包括一放大器和若干输入电容。
请参考图6，具体地，模拟加法模块14包括电容C1、C2和C3，以及一个放大器，其中V100和V200为模拟加法模块14的两输入端，Vout为模拟加法模块14的输出端。其连接方式为：
放大器的正输入端接地，负输入端与输出端之间接有电容C3，电容C3并联有一开关S11；放大器的负输入端还通过一电容C1与一接地开关S22相连，电容C1与此接地开关S22相连的一端还与另一开关S12的一端相连，此开关S12的另一端为所述模拟加法模块14的一输入端；放大器的负输入端还通过一电容C2与一接地开关S21相连，电容C2与此接地开关S21相连的一端还与另一开关S13的一端相连，此开关S13的另一端为所述模拟加法模块14的另一输入端。
模拟加法模块14的工作过程分为两个阶段。
第一阶段，开关S11、S12、S13导通，开关S21、S22断开，此时V100、V200分别耦合到电容C1、C2的第一端，放大器的负输入端与输出端短接，负输入端的电荷可以表示为：
Q1＝(VX-V100)*C1+(VX-V200)*C2。
第二阶段，开关S21、S22导通，开关S11、S12、S13断开，此时电容C1、C2的第一端分别耦合到地。在此过程中，放大器负输入端处于悬浮状态，其电荷保持不变，可以表示为：
Q1＝VX*C1+VX*C2+(VX-Vout)*C3。
根据上述第一阶段和第二阶段放大器负输入端的电荷公式，可以得到：
Vout＝VX+(V100*C1+V200*C2)/C3。
如果C1＝C2＝C3，根据放大器输入端虚短原理，Vref＝VX，可得：
Vout＝Vref+V100+V200。当Vref＝0，可得Vout＝V100+V200，即实现了电压相加的功能。
请参考图7，具体地，模拟加法模块14还可以不包括电容C3，而是包括电容C1和C2，以及一个放大器，其中V100和V200为模拟加法模块14的两输入端，Vout为模拟加法模块14的输出端。其连接方式为：
放大器的正输入端接地，负输入端与输出端之间接有一开关S11；所述放大器的负输入端还与一电容C2的一端相连，电容C2的另一端通过一开关S21连接到所述放大器的输出端；电容C2连有开关S21的一端，还与一开关S13的一端相连，开关S13的另一端为所述模拟加法模块14的一输入端；所述放大器的负输入端还通过一电容C1与一接地开关S22相连，电容C1与接地开关S22相连的一端还与另一开关S12的一端相连，此开关S12的另一端为所述模拟加法模块14的另一输入端。
同样地，模拟加法模块14的工作过程也分为两个阶段。
第一阶段，开关S11、S12、S13导通，开关S21、S22断开，此时V100、V200分别耦合到电容C1、C2的第一端，放大器的负输入端与输出端短接，负输入端的电荷可以表示为：
Q1＝(VX-V100)*C1+(VX-V200)*C2。
第二阶段，S21、S22导通，S11、S12、S13断开，此时电容C1、C2的第一端分别耦合到地和输出端。在此过程中，放大器负输入端处于悬浮状态，其电荷保持不变，可以表示为：Q1＝VX*C1+(VX-Vout)*C2。
根据上述第一阶段和第二阶段放大器负输入端的电荷公式，可以得到：
Vout＝V200+(V100*C1)/C2。
如果C1＝C2，则Vout＝V100+V200，即实现了电压相加的功能。
图6和图7中的开关S11、S12、S13、S21、S22指的是具有开关功能的器件。
第二种，模拟加法模块14包括一放大器和若干输入电阻。
请参考图8，具体地，模拟加法模块14包括四个电阻以及一个放大器，其中V100和V200为模拟加法模块14的两输入端，Vout为模拟加法模块14的输出端。其连接方式为：
放大器的负输入端与输出端之间连有一电阻R1；所述放大器的负输入端还接有一接地电阻R2；所述放大器的正输入端与一电阻R3的一端相连，电阻R3的另一端为所述模拟加法模块14的一输入端；所述放大器的正输入端与一电阻R4的一端相连，电阻R4的另一端为所述模拟加法模块14的另一输入端，其中电阻R2、R3和R4的阻值相等，均为R；电阻R1的阻值是电阻R2的两倍，为2*R。
电流放大器正输入端的电压的计算公式：(V100-VX)/R＝(VX-V200)/R；可得放大器正输入端的电压VX＝(V100+V200)/2。结合另一计算公式，VX＝(Vout/2R)*R＝Vout/2，可得Vout＝V100+V200，实现了电压相加的功能。
第三种，模拟加法模块14包括电压转电流模块和电流转电压模块。
请参考图9，具体地，模拟加法模块14包括：
两电压转电流模块；一电压转电流模块的输入端为模拟加法模块14的一输入端，用于将选择单元11输出的待补偿电压信号转变成电流信号输出；若选择单元11输出的电压信号为V100，输入到此电压转电流模块后，其输出电流为V100*gm，其中gm为上述电压转电流模块的跨导。另一电压转电流模块的输入端为模拟加法模块14的另一输入端，用于将补偿电压选择模块13输出的补偿信号转变成电流信号输出；若补偿电压选择模块13输出的电压信号为V200，输入到此电压转电流模块后，其输出电流为V200*gm。
一加法节点，用于将所述两电压转电流模块输出的电流信号进行相加后输出，即将V100*gm与V200*gm相加，输出值为(V100+V200)*gm的电流信号。
一电流转电压模块，其输出端为模拟加法模块14的输出端，用于将加法节点输出的电流信号转变成电压信号进行输出，即将输入的值为(V100+V200)*gm的电流信号转变为V100+V200，从而实现了电压相加的功能。由于电流的相加更容易实施，只要将要相加的电流流过同一节点，就可以实现，因此用电压转电流的方法将电压相加的问题转变为电流相加，使方案实施起来变得更加容易。
在本申请提出的低压数模转换电路的基础，本申请还提出一种数据驱动电路，它可以包括：
数据输入模块，用于输入包含图像数据的数字信号；
锁存器，与数据输入模块相连，用于数字信号锁定；
上述的低压数模转换电路，其选择单元11、电压补偿单元12的输入端与锁
存器的输出端相连。
进一步地，本申请还提出了一种显示系统，此显示系统包括了上述的数据驱动电路。
实施例一
本实施例进一步阐释上述的低压数模转换电路，尤其是各分压单元10连接的低限电压、高限电压以及电压补偿单元12输出的补偿信号的电压值等问题。
请返回参照图4，本申请的低压数模转换电路，输入N位的数字信号，相应地，输出电压范围为VoutLow～VoutHigh的模拟信号。
请返回参考图5，本申请的低压数模转换电路，包括：
k个分压单元10，其中第i个分压单元，一端接一低电压VL(即低限电压)，另一端接电压值为Vi的电压端(即高限电压)，用于输出电压范围为VL～Vi的信号；其中k为一大于1的正整数，i的取值范围为小于或等于k的正整数。换句话说，第1个分压单元10，一端接一低电压VL，另一端接电压值为V1的电压端，用于输出电压范围为VL～V1的信号；第2个分压单元10，一端接一低电压VL，另一端接电压值为V2的电压端，用于输出电压范围为VL～V2的信号，以此类推，第k个分压单元10，一端接一低电压VL，另一端接电压值为Vk的电压端，用于输出电压范围为VL～Vk的信号。另外，图5中分压单元10包括两个串联的电阻，这只是用于示意，并非指每个分压单元10都是包括两个电阻。
选择单元11，用于根据输入的N位数字信号选择某一分压单元的某一电压值的信号进行输出；换句话说，选择单元11的输入端接收N位数字信号，并根据此数字信号选择这k个分压单元10中的某一个分压单元10的输出电压范围的某一值进行电压信号输出，例如，根据数字信号，选择第2个分压单元10输出电压范围VL～V2中的某一值进行电压信号输出。
电压补偿单元12，用于当选择单元11选择第i个分压单元的某一电压值的信号进行输出时，对传输晶体管阵列11的输出信号进行值为Vci电压补偿后输出，这是因为分压单元10的一端接了低电平VL，此时要将电压拉低的部分重新加回去。电压补偿单元12输出的信号为本低压数模转换电路的输出信号，此输出的模拟信号再通过输出缓冲器送到面板上，以实现图像的显示。当选择11选择第1个分压单元的某一电压值的信号进行输出时，电压补偿单元12对选择单元11的输出信号进行值为Vc1的电压补偿后输出；当选择单元11选择第2个分压单元的某一电压值的信号进行输出时，电压补偿单元12对选择单元11的输出信号进行值为Vc2的电压补偿后输出，以此类推，当选择单元11选择第k个分压单元的某一电压值的信号进行输出时，电压补偿单元12对选择单元11的输出信号进行值为Vck的电压补偿后输出。另外，这里对选择单元11的输出信号进行值为Vci电压补偿，指的是，若选择单元11的输出信号的电压值为Vout，对其进行值为Vci电压补偿后，最终的输出信号的电压值为Vout+Vci。
电压补偿单元12的一种结构中，电压补偿单元12包括补偿电压选择模块13和模拟加法模块14。下面具体说明。
补偿电压选择模块13，用于当选择单元11选择第i个分压单元10的某一电压值的信号进行输出时，输出电压值为Vci的补偿信号。例如，当选择单元11选择第1个分压单元10的某一电压值的信号进行输出时，补偿电压选择模块13输出电压值为Vc1的补偿信号。补偿电压选择模块13可以包括k个补偿电压端和k个开关模块。这k个补偿电压端中，第i个补偿电压端的值为Vci，i的取值为小于或等于k的正整数，即第1个补偿电压端的值为Vc1，第2个补偿电压端的值为Vc2，以此类推，第k个补偿电压端的值为Vck。这k个开关模块，其中第i个开关模块的一端与第i个补偿电压端相连，另一端作为补偿电压选择模块14的输出端，用于当选择单元11选择第i个分压单元10的分压输出端的某一电压值的信号进行输出时，进行导通以输出电压值为Vci的信号。例如，第1个开关模块的一端与第1个补偿电压端相连，另一端作为补偿电压选择模块14的输出端，当选择单元11选择第1个分压单元10的某一电压值的信号进行输出时，第1个开关模块进行导通以将第1个补偿电压端电压值为Vc1的信号输出给模拟加法模块14。这k个开关模块可以根据数字信号和分压单元10的划分规则来进行导通和断开的，可以有多种实现方式，例如，用一个控制器，此控制器在接收到第i个分压单元10所输出的模块信号的区间在Gamma曲线上对应的数字信号的区间里的数字信号时，发出信号，来控制第i个开关模块导通，其余开关模块断开，这里i的取值范围，如上所述为小于或等于k的正整数，即此控制器在接收到第1个分压单元10所输出的模块信号的区间在Gamma曲线上对应的数字信号的区间里的数字信号时，发出信号，来控制第1个开关模块导通，其余开关模块断开；此控制器在接收到第2个分压单元10所输出的模块信号的区间在Gamma曲线上对应的数字信号的区间里的数字信号时，发出信号，来控制第2个开关模块导通，其余开关模块断开，以此类推，不再赘述。
以上详述了本实施的低压数模转换电路的结构，在上述结构中，VL、Vi和Vci被配置为：
VL被配置为一低电平，较优地，VL可为0。
返回再参照图4，在VoutLow～VoutHigh之间取不等于VoutLow、VoutHigh的k-1个不同的电压值，这k-1个电压值由小到大排列的第i个电压值为Vouti，另外，因为i的取值范围为小于或等于k的正整数，所以i可以k值，所以令Voutk＝VoutHigh，另外为便于叙述，令Vout0＝VoutLow。
所以Vi和Vci被配置为：Vi＝Vouti-Vouti-1+VL，Vci＝Vouti-1-VL。
换句话说：
对于第1个分压单元，V1＝Vout1-Vout0+VL，Vc1＝Vout0-VL；
对于第2个分压单元，V2＝Vout2-Vout1+VL，Vc2＝Vout1-VL；
以此类推，对于最后一个即第k个分压单元，Vk＝Voutk-Voutk-1+VL，Vck＝Voutk-1-VL。
较优地，在VoutLow～VoutHigh之间取不等于VoutLow、VoutHigh的k-1个不同的电压值时，可以让这k-1个值代表的点均分VoutLow～VoutHigh，即VoutLow(Vout0)、Vout1、Vout2、…、Vouti、…、Voutk-1、VoutHigh(Voutk)为一等差数列。
再请参考图4，在纵坐标为取了k-1个点后，纵坐标VoutLow～VoutHigh之间被分为k个区间，相应地，横坐标也被分为k个区间，0～①区间的数字信号对应Vout0～Vout1的模拟信号，①～②区间的数字信号对应Vout1～Vout2的模拟信号，以此类推。这样，在设计分压单元10时，根据每个区间对应的电阻数，可以将原来类似图3中的一个电阻串按要求分成符合需求的若干分压单元10。
为了进一步地说明本实施例，下面以一个实际的例子对本实施例加以补充。
请参考图9，与图4一样，为本低压数模转换电路的Gamma曲线图。图4中k取值为4时，即为图9所示。Gamma曲线被分段成了四部分，纵坐标由大到小，电压值分别为Vout4(VoutHigh)、Vout3、Vout2、Vout1、Vout0(VoutLow)。相应地，横坐标也被分成了四部分，0～①区间、①～②区间、②～③区间、③～2N区间。0～①区间的数字信号对应输出的电压范围是Vout0～Vout1，电压差值为Vout1-Vout0；①～②区间的数字信号对应输出的电压范围是Vout1～Vout2，电压差值为Vout2-Vout1；②～③区间的数字信号对应输出的电压范围是Vout3～Vout2，电压差值为Vout3-Vout2；③～2N区间的数字信号对应输出的电压范围是Vout4～Vout3，电压差值为Vout4-Vout3。图10示出了图9所示分段的一种实现方式。在这种分段方式中，选择单元11可以为传输晶体管阵列，其结构保持不变，即仍与图3中的传输晶体管阵列PTL类似。与图3不同的是，图10不再有一个两端分别接VoutLow、VoutHigh的电阻串，而是将图3中的电阻串分成四段，即分成四个分压单元10，第一个分压单元10的电压范围是0～Vout1-Vout0，即其一端接地，另一端接值为Vout1-Vout0的电压端；第二个分压单元10的电压范围是0～Vout2-Vout1，即其一端接地，另一端接值为Vout2-Vout1的电压端；第三个分压单元10的电压范围是0～Vout3-Vout2，即其一端接地，另一端接值为Vout3-Vout2的电压端；第四个分压单元10的电压范围是0～Vout4-Vout3，即其一端接地，另一端接值为Vout4-Vout3的电压端。这样，通过对电阻串进行分段，每一个分压单元的输出的起始电压都降到了零，这样可以有效降低每一个分压单元的电压值。因此，虽然选择单元11的电路整体结构不变，还是与图3中的传输晶体管阵列PTL类似，但是由于电阻串进行了分段，每一个分压单元的输出电压降低到一个低的电压范围，因此选择单元11中的相关器件——如当其为传输晶体管阵列时，晶体管也可以采用低压工艺来实现，从而选择单元11成为一个低压器件，具有低功耗，占用面积小的特点。
如上所述，数据输入模块通过N位锁存器模块输入N位的数字信号，选择单元11根据输入的N位数字信号，选择输出一个具有对应电压值的模拟信号。这个电压值并不是原始的显示电压，而是由于电阻串被分段而被拉低到了低电压区域的一个电压值，为了使最终显示信号为原始的显示电压，此时需要将电压值被拉低的部分重新拉回去。这个把电压值重新拉回到原始的显示电压值，可以通过补偿电压选择模块13和模拟加法模块14来实现。
模拟加法模块14至少有两个输入端，其中一个输入端接到选择单元11的输出端，另外一个输入端则接到补偿电压选择模块13，补偿电压选择模块13是输出由于Gamma曲线或者说电阻串分段造成的电压损失。由于Gamma曲线被分成四段，因此共有四种电压值可供选择，分别由开关S1、S2、S3、S4控制，当输入数字信号在0～①区间时，S1导通，其余开关断开；当输入数字信号在①～②区间时，S2导通，其余开关断开，以此类推。这样，模拟加法模块14，被接低的电压信号又得到了恢复。这里的开关S1、S2、S3、S4指是具有开关功能的器件。开关S1、S2、S3、S4，是根据数字信号和分压单元10的划分规则来进行导通和断开的，可以有多种实现方式，比如，用一个控制器，此控制器在接收到在0～①区间的数字信号时，控制S1导通，其余开关断开；在接收到在①～②区间的数字信号时，控制S2导通，其余开关断开；在接收到在②～③区间的数字信号时，控制S3导通，其余开关断开；在接收到在③～2N区间的数字信号时，控制S4导通，其余开关断开。
补充的例子是将电阻串分成了4个分压单元10，即k＝4；在其他实施例中，电阻串如上所述也可以分成k个分压单元10，k越大，每一个的分压单元10输出的电压范围就越小，从而可以用更低的电压来驱动。
需要注意的是，本实施例中，k的取值是大于1的整数，k也可以等于1，即本低压数模转换电路包括一个分压单元10，下面结合图12详细说明。
请参考图12，分压单元10一端接一低电压VL，另一端接电压值为VoutHigh-VoutLow+VL的电压端，用于输出电压范围为VL～VoutHigh-VoutLow+VL的信号；较优地，VL也可以等于0，此时分压单元10一端接地，另一端接电压值为VoutHigh-VoutLow的电压端。
选择单元11，用于根据输入的数字信号选择分压单元10的某一电压值的信号进行输出。
电压补偿单元12，用于选择单元11选择分压单元10的某一电压值的信号进行输出时，对选择单元11的输出信号进行值为VoutLow-VL的电压补偿后输出，如上所述当VL为零，电压补偿单元12对传输晶体管阵列11的输出信号进行值为VoutLow的补偿。电压补偿单元12可以用一个加法器模块来实现，此加法器模块的一个输入端与传输晶体管阵列11的输出端相连，另一个输入端接入一值为VoutLow的参考电压。
上述的低压数模转换模块除了应用与显示器中的数据驱动电路，也可以应用于其它产品中。
以上内容是结合具体的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请发明构思的前提下，还可以做出若干简单推演或替换。

Claims (10)

1.低压数字模拟信号转换电路，其特征在于，包括：
至少一个分压单元(10)，所述分压单元(10)包括：若干串联在低限电压和高限电压之间的电阻，从电阻的串联节点和高限电压连接端引出的分压输出端；
选择单元(11)，分别与各分压单元(10)的分压输出端连接，所述选择单元(11)用于输入数字信号，根据数字信号的控制从分压输出端中选择一个接通，并输出该分压输出端上的待补偿电压信号；
电压补偿单元(12)，其与选择单元(11)相连，用于分别输入选择单元输出的待补偿电压信号和数字信号，根据数字信号对待补偿电压信号进行补偿，使得补偿后的电压为数字信号所对应的模拟电压。
2.如权利要求1所述的低压数字模拟信号转换电路，其特征在于，所述电压补偿单元(12)根据数字信号和分压单元(10)的划分规则确定待补偿电压信号的补偿值，将待补偿电压和补偿值相加后输出。
3.如权利要求2所述的低压数字模拟信号转换电路，其特征在于，所述电压补偿单元(12)包括：
补偿电压选择模块(13)，用于根据数字信号和分压单元(10)的划分规则来输出补偿信号，所述补偿信号用于对待补偿电压信号进行补偿；
模拟加法模块(14)，一输入端与所述选择单元(11)的输出端相连，另一输入端与所述补偿电压选择模块(13)的输出端相连，用于将选择单元(11)输出的待补偿电压信号与补偿电压选择模块(13)输出的补偿信号的电压进行相加后输出；模拟加法模块(14)输出的信号为所述电压补偿单元(12)的输出信号。
4.如权利要求3所述的低压数字模拟信号转换电路，其特征在于，所述补偿电压选择模块(13)包括：
补偿电压端，所述补偿电压端的数量与分压单元(10)的数量相同，并且所述补偿电压端的电压值与各分压单元(10)的分压输出端上的待补偿电压信号需要补偿的电压值相等；
开关模块，所述开关模块数量与补偿电压端的数量相同，一个开关模块与一个补偿电压端相连，所述开关模块的一端与补偿电压端相连，另一端与所述模拟加法模块(14)的一输入端相连，开关模块的控制端用于输入数字信号并在数字信号的控制下导通和断开，以输出所述的补偿信号。
5.如权利要求3所述的低压数字模拟信号转换电路，其特征在于，所述模拟加法模块(14)包括：
两电压转电流模块；一电压转电流模块的输入端为所述模拟加法模块(14)的一输入端，用于将选择单元(11)输出的待补偿电压信号转变成电流信号输出；另一电压转电流模块的输入端为所述模拟加法模块(14)的另一输入端，用于将补偿电压选择模块(13)输出的补偿信号转变成电流信号输出；
一加法节点，用于将所述两电压转电流模块输出的电流信号进行相加后输出；
一电流转电压模块，其输出端为所述模拟加法模块(14)的输出端，用于将加法节点输出的电流信号转变成电压信号进行输出。
6.如权利要求3所述的低压数字模拟信号转换电路，其特征在于，所述模拟加法模块(14)包括：
一放大器，此放大器的正输入端接地，负输入端与输出端之间接有电容C3，电容C3并联有一开关S11；放大器的负输入端还通过一电容C1与一接地开关S22相连，电容C1与此接地开关S22相连的一端还与另一开关S12的一端相连，此开关S12的另一端为所述模拟加法模块(14)的一输入端；放大器的负输入端还通过一电容C2与一接地开关S21相连，电容C2与此接地开关S21相连的一端还与另一开关S13的一端相连，此开关S13的另一端为所述模拟加法模块(14)的另一输入端；
或者，
一放大器，此放大器的正输入端接地，负输入端与输出端之间接有一开关S11；所述放大器的负输入端还与一电容C2的一端相连，电容C2的另一端通过一开关S21连接到所述放大器的输出端；电容C2连有开关S21的一端，还与一开关S13的一端相连，开关S13的另一端为所述模拟加法模块(14)的一输入端；所述放大器的负输入端还通过一电容C1与一接地开关S22相连，电容C1与接地开关S22相连的一端还与另一开关S12的一端相连，此开关S12的另一端为所述模拟加法模块(14)的另一输入端；
或者，
一放大器，此放大器的负输入端与输出端之间连有一电阻R1；所述放大器的负输入端还接有一接地电阻R2；所述放大器的正输入端与一电阻R3的一端相连，电阻R3的另一端为所述模拟加法模块(14)的一输入端；所述放大器的正输入端与一电阻R4的一端相连，电阻R4的另一端为所述模拟加法模块(14)的另一输入端，其中电阻R2、R3和R4的阻值相等，电阻R1的阻值是电阻R2的两倍。
7.如权利要求1所述的低压数字模拟信号转换电路，其特征在于，所述选择单元(11)包括传输晶体管阵列，所述传输晶体管阵列形成的开关电路与各分压单元(10)的分压输出端一一对应，将分压输出端分别与选择单元(11)的输出端连通。
8.如权利要求1所述的低压数字模拟信号转换电路，其特征在于，所述分压单元(10)至少有两个。
9.一种数据驱动电路，其特征在于，包括：
数据输入模块，用于输入包含图像数据的数字信号；
锁存器，与数据输入模块相连，用于数字信号锁定；
权利要求1至8中任一项所述的低压数字模拟信号转换电路，其选择单元(11)、电压补偿单元(12)的输入端与锁存器的输出端相连。
10.一种显示系统，包括如权利要求9所述的数据驱动电路。
CN201510200983.8A 2015-04-24 2015-04-24 低压数字模拟信号转换电路、数据驱动电路和显示系统 Active CN104821828B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510200983.8A CN104821828B (zh) 2015-04-24 2015-04-24 低压数字模拟信号转换电路、数据驱动电路和显示系统
US15/568,975 US10665145B2 (en) 2015-04-24 2016-03-24 Low-voltage digital to analog signal conversion circuit, data driving circuit and display system
PCT/CN2016/077262 WO2016169383A1 (zh) 2015-04-24 2016-03-24 低压数字模拟信号转换电路、数据驱动电路和显示系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510200983.8A CN104821828B (zh) 2015-04-24 2015-04-24 低压数字模拟信号转换电路、数据驱动电路和显示系统

Publications (2)

Publication Number Publication Date
CN104821828A CN104821828A (zh) 2015-08-05
CN104821828B true CN104821828B (zh) 2018-07-06

Family

ID=53732013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510200983.8A Active CN104821828B (zh) 2015-04-24 2015-04-24 低压数字模拟信号转换电路、数据驱动电路和显示系统

Country Status (3)

Country Link
US (1) US10665145B2 (zh)
CN (1) CN104821828B (zh)
WO (1) WO2016169383A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104821828B (zh) * 2015-04-24 2018-07-06 北京大学深圳研究生院 低压数字模拟信号转换电路、数据驱动电路和显示系统
CN105007677B (zh) * 2015-08-21 2017-08-15 中国科学院上海高等研究院 用于amoled列驱动电路的数模转换电路及方法
CN105188204B (zh) * 2015-08-26 2017-09-01 中国科学院上海高等研究院 用于amoled列驱动电路的数模转换电路及方法
CN107342042B (zh) * 2017-07-04 2019-07-02 京东方科技集团股份有限公司 数模转换电路、方法和显示装置
CN109787635A (zh) * 2019-01-10 2019-05-21 京东方科技集团股份有限公司 数模转换电路及其数模转换方法、显示装置
US10624190B1 (en) * 2019-01-21 2020-04-14 Mikro Mesa Technology Co., Ltd. Micro light-emitting diode driving circuit and method for driving the same
CN113314175B (zh) * 2021-05-25 2023-11-21 海光信息技术股份有限公司 一种写辅助装置及其工作方法、存储器
CN116149243B (zh) * 2023-04-21 2023-07-18 山东正弦电气科技有限公司 一种高精度时序控制方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323650A (ja) * 1999-05-11 2000-11-24 Hitachi Ltd トリミング回路
CN101145781A (zh) * 2006-09-13 2008-03-19 联詠科技股份有限公司 过驱动数字模拟转换器、源极驱动器与其方法
CN101702624A (zh) * 2009-11-07 2010-05-05 福州华映视讯有限公司 多段式转换的数字-模拟转换器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707404B1 (en) * 2003-04-21 2004-03-16 Texas Instruments Incorporated Integral nonlinearity error correction circuitry and method for DAC
US7414561B1 (en) * 2003-05-15 2008-08-19 Linear Technology Corporation Gradient insensitive split-core digital to analog converter
JP4328596B2 (ja) * 2003-10-27 2009-09-09 日本電気株式会社 差動増幅器
US7053690B2 (en) * 2004-07-08 2006-05-30 Oki Electric Industry Co., Ltd. Voltage generating circuit with two resistor ladders
KR100708939B1 (ko) * 2005-08-08 2007-04-17 삼성전기주식회사 디지털/아날로그 변환기
KR101361275B1 (ko) * 2007-08-08 2014-02-11 엘지전자 주식회사 디지털 디스플레이의 디지털 아날로그 변환 장치
KR101532268B1 (ko) * 2008-12-18 2015-07-01 삼성전자주식회사 디지털-아날로그 변환기, 이를 포함하는 소스 구동회로, 및소스 구동회로를 포함하는 표시 장치
US8476971B2 (en) * 2010-05-14 2013-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Buffer operational amplifier with self-offset compensator and embedded segmented DAC for improved linearity LCD driver
US8941522B2 (en) * 2012-05-04 2015-01-27 Analog Devices Technology Segmented digital-to-analog converter having weighted current sources
US9164526B2 (en) * 2012-09-27 2015-10-20 Sandisk Technologies Inc. Sigma delta over-sampling charge pump analog-to-digital converter
US10008172B2 (en) * 2014-05-13 2018-06-26 Apple Inc. Devices and methods for reducing or eliminating mura artifact using DAC based techniques
KR102224080B1 (ko) * 2014-06-02 2021-03-10 삼성디스플레이 주식회사 표시장치
CN104821828B (zh) * 2015-04-24 2018-07-06 北京大学深圳研究生院 低压数字模拟信号转换电路、数据驱动电路和显示系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323650A (ja) * 1999-05-11 2000-11-24 Hitachi Ltd トリミング回路
CN101145781A (zh) * 2006-09-13 2008-03-19 联詠科技股份有限公司 过驱动数字模拟转换器、源极驱动器与其方法
CN101702624A (zh) * 2009-11-07 2010-05-05 福州华映视讯有限公司 多段式转换的数字-模拟转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《12位超低功耗电流与电阻分压组合结构CMOS DAC的设计》;马彪;《中国优秀硕士学位论文全文数据库信息科技辑》;20140315;全文 *

Also Published As

Publication number Publication date
US20180130392A1 (en) 2018-05-10
US10665145B2 (en) 2020-05-26
WO2016169383A1 (zh) 2016-10-27
CN104821828A (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
CN104821828B (zh) 低压数字模拟信号转换电路、数据驱动电路和显示系统
CN105047228B (zh) 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN101419769B (zh) 数字模拟变换电路、数据驱动器及显示装置
CN103794187B (zh) 伽马参考电压产生装置及显示器
CN1790917B (zh) 数字模拟电路以及显示装置
CN100566142C (zh) 数字模拟电路和数据驱动器及显示装置
CN1127215C (zh) 低功率液晶显示器驱动器
CN107103872A (zh) 栅极驱动电路与采用其的显示装置
CN107274850B (zh) 一种显示驱动电路及其驱动方法、显示装置
CN103354451B (zh) 数模转换模块及包含其的灰阶电压产生模块
CN106097991B (zh) 液晶面板的数据驱动电路及驱动方法
CN101226721A (zh) 输出电路、使用该电路的数据驱动器、及显示装置
EP1847985A1 (en) Digital to analog converter having integrated level shifter and method for using same to drive display device
CN101013882B (zh) 差动放大器及数模转换器
CN103151013A (zh) 栅极驱动电路
CN105679260A (zh) 驱动器以及电子设备
CN104143985B (zh) 数字模拟转换器、可编程伽玛校正缓冲电路及显示装置
CN104409048B (zh) 源极驱动电路、灰度电压产生电路及显示装置
CN101490962A (zh) 显示器
CN102314839A (zh) 液晶显示装置及数据驱动器
CN106652957A (zh) 液晶显示装置及驱动方法
CN101295485A (zh) 包括加法器驱动电路的数模转换电路和显示器
CN104933998B (zh) 伽马电压产生装置及产生伽马电压的方法
CN103680458A (zh) 栅极驱动电路
CN106486072B (zh) 数字模拟转换器与源极驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant