CN101295485A - 包括加法器驱动电路的数模转换电路和显示器 - Google Patents

Abstract

一种数模转换电路，包括灰度电压产生电路、最高有效位的解码器电路、最低有效位的解码器电路以及计算电路。灰度电压产生电路产生与输入数据的最高有效位相对应的多个主电压以及与所述输入数据的最低有效位相对应的多个副电压。最高有效位的解码器根据所述最高有效位选择所述主电压的其中一个，最低有效位的解码器根据所述最低有效位选择所述副电压的其中一个。计算电路利用由所述最高有效位的解码器所选择的第一主电压、由所述最低有效位的解码器所选择的第一副电压、以及基准电压进行计算处理。

Description

包括加法器驱动电路的数模转换电路和显示器

技术领域

本发明涉及一种用于将数字信号转换为模拟信号的数模(D/A)转换器、用于显示器的驱动电路、以及使用所述驱动电路的显示器。

背景技术

由于轻、薄和功耗低的特性，液晶显示器(LCD)作为信息通信时代主要的平板显示器被广泛用于办公自动化、消费应用、工业应用等领域。一般，这种液晶显示器设置有液晶驱动电路(液晶驱动IC)，液晶驱动电路包括灰度电压产生器、解码器电路、放大器等部件。灰度电压产生器产生多个灰度电压。解码器电路根据输入的图像数据，从多个灰度电压中选择相对应的灰度电压。放大器对于由解码器电路选择的灰度电压进行电流放大，然后经由源布线提供给液晶面板。

图22为示出传统8位类型的源侧液晶驱动电路1的配置的方框图。如图22所示，源侧液晶驱动电路1包括接收器和串行/并行转换电路2、移位寄存器电路3、锁存电路4、灰度电压产生电路5、解码器电路6、放大器7等等。接收器和串行/并行转换电路2接收从定时控制器(未示出)发出的串行图像数据，将该图像数据转换为并行逐像素灰度数据D00至D07。移位寄存器电路3根据输入的时钟信号，产生要用于锁存电路4的数据捕获信号，并将该信号输出到锁存电路4。

根据从移位寄存器电路3输入的数据捕获信号，锁存电路4保留与输出数目相对应的数字灰度数据。灰度电压产生电路5产生灰度电压VDATA0至VDATA255，并将其输入解码器电路6。在输入的灰度电压VDATA0至VDATA255中，解码器电路6对于每个输出选择与从锁存电路4发出的灰度数据D00至D07相对应的灰度电压。注意，在解码器电路6中，灰度电压VDATA0至VDATA255被同样极性的输出共享。

之后，在输出数目为720的情形下，解码器电路6选择的每个灰度电压例如被输出到多个放大器7的输入端子t1至t720，多个放大器7被分别设置用于每个输出。当解码器电路6选择灰度电压后，多个放大器7的所有输出对源布线(out1至out720)进行充电和放电，并经由源布线将选择的电压提供给液晶显示面板上相对应的像素。

图23示出传统解码器电路6的配置。如图23所示，解码器电路6包括与输出数目相对应的720个解码器单元电路61。灰度电压VDATA0至VDATA255被720个解码器单元电路61共享。在控制单元中每个解码器单元电路61可配置为8个串联的开关器件62，灰度数据D00至D07的部分被分别输入这些开关器件62。灰度电压VDATA0至VDATA255被分别提供给串联的8个开关器件62的第一端，开关器件62的第二端被集中连接到放大器7的输入端子。这些开关器件62被控制为根据从锁存电路5发出的灰度数据VDATA0至VDATA255而导通/断开。然后，在灰度电压VDATA0至VDATA255中，所有8个开关器件62都导通的灰度电压被输出到放大器7的输入端子t1至t720的每一个。注意，解码器电路6可配置为其它形式。

近年来，越来越要求在用于电视机的液晶显示器上显示更多颜色。因此，对多位液晶驱动电路的需要逐年增长，10位或12位的液晶驱动电路已经成为主流。但是，在上述解码器电路6中，对于每个附加位，要求双倍数目的开关器件62，并且电路面积也翻倍。由于解码器电路6部分占据液晶驱动电路的芯片面积的大部分，所以位数的增加在很大程度上增加了液晶驱动电路的芯片面积。例如，10位液晶驱动电路所需要的芯片面积是8位液晶驱动电路的芯片面积的4倍。而对于12位液晶驱动电路，则芯片面积需要8位液晶驱动电路的芯片面积的16倍。因此，液晶驱动电路的成本上升，同时其实现的可能性降低。类似地，对于每个附加位，灰度电压(灰度线)所需的布线数目也倍增，在多位的情形下会过度增加布线的数量。布线数量的这种增加影响芯片面积。

因此，仅通过简单的灰度电压产生电路5和解码器电路6难以实现多位液晶驱动电路。出于这一点，提出了缩小解码器电路6的面积和灰度线数目的传统技术(专利文献1)。图24示出专利文献1所述的传统D/A转换电路10。图24所示的传统D/A转换电路10是6位液晶驱动电路的实例。D/A转换电路10设置有梯形(ladder)电阻电路11、解码器电路12、放大器电路13以及电容分压电路14，梯形电阻电路11产生电压V1至V17，电容分压电路14包括电容器C1、C2、C3。电容器C1、C2、C3的电容量之比设定为1∶2∶1。

这里，对日本专利申请特开No.Hei 11-109928所述的传统D/A转换电路10的操作给出说明。

首先，解码器电路12从由梯形电阻电路11产生的电压V1至V17中选择与灰度数据的最高有效的四个位相对应的两个相邻电压。例如，如果最高有效的四个位的灰度数据是0000，就选择V1和V2。同时，如果最高有效的四个位的灰度数据是1111，就选择V16和V17。然后，通过根据灰度数据最低有效的两个位改变电容器C1、C2、C3的连接状态，划分两个被选择的电压之间的差，来进行D/A转换。放大器电路13对这样划分后的电压进行电流放大，然后提供给源布线。因此，D/A转换电路10配置为使得，通过电容分压电路14的电容器C1、C2和C3对最低有效的两个位的灰度数据进行D/A转换，同时，通过梯形电阻电路11和解码器电路12对最高有效的四个位的灰度数据进行D/A转换。

通过采用上述配置，能够使液晶驱动电路的芯片面积变小，因为对于最低有效的两个位能够减少解码器电路12和灰度线的数目。例如，在对于8位液晶驱动电路采用传统技术的情形下，解码器电路的面积与6位的一样大，需要的灰度线的数目为64。同时，在10位液晶驱动电路的情形下，解码器电路的面积与8位的一样大，需要的灰度线的数目为256。

但是，传统D/A转换电路10有以下缺点。也就是说，传统D/A转换电路10需要三个以上电容器用于电容分压电路14的配置，并且电容值要求成比例关系。因为难以对所有的输出引脚实现理想的电容量之比，所以电压在输出引脚之间变化。此外，由于放大器的输出之间失调电压不同，所以输出电压之间进一步发生变化。此外，由于需要三个以上电容器，所以电容器的开关复杂，这需要大量的开关器件。因此引起这样的问题：由于开关器件的馈通，输出电压出现偏差(电荷分离效应)。如上所述，传统D/A转换电路10易于受生产变化的影响，从而限制了高精度D/A转换电路10的制造。

此外，由于仅仅对于最低有效的两个位的灰度数据利用电容器进行D/A转换，所以解码器电路的面积和灰度线的数目随着位数的增加而增加。因此，不能大幅减小芯片面积。例如，对于12位液晶驱动电路的情况来说，解码器电路的面积与10位的一样大，需要1024个灰度线。对于14位液晶驱动电路的情况来说，解码器电路的面积与12位的一样大，需要4096个灰度线。因此，即使采用传统技术，也不能大幅减小多位液晶驱动电路的面积，从而导致液晶驱动电路的成本上升。

另外，可以通过将利用电容分压电路14进行D/A转换的最低有效位的数目增加到三个位或四个位来减小解码器电路的面积。但是在这种情形下，电容分压电路14中电容器的数目必须增加，最终仍然不能减小芯片面积。因此，生产变化造成的转换精度问题变得突出。

发明内容

根据本发明示例性方面的D/A转换电路包括灰度电压产生电路、最高有效位的解码器电路、最低有效位的解码器电路以及计算电路。灰度电压产生电路产生与输入数据的最高有效位相对应的多个主电压以及与所述输入数据的最低有效位相对应的多个副电压(sub voltage)。最高有效位的解码器电路根据所述最高有效位选择所述主电压的其中一个，最低有效位的解码器电路根据所述最低有效位选择所述副电压的其中一个。计算电路利用由所述最高有效位的解码器电路所选择的第一主电压、由所述最低有效位的解码器电路所选择的第一副电压、以及基准电压，进行计算处理。通过这样将解码器电路分为用于最高有效位的解码器电路和用于最低有效位的解码器电路，能够减小解码器电路的面积。

根据本发明另一方面的驱动电路将灰度电压提供给显示器的多条信号线。所述驱动电路包括上述D/A转换电路和一定数目的最高有效位的解码器电路、最低有效位的解码器电路、以及计算电路，所述一定数目与所述多条信号线相对应。通过将解码器电路分为用于最高有效位的解码器电路和用于最低有效位的解码器电路，能够减小解码器电路的面积，从而减小驱动电路的芯片面积。

根据本发明另一方面的显示器包括多个像素、显示面板以及驱动电路。所述显示面板包括多条信号线，所述多条信号线用于将灰度电压传输给所述多个像素。所述驱动电路被连接到所述多条信号线，并且向所述多个像素输出灰度电压。这样，能够减小驱动电路的芯片面积，从而减小用于安装显示面板的驱动电路的面积。

本发明提供D/A转换电路、驱动电路以及显示器，它们能够产生多个灰度的灰度电压而不增加芯片面积。

附图说明

通过以下一些示例性实施例的描述并结合附图，本发明的上述及其它示例性方面、优点和特点将变得更加明显，附图中：

图1为示出根据第一示例性实施例的液晶显示器的配置的示意图；

图2为示出根据第一实施例的液晶驱动电路的配置的示意图；

图3为示出根据第一实施例的D/A转换电路的配置的示意图；

图4为示出根据第一实施例的控制信号的波形的时序图；

图5为示出由根据第一实施例的灰度电压产生电路所产生的灰度电压的实例的表格；

图6为示出根据第一实施例最高有效的三个位的解码器的灰度数据(最高有效的三个位)与其输出(灰度电压)之间关系的表格；

图7为示出根据第一实施例最低有效的三个位的解码器的灰度数据(最低有效的三个位)与其输出(灰度电压)之间关系的表格；

图8为示出根据第一实施例的液晶驱动电路中在采样周期期间的开关器件的状态的示意图；

图9为示出根据第一实施例的液晶驱动电路中在保持周期期间的开关器件的状态的示意图；

图10为示出根据第一实施例的包括失调电压的液晶驱动电路中在采样周期期间的开关器件的状态的示意图；

图11为示出根据第一实施例的包括失调电压的液晶驱动电路中在保持周期期间的开关器件的状态的示意图；

图12为示出根据第一实施例在灰度数据与液晶驱动电路的输出电压之间关系的表格；

图13为在本发明与传统技术之间比较需要区域和解码器的灰度线的数目的表格；

图14为示出根据第二示例性实施例的D/A转换电路的配置的示意图；

图15为说明根据第二实施例的D/A转换电路的操作的时序图；

图16为示出根据第二实施例的液晶驱动电路中的第一连接状态下在采样周期期间开关器件的状态的示意图；

图17为示出根据第二实施例的液晶驱动电路中的第一连接状态下在保持周期期间开关器件的状态的示意图；

图18为示出根据第三示例性实施例的液晶驱动电路中的第二连接状态下在采样周期期间开关器件的状态的示意图；

图19为示出根据第三实施例的液晶驱动电路中的第二连接状态下在保持周期期间开关器件的状态的示意图；

图20为示出根据第三实施例的D/A转换电路的配置的示意图；

图21为说明根据第三实施例的D/A转换电路的操作的时序图；

图22为示出现有技术的液晶驱动电路的配置的示意图；

图23为示出现有技术的解码器电路的配置的示意图；

图24为示出传统D/A转换电路的配置的示意图；

图25为示出根据第四示例性实施例的D/A转换电路的配置的示意图；

图26为说明根据第四实施例的D/A转换电路的操作的时序图。

具体实施方式

第一实施例

下面参照附图说明根据本发明第一实施例的D/A转换电路、驱动电路以及显示器。图1为示出根据第一实施例的显示器的配置的示意图。这里，描述液晶显示器100作为显示器的实例。图2为示出用于液晶显示器100的源侧液晶驱动电路104的配置的示意图。这里，描述6位的源侧液晶驱动电路104。通过将6位灰度数据分成最高有效的三个位和最低有效的三个位来进行D/A转换。图3为示出安装到源侧液晶驱动电路104的D/A转换电路的配置的示意图。

如图1所示，根据本实施例的液晶显示器100包括液晶显示面板101、定时控制器102、栅侧液晶驱动电路103、以及源侧液晶驱动电路104。液晶显示面板101包括配置有多个像素的显示区。液晶面板101配置为使得液晶夹在器件衬底与相对衬底之间，器件衬底上面形成有TFT(薄膜晶体管)，相对衬底设置为与器件衬底相对。在器件衬底上，栅极线(扫描线)GL形成在水平方向上，而源极线(信号线)SL形成在垂直方向上。有源器件TFT设置在栅极线GL与源极线SL的交点附近。此外，像素电极形成在栅极线GL与源极线SL之间。TFT的栅极连接栅极线GL，TFT的源电极连接源极线SL，TFT的漏极连接像素电极。同时，公共电极COM形成在相对衬底上。像素电容器形成在像素电极与公共电极COM之间。此外，辅助电容器设置在栅极线GL与连接TFT的源极线SL的电极之间，或者设置在公共电极COM与连接TFT的源极线SL的电极之间。

定时控制器102以串行形式输出显示所需要的图像数据和各种控制信号(栅极控制信号、时钟信号等等)。换而言之，定时控制器102的作用是，控制栅侧液晶驱动电路103和源侧液晶驱动电路104的定时。源侧液晶驱动电路104将从定时控制器102发出的数字图像数据转换为模拟灰度电压。然后，转换得到的灰度电压经由源极线SL被写入液晶显示面板101的像素。

栅侧液晶驱动电路103指定应写入灰度电压的像素。也就是说，脉冲扫描信号从栅侧液晶驱动电路103提供给每个栅极线GL。如果提供给栅极线的扫描信号处于导通电平，则连接到该栅极线的所有TFT都导通。从源侧液晶驱动电路104提供给源极线SL的灰度电压通过导通的TFT被提供给像素电极。然后，当通过处于断开电平的扫描信号将TFT断开时，所提供的灰度电压保留在液晶电容器或辅助电容器中，直到提供下一帧扫描信号。因此，通过向栅极线GL顺序地提供扫描信号，预定的灰度电压被提供到每个像素电极，以及可以通过以帧周期重写灰度电压来显示图像。

像素电极与公共电极之间液晶的排列根据像素电极的像素电压与公共电极的电压之间的差而变化。这样就能够控制从背光(未示出)发出的光线的传输量。液晶面板101的每个像素通过与传输的光量相对应的颜色的差别(shade)显示各种颜色，以及R、G和B中任一种的颜色显示。

这里，参照图2和图3说明根据本实施例的源侧液晶驱动电路104。如图2所示，根据本实施例的源侧液晶驱动电路104包括接收器和串行/并行转换电路105、移位寄存器电路106、锁存电路107、灰度电压产生电路108、D/A转换电路109、以及输出开关器件SWout1至SWout720。此外，如图3所示，本实施例的D/A转换电路109包括最高有效的三个位的解码器110、最低有效的三个位的解码器111、以及计算电路112。在灰度电压产生电路108中产生的电压Va0至Va7、以及Vb0至Vb7被分别输入最高有效的三个位的解码器110和最低有效的三个位的解码器111。计算电路112包括放大器、第一电容器C1、第二电容器C2、以及5个开关器件SW1至SW5。

接收器和串行/并行转换电路105接收从定时控制器102发出的串行图像数据，将该图像数据转换为并行逐像素灰度数据D00至D07。移位寄存器电路106根据从定时控制器102输入的时钟信号，产生要用于锁存电路107的数据捕获信号，并将该信号输出到锁存电路107。根据从移位寄存器电路106输入的数据捕获信号，锁存电路107保留与输出的数(number)相对应的灰度数据。

灰度电压产生电路108产生与输入的灰度数据最高有效位相对应的多个主电压，以及产生与输入的灰度数据最低有效位相对应的多个副电压。本实施例中，灰度电压产生电路108产生与6位数字灰度数据最高有效的三个位相对应的主电压Va0至Va7，以及与最低有效的三个位相对应的副电压Vb0至Vb7。灰度电压产生电路108将产生的主电压Va0至Va7提供给最高有效的三个位的解码器110，将副电压Vb0至Vb7提供给最低有效的三个位的解码器111。

通过对输入的主电压、副电压以及基准电压进行计算处理，D/A转换电路109输出与从锁存电路107发出的灰度数据相对应的灰度电压。具体而言，根据从锁存电路107输入的灰度数据的最高有效的三个位，D/A转换电路109所设置的最高有效的三个位的解码器110选择输入的多个主电压Va0至Va7的其中一个，并将该电压提供给计算电路112。同时，根据从锁存电路107输入的灰度数据的最低有效的三个位，最低有效的三个位的解码器111选择输入的多个副电压Vb0至Vb7的其中一个，并将该电压提供给计算电路112。

利用由最高有效的三个位的解码器110选择的主电压、由最低有效的三个位的解码器111选择的副电压、以及基准电压Vref，计算电路112进行计算并输出。根据从定时控制器102输入的控制信号，输出开关器件SWout1至SWout720将计算电路112的输出与源侧液晶驱动电路104的输出端子OUT1至OUT720分开。当输出开关器件SWout1至SWout720导通时，基于灰度数据产生的灰度电压经由源极线SL被提供给液晶显示面板101的每个像素。

如图3所示，计算电路112设置有放大器电路113。基准电压Vref被输入放大器电路113的非反相输入端子。基准电压Vref假设为等于Va4的电压，Va4是主电压中的中值电压。此外，计算电路112还设置具有相等电容值的两个电容器C1和C2。最高有效的三个位的解码器110被连接到第一电容器C1的一端，而放大器电路113的反相输入端子被连接到第一电容器C1的另一端。同时，最低有效的三个位的解码器111被连接到第二电容器C2的一端，而放大器电路113的反相输入端子被连接到第二电容器C2的另一端。

开关器件SW1连接在放大器电路113的输出端子与该放大器电路113的反相输入端子之间。通过导通开关器件SW1，在放大器电路113中建立电压跟随器连接。开关器件SW2设置在最高有效的三个位的解码器110与第一电容器C1之间，以及开关器件SW4设置在最低有效的三个位的解码器111与第二电容器C2之间。此外，开关器件SW3设置在第一电容器C1与放大器电路113的输出端子之间。开关器件SW5设置在第二电容器C2与基准电压Vref之间。

这里，参照图4至图9说明根据本实施例的6位源侧液晶驱动电路104的操作。图4为示出根据本实施例提供给源侧液晶驱动电路104的输出开关器件SWout1至SWout720的控制信号的时序图。如图4所示，源侧液晶驱动电路104需要采样周期和保持周期这两个周期来进行D/A转换。在采样周期期间，输出开关器件SWout1至SWout720与控制信号的上升沿同步地断开。而在保持周期期间，输出开关器件SWout1至SWout720与控制信号的下降沿同步地导通。

图5为示出与在灰度电压产生电路108中产生的最高有效的三个位的灰度数据相对应的八个主电压Va0至Va7、以及与最低有效的三个位的灰度数据相对应的八个副电压Vb0至Vb7的表格。图6示出根据最高有效的三个位的灰度数据的值分别选择的主电压。图7示出根据最低有效的三个位的灰度数据的值分别选择的副电压。

图8示出在采样周期期间包括在计算电路112中的开关器件SW1至SW5的状态。图9示出在保持周期期间包括在计算电路112中的开关器件SW1至SW5的状态。

这里，所描述的实例对6位二进制数据的灰度数据(110100)进行D/A转换。注意，灰度数据(110100)应转换成的理想灰度电压为14.8V。如上所述，6位灰度数据被分成最高有效的三个位和最低有效的三个位。同时，输入到放大器电路113的非反相输入端子的基准电压Vref等于主电压的中值电压Va4(12.3V)。

如图4所示，在采样周期期间当控制信号上升时，输出开关器件SWout1至SWout720断开。此时，如图8所示，开关器件SW1、SW2以及SW4导通，而SW3和SW5断开。因此，放大器电路113形成电压跟随器，并将输入到非反相输入端子的基准电压Vref(12.3V)输出。因此，第一电容器C1一端的电压以及第二电容器C2一端的电压变为与基准电压Vref(12.3V)相同。

由于灰度数据的最高有效的三个位是(110)，所以由最高有效的三个位的解码器110选择的Va6(14.3V)被提供给第一电容器C1的另一端(参见图6)。由于灰度数据的最低有效的三个位是(100)，所以由最低有效的三个位的解码器111选择的Vb6(12.8V)被提供给第二电容器C2的另一端(参见图7)。因此，由下列等式(1)和(2)所表示的电荷分别积累在电容器C1和C2中。

Q1＝(Va6-Vref)C1

＝(14.3-12.3)C1＝2.0C1...(1)

Q2＝(Vb4-Vref)C2

＝(12.8-12.3)C2＝0.5C2...(2)

然后，在保持周期期间当控制信号下降时，输出开关器件SWout1至SWout720导通。此时，如图9所示，开关器件SW3和SW5导通，而SW1、SW2以及SW4断开。因此，基准电压Vref(12.3V)被提供给第二电容器C2的另一端。由于这个原因，在第二电容器C2的端子之间的电压变为0V，积累在第二电容器C2中的电荷也变为0。此外，根据电荷守恒定律，在采样周期期间积累在第二电容器C2中的电荷移动到第一电容器C1侧。因此，由下列等式(3)和(4)所表示的电荷分别积累在电容器C1和C2中。

Q1＝(Va6-Vref)C1+(Vb4-Vref)C2

＝2.0C1+0.5C2...(3)

Q2＝(Vref-Vref)C2＝(12.3-12.3)C2＝0...(4)

这里，如果假定，因为绝对没有生产变化，所以第一电容器C1和第二电容器C2的电容量相等(C1＝C2)，那么等式(3)可用等式(5)表示。

Q1＝(Va6-Vref)C1+(Vb4-Vref)C1

＝(2.0+0.5)C1＝2.5C1...(5)

因此，由于V＝Q/C，所以在第一电容器C1的端子之间的电压V1表示如下。

V1＝Va6+Vb4-2Vref＝2.5...(6)

因此，放大器电路113的输出Vout由下列等式表示。

Vout＝V1+Vret

＝Va6+Vb4-Vref

＝14.3+12.8-12.3＝14.8...(7)

如上所述，根据本发明，进行D/A转换，使得将灰度数据(110100)转换为理想的灰度电压14.8V。

以上对放大器电路113不包括失调电压的情形做了说明。但是，即使在放大器电路113包括失调电压的情形下，本发明的D/A转换电路也能够通过正常的操作来自动抵消放大器电路113的失调电压。具体而言，D/A转换电路在采样周期期间通过电容器C1和C2监测放大器电路113的失调电压，在保持周期期间保持该电压，以及在进行输出时抵消该电压。下面，参照图10和图11说明放大器电路113包括失调电压的情形。图10示出在采样周期期间包括在计算电路112中的开关器件SW1至SW5的状态。图11示出在保持周期期间包括在计算电路112中的开关器件SW1至SW5的状态。放大器电路113的失调电压被设定为Voff。注意，用于导通/断开开关器件SW1至SW5的操作、以及用于导通/断开输出开关器件SWout1至SWout720的操作与上述实例相同。

如图4所示，在采样周期中当控制信号上升，输出开关器件SWout1至SWout720断开。此时，如图10所示，开关器件SW1、SW2以及SW4导通，而SW3和SW5断开。在放大器电路113包括失调电压的情形下，在采样周期期间，从放大器电路113的输出端子输出基准电压Vref+Voff(12.3+VoffV)。因此，第一电容器C1一端的电压和第二电容器C2一端的电压变为相同，都是Vref+Voff(12.3+VoffV)。

由于灰度数据的最高有效的三个位是(110)，所以由最高有效的三个位的解码器110选择的Va6(14.3V)被提供给第一电容器C1的另一端(参见图6)。由于灰度数据的最低有效的三个位是(100)，所以由最低有效的三个位的解码器111选择的Vb6(12.8V)被提供给第二电容器C2的另一端(参见图7)。因此，由下列等式(8)和(9)所表示的电荷分别积累在电容器C1和C2中。

Q1＝{Va6-(Vref+Voff)}C1

＝(14.3-12.3-Voff)C1＝(2.0-Voff)C1...(8)

Q2＝{Vb4-(Vref+Voff)}C2

＝(12.8-12.3-Voff)C2＝(0.5-Voff)C2...(9)

然后，在保持周期期间当控制信号下降时，输出开关器件SWout1至SWout720导通。此时，如图11所示，开关器件SW3和SW5导通，而SW1、SW2以及SW4断开。因此，基准电压Vref(12.3V)被提供给第二电容器C2的另一端。由于这个原因，在第二电容器C2的端子之间的电压变为-Voff，而积累在第二电容器C2中的电荷变为-VoffC2。此外，根据电荷守恒定律，在采样周期期间积累在第二电容器C2中的电荷移动到第一电容器C1侧。因此，由下列等式(10)和(11)所表示的电荷分别积累在电容器C1和C2中。

Q1＝{Va6-(Vref+Voff)}C1+(Vb4-Vref)C2

＝(2.0-Voff)C1+0.5C2...(10)

Q2＝{Vref-(Vref+Voff)}C2

＝(12.3-12.3-Voff)C2＝-VoffC2...(11)

这里，如果假定，因为绝对没有生产变化，所以第一电容器C1和第二电容器C2的电容量相等(C1＝C2)，那么等式(10)可用以下等式(12)表示。

Q1＝(Va6+Vb4-2Vref-Voff)C1

＝(2.0+0.5-Voff)C1＝(2.5-Voff)C1...(12)

因此，由于V＝Q/C，所以在第一电容器C1的端子之间的电压V1表示如下。

V1＝Va6+Vb4-2Vref-Voff＝2.5-Voff...(13)

因此，放大器电路113的输出Vout由下列等式表示。

Vout＝V1+Vref+Voff

＝Va6+Vb4-Vref

＝14.3+12.8-12.3＝14.8...(14)

如上所述，根据本发明，放大器电路113的失调电压Voff被完全抵消。此外，进行D/A转换，从而使得将灰度数据(110100)转换为理想的灰度电压14.8V。

通过上述运算，在计算电路112中对与最高有效的三个位相对应的主电压以及与最低有效的三个位相对应的副电压进行计算，得到图12所示的64个电压。也就是说，在本发明中，通过采用计算方法对与最高有效的m个位相对应的主电压以及与最低有效的k个位相对应的副电压进行计算，能够得到2^(m+k)个电压。

图13示出解码器电路的面积以及与位数相对应的灰度线数目。通过将解码器电路分为用于最高有效位和最低有效位，能够缩小解码器电路的面积。此外，还能够减少所需灰度线的数目。在12位液晶驱动电路的情况下如果使最高有效位的数目和最低有效位的数目相同(m＝k)，则解码器电路的面积与7位的一样大(两个6位解码器)，以及所需灰度线的数目为128。因此，在12位驱动电路的情况下，解码器电路的面积可缩小到传统技术的1/12(不将数据分为最高有效位和最低有效位的普通情形下的1/32)。此外，所需灰度线的数目可减少到传统技术的1/8(普通情形下的1/32)。

在14位液晶驱动电路的情况下，解码器电路的面积与8位的一样大(两个7位解码器)，以及所需灰度线的数目为256。因此，在14位驱动电路的情况下，解码器电路的面积可缩小到传统技术的1/24(不将数据分为最高有效位和最低有效位的普通情形下的1/64)。此外，所需灰度线的数目可减少到传统技术的1/16(普通情形下的1/64)。因此，即使在多位液晶驱动电路的情况下，也能够大幅减小芯片面积，从而降低成本。

此外，在本发明中，能够设置电容值相同的两个电容器，该两个电容值不需要设定比例关系。由于这个原因，更容易保持电容器之间的相对准确性，与电容值必须成比例关系的传统技术相比，输出电压中出现的偏差更小。此外，电容器能够存储放大器电路113的失调电压Voff。由于这个原因，通过从放大器电路113要输出的电压中减去存储的失调电压Voff，能够有效地抵消放大器电路113的失调电压Voff。因此，能够制造不受生产变化影响的高精度D/A转换电路。

第二实施例

下面参照图14说明根据本发明第二实施例的D/A转换电路。图14为示出根据本实施例的D/A转换电路的配置的示意图。本实施例的D/A转换电路的配置除了第一实施例的DA转换器之外，还包括六个开关器件SW6至SW11。开关器件SW6至SW11是用于每隔预定周期交替地改变(switch)第一电容器和第二电容器的连接的开关单元。

如图14所示，开关器件SW11连接在最高有效的三个位的解码器110与开关器件SW2之间。然后，开关器件SW10连接在最低有效的三个位的解码器111与开关器件SW2之间。开关器件SW8连接在最低有效的三个位的解码器111与开关器件SW4之间。开关器件SW9连接在最高有效的三个位的解码器110与开关器件SW4之间。

开关器件SW11控制在最高有效的三个位的解码器110与第一电容器C1之间的连接状态，而开关器件SW8控制在最低有效的三个位的解码器111与第二电容器C2之间的连接状态。同时，开关器件SW9控制在最高有效的三个位的解码器110与第二电容器C2之间的连接状态，而开关器件SW10控制在最低有效的三个位的解码器111与第一电容器C1之间的连接状态。

在根据本示例性实施例的D/A转换电路中，通过控制开关器件SW8至SW11的导通/断开，第一连接状态和第二连接状态被交替重复。具体而言，在第一连接状态下，最高有效的三个位的解码器110与第一电容器C1连接，以及最低有效的三个位的解码器111与第二电容器C2连接。而在第二连接状态下，最高有效的三个位的解码器110与第二电容器C2连接，以及最低有效的三个位的解码器111与第一电容器C1连接。

与第一示例性实施例类似，开关器件SW1连接在放大器电路113的输出端子与该放大器电路113的反相输入端子之间。通过导通开关器件SW1，在放大器电路113中建立电压跟随器连接。开关器件SW2设置在最高有效的三个位的解码器110与第一电容器C1之间，而开关器件SW4设置在最低有效的三个位的解码器111与第二电容器C2之间。此外，开关器件SW3设置在第一电容器C1与放大器电路113的输出端子之间。开关器件SW5设置在第二电容器C2与基准电压Vref之间。

此外，如图14所示，开关器件SW6设置在放大器电路113的输出端子与第二电容器C2之间。而开关器件SW7设置在第二电容器C2与基准电压Vref之间。

这里，参照图15至图19说明根据第二示例性实施例的D/A转换电路的操作。图15为说明根据本实施例的D/A转换电路的操作的时序图。图16示出第一连接状态下在采样周期期间开关器件SW1至SW11的状态，以及图17示出在保持周期期间的状态。同时，图18示出第二连接状态下在采样状态期间开关器件SW1至SW11的状态，以及图19示出在保持周期期间的状态。

每隔预定周期，示例性实施例的D/A转换电路在第一连接状态与第二连接状态之间交替切换。如图16和图17所示，在第一连接状态下，开关器件SW6、SW7、SW9、SW10总是断开，而开关器件SW8和SW11总是导通。也就是说，如同第一示例性实施例，通过导通开关器件SW2，将第一电容器C1连接到最高有效的三个位的解码器110。通过导通开关器件SW4，将第二电容器C2连接到最低有效的三个位的解码器111。如图18和图19所示，在第二连接状态下，开关器件SW3、SW5、SW8、SW11总是断开，而开关器件SW9和SW10总是导通。也就是说，与第一实施例不同，通过导通开关器件SW2，将第一电容器C1连接到最低有效的三个位的解码器111。通过导通开关器件SW4，将第二电容器C2连接到最高有效的三个位的解码器110。

下面说明由于生产变化第二电容器C2的电容值比第一电容器C1的电容值大ΔC的情形。也就是说，实际情形是C2＝C1+ΔC。注意，与第一实施例的类似地，给出对于6位二进制数据(110100)进行D/A转换的实例。在第一连接状态下开关器件SW1至SW5的操作与第一实施例中相同，因此省略其说明。

给出以上等式(3)，在第一连接状态下在保持周期期间积累在第一电容器C1中的电荷表示如下。

Q1＝2.0C1+0.5C2

＝2.0C1+0.5(C1+ΔC)

＝2.5C1+0.5ΔC...(15)

因此，在第一电容器C1的端子之间的电压如下。

V1＝Q1/C1＝2.5+0.5ΔC/C1...(16)

与理想状态相比，此情形下误差电压为0.5ΔC/C1。如果电容器的电容值变化例如10％，则误差电压变为50mV那么大。误差量随输出、芯片或晶片的变化而变化，因此当显示在液晶显示面板101上时，有时候误差被认为是颜色不规则性。为了弥补这个问题，通过每隔预定周期交替替换第一连接状态和第二连接状态以随时间将误差平均，从而降低误差的有效值。

如上所述，在第二连接状态下，开关器件SW3、SW5、SW8、SW11总是断开，而开关器件SW9和SW10总是导通。如图15所示，在第二连接状态下当控制信号在采样周期期间上升时，开关器件SW1、SW2、SW4导通，而SW6、SW7断开，如图18所示。因此，放大器电路113形成电压跟随器，并将输入到非反相输入端子的基准电压Vref(12.3V)输出。因此，第一电容器C1一端的电压以及第二电容器C2一端的电压变为与基准电压Vref(12.3V)相同。

由于灰度数据的最高有效的三个位是(110)，所以由最高有效的三个位的解码器110选择的Va6(14.3V)被提供给第二电容器C2的另一端(参见图6)。由于灰度数据的最低有效的三个位是(100)，所以由最低有效的三个位的解码器111选择的Vb6(12.8V)被提供给第一电容器C1的另一端(参见图7)。因此，由下列等式(17)和(18)所表示的电荷分别积累在电容器C1和C2中。

Q1＝(12.8-12.3)C1＝0.5C1...(17)

Q2＝(14.3-12.3)C2＝2.0C2...(18)

然后，在保持周期期间当控制信号下降时，输出开关器件SWout1至SWout720导通。此时，如图19所示，开关器件SW6和SW7导通，而SW1、SW2以及SW4断开。因此，基准电压Vref(12.3V)被提供给第一电容器C1的另一端。由于这个原因，在第一电容器C1的端子之间的电压变为0V，积累在第一电容器C1中的电荷也变为0。此外，根据电荷守恒定律，在采样周期期间积累在第一电容器C1中的电荷移动到第二电容器C2侧。因此，由下列等式(19)和(20)所表示的电荷分别积累在电容器C1和C2中。

Q1＝(12.3-12.3)C1＝0...(19)

Q2＝2.0C2+0.5C1...(20)

这里，将C1＝C2-ΔC代入等式(20)，得到以下等式。

Q2＝2.0C2+0.5(C2-ΔC)

＝2.5C2-0.5ΔC...(21)

因此，在第二电容器C2的端子之间的电压为

V2＝Q2/C2＝2.5-0.5ΔC/C2...(22)，

与理想状态相比，得到-0.5ΔC/C2作为误差电压。

这里，当以预定间隔交替地重复第一连接状态和第二连接状态并随时间平均该状态时，给定等式(16)和(22)，则输出电压的误差Verror表示如下。

Verror＝1/2(0.5ΔC/C1-0.5ΔC/C2)

＝ΔC/2(1/C1-1/C2)0.5...(23)

例如对于电容器的电容值的10％的变化，由等式(23)得到1.9mV的误差电压。因此，根据本实施例的D/A转换电路，误差量从当仅利用第一连接状态时的50mV的误差电压大幅降低。因此，通过每隔预定周期交替地重复第一连接状态和第二连接状态以随时间将误差平均，根据第二实施例的D/A转换电路能够减小误差的有效值。由于这个原因，即使当第一电容器C1与第二电容器C2之间的电容值变化时，也能够补偿输出电压之间的误差，从而减少在面板上显示的颜色不规则性。

第三实施例

下面参照图20和图21说明根据第三示例性实施例的D/A转换电路。图20为示出根据本实施例的D/A转换电路的配置的示意图。图21为说明根据本实施例的D/A转换电路的操作的时序图。本实施例的D/A转换电路的配置除了第一实施例的配置之外，还包括开关器件SW12和SW13，用于切换灰度电压产生电路108的激活/去激活。开关器件SW12和SW13是控制灰度电压产生电路108的激活/去激活状态的有效状态控制器。顺便提及，由于开关器件SW1至SW5的操作与第一实施例中相同，所以省略其说明。

如图21所示，在采样周期期间，通过导通开关器件SW12和SW13来激活灰度电压产生电路108。同时，在保持周期期间，因为不需要产生灰度电压，所以通过断开开关器件SW12和SW13使灰度电压产生电路108去激活。通过这种方式，能够减少电力的过量使用，从而降低功耗。

如上所述，本发明甚至对于多位液晶驱动电路也能够大幅减小芯片面积、降低成本。此外，能够制造不受生产变化影响的高精度D/A转换电路。此外，即使在第一电容器C1与第二电容器C2之间电容值不同的情形下，通过在第一电容器C1与第二电容器C2之间交替切换，也能够补偿输出电压的误差。这导致当在面板上显示图像时减少了颜色不规则性。此外，通过切换灰度电压产生电路的激活/去激活，有望实现低功耗。

第四实施例

下面参照图25和图26说明根据本发明第四示例性实施例的DA转换器电路。图25为示出根据第四实施例的DA转换器电路的配置的示意图。图26为说明根据第四实施例的DA转换器电路的操作的时序图。根据上述实施例的DA转换器电路需要与6位相对应的电平转换器电路，用于转换要输入到高3位解码器110的高3位灰度数据的电压电平以及转换要输入到低3位解码器111的低3位灰度数据的电压电平。在这种方式中，上述DA转换器电路需要与所有位对应的电平转换器电路，因此不能减小电平转换器电路部分的面积。因此，根据第四实施例，开关单元被设置为使得电平转换操作基于时分而进行，允许减少所需电平转换器电路的数目，从而进一步减小芯片面积。

如图25所示，在根据本实施例的DA转换器电路109中，在图3所示的DA转换器电路的配置上添加3位电平转换器114和两个开关器件SW6和SW7。具体而言，根据本实施例的DA转换器电路109包括高3位解码器110、低3位解码器111、加法器/减法器电路112、3位电平转换器电路114以及两个开关器件SW6、SW7。由灰度电压产生电路108产生的电压Va0至Va7被输入到高3位解码器110；而由灰度电压产生电路108产生的电压Vb0至Vb7被输入到低3位解码器111。加法器/减法器电路112包括放大器电路113、第一电容器C1、第二电容器C2以及5个开关器件SW1至SW5。

基于时分，3位电平转换器电路114转换要输入到高3位解码器110的高3位灰度数据的电平以及要输入到低3位解码器111的低3位灰度数据的电平。由3位电平转换器电路114获取作为电平转换结果的高3位灰度数据被输入到高3位解码器110；由3位电平转换器电路114获取作为电平转换结果的低3位灰度数据被输入到低3位解码器111。开关器件SW6和SW7构成开关装置，该开关装置每隔预定间隔从高3位解码器110和低3位解码器111进行选择，作为3位电平转换器电路114的输出的连接目标。

如图26所示，根据本实施例，通过三个周期(周期(1)、周期(2)以及周期(3))进行D/A转换。

周期(1)中的操作

在周期(1)中，开关器件SW1、SW2、SW5和SW6导通，而开关器件SW3、SW4和SW7断开。结果，放大器电路113形成电压跟随器，从而输出非反相输入端子的12.3V的电压。因此，第一电容器C1的一个端子和第二电容器C2的一个端子变为12.3V+Voff(Voff：放大器电路113的失调电压)。

此时，3位电平转换器电路114转换高3位灰度数据的电平。由于开关器件SW6处于导通状态，所以经过电平转换后的高3位灰度数据被提供给高3位解码器110。高3位解码器110选择与高3位相对应的主要(主)电压(此时为14.3V)。由此，14.3V被提供给第一电容器C1的另一个端子。

此时，分别由公式(24)和(25)表示的电荷积累在第一电容器C1和第二电容器C2中。

Q1＝(14.3-12.3-Voff)C1＝(2.0-Voff)C1...(24)

Q2＝(12.3-12.3-Voff)C2＝(-Voff)C2...(25)

周期(2)中的操作

在周期(2)中，开关器件SW3、SW4和SW7导通，而开关器件SW1、SW2、SW5和SW6断开。结果，放大器电路113的输出Vampout由公式(26)表示。

Vampout＝12.3+Voff+(2.0-Voff)＝14.3...(26)

此时，3位电平转换器电路114转换低3位灰度数据的电平。由于开关器件SW7处于导通状态，所以经过电平转换后的低3位灰度数据被提供给低3位解码器111。低3位解码器111选择与低3位相对应的次要(副)电压(此时为12.8V)。由此，12.8V被提供给第二电容器C2的另一个端子。此时，由公式(27)表示的电荷积累在第二电容器C2中。

Q2＝(12.8-12.3-Voff)C2＝(-Voff)C2...(27)

周期(3)中的操作

在周期(3)中，开关器件SW3、SW5和SW7导通，而开关器件SW2、SW4和SW6断开。结果，12.3V被提供给第二电容器C2的另一个端子，跨第二电容器C2两端的电压变为-Voff(V)。根据电荷守恒定律，在周期(2)中积累在第二电容器C2中的电荷移动到第一电容器C1侧。

因此，积累在第二电容器C2和第一电容器C1中的电荷分别由公式(28)和(29)表示。

Q2＝(12.3-12.3-Voff)C2＝(0-Voff)C2...(28)

Q1＝(2.0-Voff)C1+0.5C2...(29)

这里，假定没有制造变化，第一电容器C1与第二电容器C2的电容值相等，则公式(29)表示如下。

Q1＝(2.5-Voff)C1...(30)

因此，放大器电路113的输出Vampout变为14.8，与高位相对应的主电压(14.3V)以及与低位相对应的副电压(0.5V)相加并输出。

通过这种方式，根据本发明，高位的转换周期与低位的转换周期分开，从而能共享3位电平转换器电路114。因此，能够减小3位电平转换器电路114的电路面积。注意，尽管所述的实例中在图3所示的DA转换器电路中添加3位电平转换器电路114以及开关器件SW6、SW7，但是配置不限于此。例如，在图14或图20所示的DA转换器电路中，可设置开关装置使得可以基于时分进行电平转换操作。

注意，虽然在上述实施例中描述了液晶显示器，但是本发明不限于此。本发明适用于采用类似的D/A转换方法和驱动方法的其它显示器件。例如，上述驱动电路可用作驱动电子纸张或者其它包括容性负载的显示器件的驱动电路。

此外注意，申请人意欲涵盖所有权利要求项的等同物，即使在申请过程中有修改。

Claims (24)

1.一种数模(DA)转换电路，包括：

灰度电压产生电路，用于产生与输入数据的最高有效位相对应的多个主电压以及与所述输入数据的最低有效位相对应的多个副电压；

最高有效位的解码器，用于根据所述最高有效位选择所述主电压中的一个；

最低有效位的解码器，用于根据所述最低有效位选择所述副电压中的一个；以及

计算电路，基于由所述最高有效位的解码器选择的第一主电压、由所述最低有效位的解码器选择的第一副电压、以及基准电压，进行计算处理。

2.如权利要求1所述的D/A转换电路，其中：

所述计算电路包括放大器电路；以及

所述基准电压被输入到所述放大器电路的非反相输入端子，以及所述第一主电压和所述第一副电压被输入到所述放大器电路的反相输入端子。

3.如权利要求2所述的D/A转换电路，其中：

所述计算电路包括第一电容器和第二电容器，所述第一电容器和所述第二电容器的电容值基本上相同，

所述最高有效位的解码器连接到所述第一电容器的一端，而所述放大器电路的反相输入端子连接到所述第一电容器的另一端；以及

所述最低有效位的解码器连接到所述第二电容器的一端，而所述放大器电路的反相输入端子连接到所述第二电容器的另一端。

4.如权利要求2所述的D/A转换电路，其中，所述计算电路包括第一开关器件，所述第一开关器件连接在所述放大器电路的输出端子与反相输入端子之间。

5.如权利要求3所述的D/A转换电路，其中，所述计算电路包括第二开关器件和第三开关器件，所述第二开关器件连接在所述最高有效位的解码器与所述第一电容器之间，而所述第三开关器件连接在所述最低有效位的解码器与所述第二电容器之间。

6.如权利要求3所述的D/A转换电路，其中，所述计算电路包括第四开关器件，所述第四开关器件连接在所述第一电容器与所述放大器电路的输出端子之间。

7.如权利要求3所述的D/A转换电路，其中，所述计算电路包括第五开关器件，所述第五开关器件连接在所述第二电容器与所述基准电压之间。

8.如权利要求3所述的D/A转换电路，还包括：

开关单元，用于在第一连接状态与第二连接状态之间切换，所述第一连接状态包括将所述最高有效位的解码器与所述第一电容器连接以及将所述最低有效位的解码器与所述第二电容器连接的状态，所述第二连接状态包括将所述最高有效位的解码器与所述第二电容器连接以及将所述最低有效位的解码器与所述第一电容器连接的状态。

9.如权利要求1所述的D/A转换电路，还包括：

激活状态控制器，用于将所述灰度电压产生电路控制为激活/去激活状态。

10.如权利要求1所述的DA转换器电路，还包括电平转换器电路，用于转换所述输入数据的电平，其中所述电平转换器电路基于时分来转换所述输入数据的高位的电平并将得到的数据提供给所述高位解码器，以及转换所述输入数据的低位的电平并将得到的数据提供给所述低位解码器。

11.如权利要求10所述的DA转换器电路，还包括开关，用于在所述电平转换器电路连接到所述高位解码器的连接状态与所述电平转换器电路连接到所述低位解码器的连接状态之间进行切换。

12.一种驱动电路，用于将灰度电压提供给显示器的多条信号线，所述驱动电路包括：

如权利要求1所述的D/A转换电路，

其中，形成与所述多条信号线相对应的多个解码器电路，所述解码器电路包括最高有效位的解码器、最低有效位的解码器、以及计算电路。

13.一种显示器，包括：

多个像素；

显示面板，包括多条信号线，所述多条信号线将灰度电压传输给所述多个像素；以及

驱动电路，连接到所述多条信号线，并且向所述多个像素输出灰度电压，

其中，所述驱动电路包括如权利要求12所述的驱动电路。

14.一种包括如权利要求1所述的D/A转换电路的驱动器电路，

其中，以与多条信号线相对应的方式形成多个解码器电路，所述解码器电路包括最高有效位的解码器、最低有效位的解码器、以及计算电路。

15.一种显示设备，包括：

显示面板，包括多个像素和多条信号线，所述多条信号线用于将灰度电压传输给所述多个像素；以及

驱动器电路，连接到所述多条信号线，以向所述多个像素输出灰度电压，

其中，所述驱动器电路包括如权利要求14所述的驱动器电路。

16.一种灰度电压产生电路，包括：

灰度电压产生电路，所述灰度电压产生电路包括多个主电阻器，所述多个主电阻器串联连接在第一电压端子与第二电压端子之间，以产生多个主灰度电压，并且所述灰度电压产生电路包括多个副电阻器，所述多个副电阻器串联设置在所述多个主电阻器中的相邻主电阻器之间，以产生多个副灰度电压；

第一解码器，响应于灰度数据的第一位组，以输出在所述主灰度电压中选择的主灰度电压；

第二解码器，响应于所述灰度数据的除了所述第一位组之外的第二位组，以输出在所述副灰度电压中选择的副灰度电压；以及

加法器/减法器电路，包括：

放大器；

第一电容器，具有第一电极和第二电极，所述第一电极连接到所述放大器的第一输入端子，而所述第二电极经由第一开关连接到所述第一解码器；以及

第二电容器，具有第一电极和第二电极，所述第一电极连接到所述第一输入端子，而所述第二电极经由第二开关连接到所述第二解码器。

17.如权利要求16所述的灰度电压产生电路，还包括：

第三开关，连接在所述第二电容器的所述第二电极与所述放大器的第二输入端子之间；

第四开关，连接在所述放大器的输出端子与所述第一电容器的所述第二电极之间；以及

第五开关，连接在所述输出端子与所述第一电容器的所述第一电极之间。

18.如权利要求17所述的灰度电压产生电路，其中，所述第一电容器和所述第二电容器的电容基本上相同。

19.如权利要求17所述的灰度电压产生电路，还包括：

第六开关，连接在所述第二电容器的所述第二电极与所述输出端子之间；

第七开关，连接在所述第一电容器的所述第二电极与所述第二输入端子之间；以及

开关电路，连接在所述第一开关和所述第二开关与所述第一解码器和所述第二解码器之间。

20.如权利要求17所述的灰度电压产生电路，还包括：

开关电路，将所述主电阻器和所述副电阻器与所述第一电压端子和所述第二电压端子隔离。

21.如权利要求17所述的灰度电压产生电路，其中所述第一位组和所述第二位组分别被交替地应用于所述第一解码器和所述第二解码器。

22.一种产生灰度电压的方法，包括：

在第一周期期间，将由第一解码器选择的主灰度电压提供给第一电容器的第一电极；

在所述第一周期期间，将由第二解码器选择的副灰度电压提供给第二电容器的第一电极；

在所述第一周期期间，通过设置在放大器的第一输入端子与输出端子之间的第一开关的导通，将所述放大器的所述第一输入端子处的电压提供给所述第一电容器和所述第二电容器的第二电极；

在第二周期期间，将所述第一电容器和所述第二电容器的所述第一电极分别与所述第一解码器和所述第二解码器隔离；

在所述第二周期期间，断开所述第一开关；

在所述第二周期期间，将所述第二电容器的所述第一电极连接到所述放大器的第二输入端子，所述第二输入端子接收基准电压；以及

将所述第一电容器的所述第一电极连接到所述输出端子。

23.如权利要求22所述的方法，还包括：

在第三周期期间，将由所述第二解码器选择的副灰度电压提供给所述第一电容器的所述第一电极；

在所述第三周期期间，将由所述第一解码器选择的主灰度电压提供给所述第二电容器的所述第一电极。

24.如权利要求22所述的方法，还包括：

其中第一位组和第二位组分别被交替地应用于所述第一解码器和所述第二解码器。

Images