CN110971232A - 数字模拟转换器装置与电流控制方法 - Google Patents

Abstract

本公开涉及数字模拟转换器装置和电流控制方法。数字模拟转换器装置包含第一数字模拟转换器电路、第二数字模拟转换器电路与第三数字模拟转换器电路。第一数字模拟转换器电路根据一输入信号的多个最低有效位元产生一第一信号。第二数字模拟转换器电路根据输入信号的多个最高有效位元产生一第二信号。第一数字模拟转换器电路的至少一电流源电路的一导通时间用于设定第一信号。

Description

数字模拟转换器装置与电流控制方法

技术领域

本公开涉及一种数字模拟转换器装置，且特别涉及具有控制电流源电路导通时间机制的电流导向式数字模拟转换器。

背景技术

数字模拟转换器常见于各种电子装置中。在相关技术中，随着欲处理位元数越多，需使用的电路的数量也越多，将造成电路整体面积明显增加。

发明内容

为了解决上述问题，本公开的一些实施方式提供一种数字模拟转换器装置，其包含数字模拟转换器电路系统与第三数字模拟转换器电路。数字模拟转换器电路系统包含第一数字模拟转换器电路与第二数字模拟转换器电路。第一数字模拟转换器电路用以根据输入信号的多个最低有效位元产生一第一信号。第二数字模拟转换器电路用以根据输入信号的多个最高有效位元产生一第二信号。第一数字模拟转换器电路的至少一电流源电路的一导通时间用于设定第一信号。

本公开的一些实施方式提供一种电流控制方法，其包含下列操作：根据一系统时钟信号处理数字数据，以决定输入信号；以及根据输入信号决定一数字模拟转换器电路中至少一电流源电路的一导通时间，以产生一模拟信号，其中导通时间与系统时钟信号之间具有一比例，且比例用于设定模拟信号。

综上所述，本公开提供的数字模拟转换器装置与电流控制方法可利用控制电源源电路的导通时间来产生所需电流。如此一来，可节省电路面积并增加电流准确度。

附图说明

图1为根据本公开的一些实施例所示出的数字模拟转换器(digital-to-analogconverter,DAC)装置的示意图；

图2为根据一些应用中的设置方式所示出图1中的多个DAC电路中的电流源电路的设置示意图；

图3为根据本公开的一些实施例所示出的一种电流源电路的示意图；

图4为根据本公开的一些实施例所示出的一种电流源电路的示意图；

图5为根据本公开的一些实施例所示出图1中的系统时钟信号与图3中的偏压信号或校正信号的波形示意图；以及

图6为根据本公开一些实施例所示出的电流控制方法的流程图。

符号说明

100：数字模拟转换器装置 110：输入电路系统

120：数字模拟转换器电路系统 130：校正电路系统

DD：数字数据 DIN：数据信号

114：多工器电路 112：编解码器电路

DT：测试信号 CLK：系统时钟信号

SIN：输入信号 CAL、CAL’：模式控制信号

AO1、AO2：信号 121～122：数字模拟转换器电路

MSB：最高有效位元 133：数字模拟转换器电路

RO1、RO2：电阻 LSB：最低有效位元

132：数字控制器电路 SOUT：模拟输出

SD：检测信号 OP、ON：输出端

S1：校正信号 131：检测电路

133A：电流源电路 SP：补偿信号

I：单位电流 SW1、SW2：开关

M1～M4：晶体管 121A、122A：电流源电路

IB1：偏压电流 ILSB、IMSB：电流

VB1、VB2：偏压信号 300、400：电流源电路

T1、T2：导通时间 M1A、M1B：晶体管

S610、S620：操作 CP、CN：信号

600：电流控制方法 501、502：波形

TD：周期

具体实施方式

于本文中，用语“电路系统(circuitry)”泛指包含一或多个电路(circuit)所形成的单一系统。用语“电路”泛指由一或多个晶体管和/或一或多个主被动元件按一定方式连接以处理信号的物件。

为易于理解，本公开各附图中的类似元件将被指定为相同标号。

图1为根据本公开的一些实施例所示出的数字模拟转换器(digital-to-analogconverter,DAC)装置100的示意图。

DAC装置100包含输入电路系统110、DAC电路系统120以及校正电路系统130。输入电路系统110包含编解码器电路112以及多工器电路114。编解码器电路112用以根据系统时钟信号CLK对数字数据DD执行一编码或解码操作，以产生数据信号DIN。于一些实施例中，上述的编码或解码操作对应于DAC电路系统120的电路设置方式。

多工器电路114根据模式控制信号CAL选择性地输出数据信号DIN或测试信号DT中的一者为输入信号SIN。例如，当模式控制信号CAL具有逻辑值0时，DAC装置100操作于一般模式，且多工器电路系统110输出数据信号DIN为输入信号SIN。或者，当模式控制信号CAL具有逻辑值1时，DAC装置100操作于校正模式，且多工器电路系统110输出测试信号DT为输入信号SIN。

DAC电路系统120耦接至输入电路系统110，以接收输入信号SIN。DAC电路系统120包含DAC电路121、DAC电路122以及电阻RO1～RO2。DAC电路121用以根据输入信号SIN中的N个最低有效位元(least significant bit,LSB)产生信号AO1。DAC电路122用以根据输入信号SIN的M个最高有效位元(most significant bit,MSB)产生信号AO2。

于一些实施例中，DAC电路系统120可由电流导向式(current-steering)DAC电路实现。电流导向式DAC电路可由多个电流源电路实施，其可依据输入信号SIN启动，以输出相应的电流信号来作为信号AO1或AO2。电阻RO1～RO2分别耦接至多个DAC电路121与122的多个输出OP与ON，以将多个信号AO1与AO2的总和转换成电压形式的模拟输出SOUT。

于一些实施例中，DAC装置100还包含多个开关SW1～SW2。开关SW1与SW2分别耦接至DAC电路系统120的多个输出端以及电阻RO1～RO2。当操作于校正模式时，开关SW1～SW2响应于模式控制信号CAL’而不导通，其中模式控制信号CAL’为模式控制信号CAL的互补信号。如此，于校正模式下，信号AO1与AO2可正确地传送至检测电路131。或者，当操作于一般模式时，开关SW1～SW2与SW4响应于模式控制信号CAL’导通。如此，于一般模式时，信号AO1～AO2可传送至电阻RO1～RO2。

于一些实施例中，校正电路系统130耦接至DAC电路系统120，并用以在校正模式下基于信号AO1与AO2校正DAC电路122。于一些实施例中，校正电路系统130包含检测电路131、数字控制器电路132以及校正DAC电路133。

检测电路131耦接至DAC电路121～122的多个输出端OP与ON，以接收信号AO1与AO2。于一些实施例中，检测电路131用于比较信号AO1与信号AO2，以产生检测信号SD。检测信号SD用于指示信号AO1与信号AO2的一比较结果。于一些实施例中，检测电路131可由电流比较器或量化器等等电路实现，但本公开并不以此为限。

数字控制器电路132耦接至多工器电路系统110与检测电路131。于一些实施例中，数字控制器电路132设置有一存储器(未示出)，其用以存储预设的测试信号DT，以在操作模式下提供测试信号DT至多工器电路系统110。于一些实施例中，数字控制器电路132还响应于检测信号SD来执行一校正演算法，以产生校正信号S1。关于校正演算法的操作将于后述段落说明。于一些实施例中，数字控制器电路132可由数字信号处理电路、一或多个逻辑电路和/或执行一有限状态机的处理电路等等方式实现，但本公开并不以此为限。

DAC电路133耦接至DAC电路122与数字控制器电路132。于一些实施例中，DAC电路133用以根据校正信号S1输出补偿信号SP，以校正DAC电路122。例如，若DAC电路122为多个单位电流源所实施的电流导向式DAC，补偿信号SP可直接输入至DAC电路122，以修正其对应单位电流源的偏压。如此，可等效校正DAC电路122所输出的信号AO2。

或者，如图1所示，于一些实施例中，DAC电路133直接耦接至DAC电路122的输出。于此设置方式下，DAC电路133可根据校正信号S1导通对应的电流源电路，以产生对应的电流信号(即补偿信号SP)至DAC电路122的多个输出端OP与ON。如此一来，补偿信号SP可与信号AO2直接相加，以等效修正DAC电路122的偏移。

在一些实施例中，DAC电路133中的至少一电流源电路的导通时间基于校正信号S1被控制，以决定补偿信号SP。其中，上述的导通时间与系统时钟信号CLK的周期具有一比例，此比例关联于信号AO1～AO2的比较结果。此处的详细说明将于后讨论。

参照图2，图2为根据一些应用中的设置方式所示出图1中的多个DAC电路121、122以及133中的电流源电路的设置示意图。

如先前所述，于一些实施例中，DAC电路121、122以及133皆可由电流导向式DAC电路实现。于这些实施例中，处理LSB的DAC电路121中的多个电流源电路121A以及处理MSB的DAC电路122中的多个电流源电路122A之间具有一对应关系。

举例而言，若LSB以二进位编码(binary code)编码且MSB以热码(thermometercode)编码，则多个电流源电路121A的多个电流(后称电流ILSB)依序相差2倍。例如，如图2所示，多个电流源电路121A的电流ILSB依序由I、2I、4I…递增。

如图2所示，DAC电路133包含多个电流源电路133A，其电流依序相差2倍(例如为1/2I、1/4I以及1/8I)。于一些实施例中，DAC电路133的分辨率高于DAC电路122的分辨率。

理想上，多个电流ILSB的总和应等于单一电流源电路122A的电流(后称电流IMSB)。亦即，ΣILSB＝IMSB(后称式1)。然而，由于工艺变异等影响，电流IMSB将会出现偏移，使得式1无法成立。在一些实施例中，DAC电路121还包含额外一组电流源电路121A，其电流为I，在此情况下，理想上ΣILSB＝IMSB。

因此，当操作于校正模式时，数字控制器电路132可输出具有特定位元值的测试信号DT。于初次测试时，测试信号DT的低权重位元值(即LSB)皆为1，而测试信号DT的高权重位元值(即MSB)中一对应者为1。于此条件下，所有电流源电路121A会导通而输出全部电流ILSB以作为信号AO1，且一对应的电流源电路122A会导通而输出单一电流IMSB以作为信号AO2。举例来说，所有电流源电路121A会导通而输出全部电流ILSB至输出端OP，一对应的电流源电路122A会导通而输出单一电流IMSB至输出端ON。通过此设置方式，检测电路131可比较信号AO1与信号AO2，以确认两者是否符合式1。若不符合式1，检测电路131可输出相应的检测信号SD。

再者，数字控制器电路132可响应于检测信号SD来执行一校正演算法(例如为二元搜索法或逐渐逼近法)来产生对应的校正信号S1，借此控制DAC电路133中至少一电流源电路133A的导通时间，以输出对应电流(例如后述偏压电流IB1)来作为补偿信号SP。于一些实施例中，补偿信号SP可与信号AO2直接加总，以等效地校正DAC电路122(如图1所示)。换言之，式1可修正为ΣILSB＝IMSB+SP(后称式2)。如此，通过逐次执行一或多次操作，数字控制器电路132可决定该单一电流源电路133A需修正的偏移量，并记录其对应的校正信号S1至其存储器(未示出)内。

在记录到一个电流源电路122A所对应的补偿信号SP后，数字控制器电路132可将测试信号DT的MSB中的该对应者更新为0，并将测试信号DT的MSB中的次一对应者更新为1，并再次执行上述操作。依此类推，数字控制器电路132可通过查找表等方式记录所有电流源电路122A所对应的校正信号S1。如此，当有电流源电路122A被启动时，数字控制电路132可输出对应的校正信号S1，以控制DAC电路133输出补偿信号SP校正DAC电路122。

在一些相关技术中，考量到布局设计以及精确度，一组常通的单位电流源电路的布局被使用来实现各个电流源电路。例如，设计好的常通单位电流源电路的单位电流为(1/8)*I。若欲实施具有电流为(1/2)*I的电流源电路，可设置四组并联的常通单位电流源电路。于这些技术中，当欲处理的位元数越多，单位电流源电路数量会越多，电流导向式DAC的整体面积将越大。此外，如先前所述，校正用的DAC(例如为DAC电路133)的分辨率较高。于这些技术中，为了能够取得较高的分辨率，通常会需要较大的元件尺寸与布局面积来实现。

相较于上述技术，于一或多个实施例中，多个电流源电路121A、122A和/或133A的导通时间与系统时钟信号CLK的周期之间设置有一比例，且此比例可用于设定各个电流源电路121A、122A和/或133A的电流。例如，若具有单位电流I的电流源电路被用来实施电流源电路133A。当补偿信号SP被决定为Y倍的单位电流I，数字控制电路132可输出校正信号S1，以控制此电流源电路的导通时间来等效输出Y倍的单位电流I。换言之，依据不同实施例，本公开的DAC电路121、122和/或133中至少一者可利用电流源电路的导通时间设置其电流。如此一来，可降低DAC电路所需的布局面积，且可使用精准的时钟控制电流。

为易于理解，图1中的信号AO1～AO2与补偿信号SP以简化方式呈现。于实际应用中，信号AO1可为DAC电路121所输出的多个电流(或电压)信号(如为电流ILSB)的总和，信号AO2可为DAC电路122所输出的多个电流(或电压)信号(如为电流IMSB)的总和，且补偿信号SP可为DAC电路133所输出的多个电流信号的总和。随着信号形式的不同，检测电路131亦可采用不同电路设置来判断上述式1或2是否成立。举例而言，当上述信号皆为电流信号时，检测电路131可由电流比较器以及切换电路实现。切换电路可用来对调信号AO1～AO2所对应的电流信号的传递路径，以利于电流比较器获取足够信息来判断式1或2是否成立。

参照图3，图3为根据本公开的一些实施例所示出的一种电流源电路300的示意图。电流源电路300可用于实施图2中的电流源电路121A、122A和/或133A。

电流源电路300包含晶体管M1～M2以及差分输入对310。晶体管M1～M2两者彼此串接，并分别根据偏压信号VB1与VB2导通以提供偏压电流IB1。例如，于一些实施例中，偏压电流IB1可对应于前述的单位电流I。

于一些实施例中，晶体管M1与M2用于提升电流源电路300的输出阻抗。晶体管M1与M2的数量仅用于示例。于不同实施例中，可仅用单一晶体管(例如晶体管M1)提供偏压电流IB1，或采用更多的晶体管来提供偏压电流IB1。

差分输入对310包含晶体管M3～M4。晶体管M3～M4的第一端耦接至晶体管M2，以接收偏压电流IB1。晶体管M3～M4的第二端分别耦接至图1中的输出端ON与OP。晶体管M3～M4的控制端接收信号CN与信号CP。其中信号CN与信号CP互补，在一些实施例中，当信号CN为逻辑值0，信号CP为逻辑值1；反之亦然。当信号CN为逻辑值0时，晶体管M3导通且晶体管M4关断。于此条件下，偏压电流IB1被导向至输出端ON。或者，当信号CN为逻辑值1时，晶体管M4导通且晶体管M3关断，于此条件下，偏压电流IB1被导向至输出端OP。通过上述操作，偏压电流IB1被导向至不同的输出端OP～ON，以产生不同的模拟信号(例如：补偿信号SP、信号AO1或AO2)。在一些实施例中，信号CN与信号CP为互补的电压信号，当信号CN具低电压值时，信号CP具高电压值。

于不同实施例中，偏压信号VB1、VB2或信号CP与CN可被用来决定电流源电路300的导通时间。若采用信号CP与CN来控制导通时间，信号CP与CN可关联于LSB、MSB和/或校正信号S1中的一者的位元。例如，当电流源电路300用于实施DAC电路133时，信号CP与CN可为关联于比较结果的校正信号S1的一位元。

参照图4，图4为根据本公开的一些实施例所示出的一种电流源电路400的示意图。电流源电路400可用于实施图2中的电流源电路121A、122A和/或133A。

相较于图3，电流源电路400还包含晶体管M1A与M1B。多个晶体管M1、M1A与M1B并联耦接至晶体管M2。于此例中，多个晶体管M1、M1A与M1B用以根据偏压信号VB1导通而提供偏压电流IB1。相较于图3，通过设置多个晶体管M1、M1A与M1B，偏压电流IB1可以更大。上述晶体管M1、M1A与M1B的数量用于示例，且本公开并不以此为限。

上述电流源电路300或400的设置方式用于示例。各种类型的电流源电路皆可用于实施DAC电路121、122和/或133。

参照图5，图5为根据本公开的一些实施例所示出图1中的系统时钟信号CLK与图3中的偏压信号VB1(或VB2)或校正信号S1的波形示意图。

如图5所示，系统时钟信号CLK的周期为TD。若电流源电路300被设置为常通时，其偏压电流IB1对应于单位电流I。若欲产生Y倍的单位电流I，电流源电路300的导通时间可被设置为0.5*Y倍的周期TD。

在一些实施例中，电流源电路300可被周期性地导通，以决定欲产生的电流。例如，若欲设定的电流为(1/8)倍的单位电流I(即Y为1/8)，电流源电路300的导通时间可设置为1/16倍的周期TD。等效而言，如波形501所示，电流源电路300在8个周期TD内导通一次，以产生(1/8)*I的电流。于一些实施例中，导通时间T1相当于校正信号SP中的一位元CN(或CP)处于逻辑值0(即晶体管M3或M4被导通)的时间。或者，于一些实施例中，导通时间T1相当于偏压信号VB1处于低电平(即晶体管M1被导通)的时间。

在一些实施例中，电流源电路300可以被随机地导通(类似于伪随机数二进位数列)，以决定欲产生的电流。例如，如波形502所示，若欲设定的电流为(1/8)倍的单位电流I(即Y为1/8)，电流源电路300在每8个周期TD内可被随机地导通两次，且每一次导通时间T2为0.5*T1。如此，在每8个周期TD内，电流源电路300的导通时间(即2*T2)亦可等效为1/16倍的周期TD。

图5中的波形用于示例，各种可产生相应电流的导通时间的设置方式皆为本公开所涵盖的范围。

参照图6，图6为根据本公开一些实施例所示出的电流控制方法600的流程图。于一些实施例中，电流控制方法包含操作S610与S620。

于操作S610，根据系统时钟信号CLK处理数字数据DD，以产生输入信号SIN。例如，于图1所示，编解码器电路112根据系统时钟信号CLK对数字数据DD执行一编码或解码操作，以产生输入信号SIN。

于操作S620，根据输入信号SIN决定DAC电路中的至少一电流源电路的导通时间，以产生对应的模拟信号，其中导通时间与系统时钟信号CLK的周期TD具有一比例，该比例用于设定模拟信号。

例如，如先前所述，DAC电路121、122或133可由电流导向式DAC实现。根据输入信号SIN中的LSB或MSB或关联于上述两者的比较结果(即检测信号SD)，DAC电路121、122或133中至少一电流源电路的导通时间可被决定，以输出对应的电流来作为模拟信号(如信号AO1、AO2或补偿信号SP等)。导通时间的例子可参照前述图5的说明，于此不再重复赘述。

综上所述，本公开提供的DAC装置与电流控制方法可利用控制电源源电路的导通时间来产生所需电流。如此一来，可节省电路面积并增加电流准确度。

虽然本公开已以实施方式公开如上，然其并非限定本公开，任何本领域技术人员，在不脱离本公开的精神和范围内，当可作各种变动与润饰，因此本公开的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种数字模拟转换器装置，包含：

一数字模拟转换器电路系统，包含：

一第一数字模拟转换器电路，用以根据一输入信号的多个最低有效位元产生一第一信号；以及

一第二数字模拟转换器电路，用以根据该输入信号的多个最高有效位元产生一第二信号，

其中该第一数字模拟转换器电路中的至少一电流源电路的一第一导通时间用于设定该第一信号。

2.如权利要求1所述的数字模拟转换器装置，还包含：

一第三数字模拟转换器电路，用以根据该第一信号与该第二信号的一比较结果输出一补偿信号以校正该第二数字模拟转换器电路，

其中该第三数字模拟转换器电路中的至少一电流源电路的一第二导通时间用于设定该补偿信号。

3.如权利要求2所述的数字模拟转换器装置，其中该数字模拟转换器电路系统还用以根据一系统时钟信号运行，该系统时钟信号具有一周期，且若该补偿信号对应于一Y倍单位电流，该第二导通时间为0.5*Y倍的该周期。

4.如权利要求2所述的数字模拟转换器装置，还包含：

一检测电路，用以比较该第一信号与该第二信号，以产生一检测信号，该检测信号用于指示该比较结果；以及

一数字控制器电路，用以根据该检测信号执行一校正运算以产生一校正信号，其中该校正信号用于设定该第二导通时间。

5.如权利要求2所述的数字模拟转换器装置，其中该第一数字模拟转换器电路的该至少一电流源电路或该第三数字模拟转换器电路的该至少一电流源电路随机地被导通。

6.如权利要求1所述的数字模拟转换器装置，其中该数字模拟转换器电路系统还用以根据一系统时钟信号运行，该系统时钟信号具有一周期，且若该第一信号对应于一Y倍单位电流，该第一导通时间为0.5*Y倍的该周期。

7.如权利要求1所述的数字模拟转换器装置，其中该至少一电流源电路包含：

至少一晶体管，用以根据至少一偏压信号导通，以提供一偏压电流；以及

一差分输入对，耦接至该至少一晶体管，并根据所述最低有效位元中的至少一对应者导向该偏压电流，以产生该第一信号。

8.如权利要求7所述的数字模拟转换器装置，其中该导通时间相当于该至少一偏压信号处于一预定电平的时间。

9.如权利要求7所述的数字模拟转换器装置，其中该导通时间相当于所述最低有效位元的该至少一对应者具有一预定逻辑值的时间。

10.一种电流控制方法，包含：

根据一系统时钟信号处理一数字数据，以产生一输入信号；以及

根据该输入信号决定一数字模拟转换器电路中至少一电流源电路的一导通时间，以产生一模拟信号，

其中该导通时间与该系统时钟信号之间具有一比例，且该比例用于设定该模拟信号。

Images