CN101133437B

CN101133437B - 有源矩阵阵列装置

Info

Publication number: CN101133437B
Application number: CN2006800065033A
Authority: CN
Inventors: J·R·A·艾尔斯
Original assignee: Chi Mei Optoelectronics Corp
Current assignee: Chi Mei Optoelectronics Corp; Innolux Corp
Priority date: 2005-03-01
Filing date: 2006-02-27
Publication date: 2011-07-06
Anticipated expiration: 2026-02-27
Also published as: WO2006092755A2; TW200703193A; JP2008533513A; US8228317B2; TWI413957B; WO2006092755A3; JP5020102B2; CN101133437A; US20080165179A1

Abstract

一种有源矩阵阵列装置，具有用于向矩阵元件提供地址信号的驱动器电路，该驱动器电路包括数模转换器电路。电压选择器根据数字矩阵元件信号的第一组比特选择一对电压，转换器电路提供根据这对电压和根据数字矩阵元件信号的第二组比特导出的模拟电压电平。转换器电路包括并行的第一和第二数模转换器电路(30、32)，它们用于向转换器电路的输出端交替地提供模拟电压电平。对于给定的电路响应需求，本发明有助于更高效地利用基板区域。

Description

有源矩阵阵列装置

发明领域

本发明涉及有源矩阵阵列装置，具体而言，所涉及的有源矩阵装置中，提供了数模转换器电路来生成各个装置像素的驱动信号。例如，本发明涉及显示装置。在典型的显示器配置中，给有源矩阵阵列的列提供模拟驱动信号，因而，数模转换器电路是列驱动电路的一部分。

背景技术

低温多晶硅(LTPS)有源矩阵显示器通常使用集成的行和源(或列)驱动器来减小互连的复杂度和成本。在列驱动器的情况下，集成数模转换器(DAC)也是非常有用的，以使玻璃界面数字化。这降低了显示模块的总成本，并能用标准的数字CMOS工艺流程制造出显示控制器。

在有源矩阵液晶(LC)显示器的列驱动电路中使用电阻串数模转换器是众所周知的。单串电阻通常用于提供许多转换器电路，因为这能确保转换器的输出电压有较好的一致性。电阻串包括一个电阻或在沿着串的长度的不同位置串联连接的电阻组。将电压施加给电阻串的每个终端，此外，还将电压施加给沿着串的中间位置。从串的长度的不同位置获取输出，在这些位置处显示的电压表示数模转换器的模拟输出电压电平。这些电压在电压范围内是均匀分布的，从而使转换器具有线性的输出电压特性，或者，可以对其进行设置，以产生非线性特性。

在多数情况下，施加给有源矩阵显示器的源(或列)线路的驱动电压不具有依赖于数字代码的线性。这是因为，源驱动输出电压必须校正依赖于在显示器(例如，液晶区或发光二极管)中使用的电光作用的特定电压，从而提供适当的亮度与数字代码关系(伽玛校正)。

电阻串为实现伽玛校正(即生成与数字代码相对的适当的非线性输出电压)提供了一种简便的方法。电阻串生成一组基准电压(在6比特DAC的情况下为64个)。然后，解码器和电压选择器电路用于解码数字输出，并从64个基准电压中选择一个基准电压。可以通过改变从电阻串获取输出的位置之间的电阻值或者通过改变施加给电阻串内的位置的电压值而实现所需的非线性。

该技术已经用在LTPS显示器中，但其不利之处在于，在多晶硅中使用的设计规则导致需要更多的解码器(特别是对于6比特或更高的DAC而言)。

还众所周知的是，使用二级电阻电容的混合DAC(TNakamura etal Asia Display conference proceedings 2001，p1603)能明显减少转换器的数量。在晶体硅IC(J W Yang and K W Martin IEEE J.Solid-StateCircuits，24，p1458(1989))中较早地使用了这种方法。在这种转换器中，电阻串用于生成许多对基准电压。然后，最高有效位(MSB)用于选择一对基准电压，以作为第二级电容转换器的输入，其数字输入是LSB。例如，为了实现6比特转换，3个MSB可以从8对基准电压中选择1对基准电压(Vl和Vh)，然后，3LSB根据数字数据而在Vl和Vh之间生成输出电压。第二级电容转换在Vl和Vh之间是线性的，伽玛校正是由3MSB电阻串DAC提供的。因而，可以将全部转换描述为“分段线性”。

在图1中示出了在LTPS显示器中如何使用公知的技术实现这种6比特二级DAC的框图。

DAC 10包括一对锁存器12，其用于将6比特像素数据锁存到第一DAC 14中，第一DAC 14将像素数据的3个最高有效位(MSB)作为输入。该3比特DAC 14作为电压选择器，用于输出高压轨Vh和低压轨Vl。这些电压是由电阻串15从基准电压Vrefs中选择的。3个最低有效位(LSB)用于以开关电容DAC 18(“C-DAC”)和开关电容缓冲放大器20(“SC缓冲放大器”)的形式控制3比特DAC 16。通过3∶1复用器和列预充电电路22将输出提供给像素阵列的列。

图2示出了如何使用公知的技术实现包括3LSB电容DAC 18和缓冲放大器20的第二级16。

图2中的反馈电容的值为8C，需要用它为反相放大器设置校正增益。8C的值确保来自放大器的输出电压从LSB二进制代码000处的Vl线性增加到LSB二进制代码111处的Vl+7(Vh-Vl)/8。因此，电压在代码000和111之间的7个相等步骤中以(Vh-Vl)/8增加。

级16工作在两种模式下。在设置模式(此时Ck2高，Ck1低)下，将放大器的反相输入端和输出端连在一起。这意味着将8C反馈电容(24)的一端充电到放大器的内置偏移电压，同时将反馈电容的另一端充电到Vl。同时将所有的输入电容充电到Vh。

在输出(或活动)模式(此时Ck1高，Ck2低)下，如果LSB数据比特(B0、B1和B2)等于1，则将施加给输入电容(C、2C和4C)的相应输入电压从Vh切换到Vl。如果LSB数据值等于0，则相应的输入电压保持在Vh。这使得反相放大器的输出电压与值LSB数据一起线性增加，从LSB二进制代码000处的Vl线性增加到LSB二进制代码111处的Vl+7(Vh-Vl)/8。图2中的等式给出了所产生的输出电压。

图2的第二级DAC是众所周知的，并将其称为电荷重分布开关电容转换器。它特别适用于LTPS技术，因为开关电容电路校正了放大器中的偏移电压变化，这些变化在LTPS技术中是较大的，因为薄膜晶体管的电特性有较大变化。

在图2中，所示的放大器是单输入高增益反相放大器。但是，可以使用任何传统的高开环增益差动输入放大器来实现相同的操作，其中，正端与接地电位相连，电容和反馈连接到反相输入端。

虽然图1和2所示的方法提供了比单级电阻串更紧凑的DAC，但使用LTPS的布局区域仍旧很大。对于当前的和未来的显示分辨率而言，这意味着不能每列有一个DAC。而是必须在多个列上复用来自每个DAC的输出。在图1所示的例子中，复用比值为3∶1，这是很典型的。复用的使用能使每个转换器电路的输出连接到显示器中的多列中的一列，从而减小必须集成在显示器基板上的电路的数量。

在LTPS技术中，最小的特征尺寸相对较大(通常几微米)，这意味着数字部分(数据锁存器和电压选择器电路)通常比LSB电容DAC和放大器消耗更大的区域。同时增大复用比值减小了多晶硅电路的区域，它还需要缓冲放大器明显加快。例如，对于图1所示的3∶1复用比值，缓冲器必须在相对于1∶1比值的仅仅1/3时间内达到其设置电压。这种速度约束很糟，因为开关电容电路在2个大约相等的时间阶段内工作，并且，输出电压仅在活动阶段(图2中的ck1高)期间是有效的，而在设置阶段(图2中的ck2高)期间是无效的。这意味着，例如在3∶1复用器的情形下，放大器的设置时间必须小于线路时间的1/6。

从以上易知，需要在放大器速度与布局区域之间进行折衷，这在具有较小的列锁存器的高分辨率显示器中是尤其关键的。

本发明特别涉及LSB DAC的实现方案，这对在数据输入端需要数字数据锁存器的数量很重要。

发明内容

根据本发明的第一方面，提供了一种有源矩阵阵列装置，包括由可单独寻址的矩阵元件构成的阵列和向矩阵元件提供地址信号的驱动器电路，该驱动器电路包括用于将数字像素矩阵元件信号转换成模拟驱动电平的数模转换器电路，其中，数模转换器电路包括：

电压选择器，根据数字像素矩阵元件信号的第一组比特选择第一电压与第二电压；

转换器电路，提供根据所述第一电压与第二电压和根据数字像素矩阵元件信号的第二组比特导出的模拟电压电平，

其中，转换器电路包括并行的第一和第二数模转换器电路，它们向转换器电路的输出端交替地提供模拟电压电平。

在该装置中，各转换器电路仅对于数字输入信号的最低有效位而言优选具有两个DAC电路。

根据布局区域与可用充电时间的相对重要性，可以通过两种不同的方式实施本发明。通常，在向矩阵元件提供之前复用模拟输出电平。

在一种方法中，不改变复用比值，并且，根据本发明，每个DAC交替使用两个LSB转换器电路，从而使缓冲放大器在活动(或输出)阶段的设置时间加倍，还使设置阶段的可用时间加倍。这导致了LSBDAC和缓冲放大器的总个数的加倍，因为每个DAC有一对LSBDAC。但是，因为复用比值不变，所以数据锁存器和MSB电压选择器电路的个数保持不变。因此，各DAC的区域的增大远小于因子2，因为数据锁存器和电压选择器电路消耗了DAC的大部分区域。总之，对于给定的复用比值，在不加倍电路数量的情况下，可以加倍设置和活动阶段的可用时间。这适用于复用比值为1，即每列有1个DAC，因而，本发明即使在不采用复用的情况下也具有相同的优点。

在第二种可选的方法中，在不减小可用的设置时间和活动时间的情况下，可以加倍复用比值。加倍复用比值使数据锁存器和MSB电压选择器电路的总个数减半，同时LSB C-DAC和缓冲放大器的总个数保持不变。这在不影响充电时间的情况下显著减小了DAC消耗的总区域。

电压选择器优选是使用数字信号的最高有效位的电阻DAC。但是，也可以在电压选择器电路中使用LSB。这在以更复杂的电压选择器电路为代价下增加了可用于第二转换器的电压对的个数。

各数模转换器电路优选包括：

放大器；

与放大器输入端相连的开关电容输入电路，其中，放大器的输出提供转换器电路的输出。

优选情况下，电压对中的相应一对电压通过相应的输入开关电路连接到电容电路的各电容的输入端，电容电路的各电容的输出端连接到放大器输入端。这为导出所需要的电压提供了有利的开关电容电路。电容电路的各电容的输入端可以通过相应的反馈开关与放大器的输出端相连。

这种反馈电路能够使转换器电路即使在输入中断的情况下也能保持输出。这是因为在活动模式下在反馈电路中连接了开关电容电路，并将其与输入电压隔开。当连接到放大器的反馈环中时，电荷首先在电容之间共享，然后保存在这些电容上，因而放大器的输出电压保持为正确值。这继而能使一个转换器电路负载像素数据，而另一转换器电路驱动这些像素。为此，各反馈开关是用相同时序加以控制的，这些反馈开关仅在输入开关电路打开时才关闭。

根据本发明的第二方面，提供了一种有源矩阵阵列装置，包括由可单独寻址的矩阵元件构成的阵列和向矩阵元件提供地址信号的驱动器电路，该驱动器电路包括用于将数字像素矩阵元件信号转换成模拟驱动电平的数模转换器电路，其中，数模转换器电路包括：

其中，转换器电路包括放大器和连接到放大器输入端的开关电容输入电路，其中，放大器的输出提供转换器电路的输出，其中，开关电容输入电路的每个电容的输入端通过相应的反馈开关连接到放大器的输出端，其中，所述转换器电路包括并行的第一和第二数模转换器电路，它们向所述转换器电路的输出端交替地提供模拟电压电平。

同样，转换器电路优选包括并行的第一和第二数模转换器电路，它们向转换器电路的输出端交替地提供模拟电压电平。

在每一方面中，各数模转换器电路优选工作在两种模式下：设置模式和活动(或输出)模式，其中，当第一和第二数模转换器电路中的一个工作在设置模式下时，另一个工作在活动(或输出)模式下。

相应的非重叠的时钟信号提供模式控制。

第一组比特优选包括最高有效位(例如，3)，而第二组包括数字信号的最低有效位(例如，3)。

电压选择器和转换器电路可以用于向多个矩阵元件提供模拟电压电平，复用器电路用于在多个矩阵元件之间切换。

增大复用比值有利于减小列驱动器消耗的总区域，但最大的复用比值受到放大器的设置时间的限制。本发明能够使复用比值依照因子2而增大(例如，从3∶1到6∶1)。这样，加倍复用比值能使消耗大部分空间的电路的数量减半，因而列驱动器的全部的总区域得到明显减小。

本发明还提供了用于将数字信号转换成模拟驱动电平的数模转换器，包括：

电压选择器，根据数字信号的第一组比特选择第一电压与第二电压；

转换器电路，提供根据所述第一电压与第二电压和根据数字信号的第二组比特导出的模拟电压电平，

其中，转换器电路优选包括并行的第一和第二数模转换器电路，它们向转换器电路的输出端交替地提供模拟电压电平。

本发明还提供了一种向有源矩阵阵列装置的矩阵元件提供地址信号的方法，所述有源矩阵阵列装置包括由可单独寻址的矩阵元件构成的阵列，所述方法包括：

根据数字矩阵元件信号的第一组比特选择第一电压与第二电压；

提供根据所述第一电压与第二电压和根据数字矩阵元件信号的第二组比特导出的模拟电压电平，

其中，模拟电压电平由并行的第一和第二数模转换器电路交替地提供。

附图说明

现在，结合附图对本发明的实施例进行详细描述，其中：

图1示出了现有的数模转换器电路；

图2更详细地示出了图1的电路的一级；

图3示意性地示出了本发明的数模转换器电路级的第一个例子；

图4示意性地示出了本发明的数模转换器电路级的第二个例子；

图5更详细地示出了图3和4的电路的一部分；

图6完整地示出了本发明的数模转换器电路；

图7示出了图1的电路的可能时序图，其输出复用比值为3∶1；

图8示出了图4的电路的本发明时序图的一个例子；

图9示出了本发明的显示器装置。

具体实施方式

本发明提供的数模转换器电路中，对于最低有效位来说，转换器电路具有并行的第一和第二数模转换器电路，它们向转换器电路的输出端交替地提供模拟电压电平。

在优选实现方案中，每个DAC有两个对应于最低有效位的开关电容DAC和两个相应的缓冲放大器。

图3示出了本发明的DAC电路的LSB DAC部分的例子。

图3示出了3比特LSB数据D0、D1、D2以及以并行的第一和第二数模转换器电路30、32的方式提供给LSB DAC的电压轨VH和VL。分别将其实现为开关电容DAC和缓冲器(“C-DAC+buff”)，它们在相对的阶段工作。这能够使锁存器和MSB DAC的数量保持不变。

如图3所示，两个时钟信号用于控制每个电路30、32的复位和输出相位，并用于提供各电路的交替工作。

电路32具有施加于CK1输入端的设置时钟信号S1和施加于CK2输入端的活动时钟信号A1。电路30具有施加于CK1输入端的设置时钟信号S2和施加于CK2输入端的活动时钟信号A2。

图3示出了单输出电路，其中来自两个电路30、32的输出通过活动时钟信号A1、A2控制的开关交替地提供最终的输出。在最简单的情形下，S1和A1是两个相位、非重叠的时钟信号，其中S1＝A2且S2＝A1。

图4示意性地示出了将各电路30、32的输出进行复用从而驱动矩阵显示器的六个列。因而，六个列受到两个电路30、32的控制，各电路30、32向三个列提供输出，但两个电路交替工作。为每个电路提供复用比值3∶1。应当理解，转换器电路是并行的，因为它们与相同的输入端相连，并分别处在转换器的输入端和输出端之间。应当看出，两个电路实际上为不同列的像素提供输出，因而电路不是在其输出端处连在一起，应当在这种上下文中理解“并行的”这一术语。

在不增加数据锁存器和MSB DAC的个数的情况下，将DAC电路的这一级的LSB DAC和缓冲器的个数加倍，这需要2个缓冲器的相位是相反的，以使它们可以独立地工作。

因此，在第一阶段期间，将新的LSB数据以及VL和VH值采样到第一LSB DAC和缓冲器30中(其处于其设置阶段中)，同时第二LSB DAC和缓冲器32处于活动模式下，以驱动多列中的一列。在第二阶段中，第一LSB DAC和缓冲器30处于活动模式下，以驱动多列中的一列，同时第二LSB DAC和缓冲器32处于设置阶段中，并采样新的LSB数据、VL和VH值。

在第一阶段期间，将VHa、VLa(来自MSB)以及D0a、D1a和D2a施加于第一LSB DAC，然后在第二阶段期间，将VHb、VLb、D0b、D1b以及D2b施加于第二LSB DAC。

使用图2的传统电路不能实现这种操作，在图5中示出了图3和4示意性示出的一个LSB DAC电路的实现方案的例子。

如图5所示，各LSB数模转换器电路还包括放大器40和连接到放大器输入端44的开关电容输入电路42。放大器40的输出提供LSBDAC转换器的输出。

电容电路包括二进制加权电容梯(C、2C、4C)，该梯的每个电容的一个端子根据LSB数据D0-D2而与电压轨VL、VH中的一个相连。均由相同时钟信号CK1加以控制的输入开关选择性地将电压轨中的一个或另一个连接到相应电容的输入端。

附加的电容C’将低压轨VL连接到放大器输入端44，这也是由时钟信号Ck1所控制的开关进行时控的。

电容电路(C′、C、2C、4C)的各电容的输入端通过反馈线路46中的相应反馈开关而连接到放大器44的输出端。各反馈开关是用相同的时钟信号Ck2加以控制的，反馈开关仅在输入开关打开时才关闭。

在活动阶段(ck2高)期间，电容的输入端不需要连接到电压轨VH或VL，同样，不需要LSB数据D0、D1和D2。反馈线路46在各电容的输入端产生公共电压，该公共电压提供所需要的数模转换，经由反馈线路46将其提供给输入端。

在活动模式下，在反馈环中连接了二进制加权电容C′、C、2C和4C，并将其与输入电压隔开。当连接到放大器的反馈环中时，电荷首先在电容之间共享，然后保存在这些电容上，因而放大器的输出电压保持为正确值。

当一个DAC处于活动阶段时，可以将数据加载到另一DAC中。图5中的放大器也是高增益单输入反相放大器。这可以使用串联连接的3个低增益反相放大器来实现，这是现有技术。相同的功能也可以使用差动输入运算放大器电路(其中，正输入与地相连)来实现，同时电容和反馈连接到放大器的反相输入端。

图6示出了本发明的列驱动器的一个例子的整体结构。

使用了与图2至4相同的标号。所示的两个LSB电容DAC和缓冲器30、32在一对输入锁存器12和一个MSB DAC14之间共享。

图7示出了图1的传统电路的可能时序图，并示出了单开关电容DAC/缓冲放大器的设置和活动信号。这些信号是图2(分别)示出的Ck2和Ck1信号。在活动信号的每次脉冲期间，向三个复用的输出中的一个提供输出。“数据有效”时间线示出了缓冲放大器处的数据。行选择和数据有效时间线中的灰色区域是插入在行选择阶段中的消隐(blanking)阶段。

图8示出了图4的电路的可能时序图的一个例子。各设置和活动阶段具有与图7相同的充电时间。

由于行消隐阶段，“设置1”和“活动2”的第一脉冲是不同的，如灰色所示。通常(但并不必须)插入行消隐阶段，例如，在对下一个线路进行寻址之前，将所有的列预先充电到给定的值。在“设置2”脉冲(具有最小延迟)之后，应当接着直接进行“活动2”脉冲。但是，“设置1”必须与适当的数据有效阶段一致，这意味着当两个脉冲与行消隐阶段一致时它们是不同的。如果不需要行消隐阶段，则脉冲串“设置1”和“活动2”可以相同。同样，可选的时序方案用于行消隐。

在相同的行选择阶段内，向六个列提供输出，但与图1的电路的单个1∶3复用版本相比没有加倍电路的数量。

图9示出了本发明的显示器装置，它使用了在数字视频数据和复用器之间进行连接的本发明的数模转换器，以驱动显示器。图9还示出了行驱动电路。

本发明尤其适合于这样的显示器，即，其中的列驱动电路集成到与显示像素阵列相同的基板上，并使用与像素阵列相同的技术(例如，低温多晶硅技术)。例如，这些显示器可以是LCD或电致发光的(例如，有机发光二极管)显示器。但是，本发明并不限于这些特定的应用，并将会发现DAC电路的其他方面的应用，无论DAC是否集成到与其他矩阵阵列设备相同的基板上。

在以上详细描述的例子中，DAC用于转换6比特数字数据，此外，3比特用于进行电压轨选择，3比特用于在这些轨之间进行电平选择。当然，本发明适用于其他尺寸的数字数据，此外，LSB和MSB之间的间隔并不必须相等。

本发明特别涉及到由LSB导出模拟电平的DAC的一部分的实现方案。对于DAC电路的其他部分，并未进行非常详细的描述，也未给出多种可选的可能实现方案。但是，对于本领域的普通技术人员来说，可以做出许多改变。例如，已经示出了使用两级锁存电路的DAC，但采用这种方式并不是必要的。同样，并不必须使用预充电电路，对于本领域的普通技术人员来说，如果需要的话，预充电电路的实现方案是显而易见的。

在以上例子中，使用了两个LSB转换器电路，这可以在不增加时钟信号的个数的情况下实现，因为各转换器电路对于两种工作不同模式需要两个时钟信号。

本发明可以使用2个以上的并行的LSB转换器电路来实现，虽然这将会需要更加复杂的时序电路，以使仅仅一个电路每次接收MSB DAC电压轨。LSB DAC电路的个数的增多将会增加在各转换器电路的输出之间所需的时间，否则将会增大各转换器电路所需的区域以具有较短的设置时间，但这也可以使每列所需的电路区域进一步减小。这些另外的可能方案也将处于权利要求书所述的本发明的保护范围内。

因此，对于解释本发明的操作而言，所详述的例子是一个优选的实施方案，对于显示器和非显示器应用而言，权利要求书所述的本发明适用于数模转换器电路的多种其他应用。

Claims

1.一种有源矩阵阵列装置，包括由可单独寻址的矩阵元件构成的阵列和向所述矩阵元件提供地址信号的驱动器电路，所述驱动器电路包括用于将数字像素矩阵元件信号转换成模拟驱动电平的数模转换器电路，其中，所述数模转换器电路包括：

电压选择器，根据所述数字像素矩阵元件信号的第一组比特选择第一电压与第二电压；

转换器电路，提供根据所述第一电压与第二电压和根据所述数字像素矩阵元件信号的第二组比特导出的模拟电压电平；

其中，所述转换器电路包括并行的第一和第二数模转换器电路，它们向所述转换器电路的输出端交替地提供模拟电压电平。

2.如权利要求1所述的装置，其中，每个数模转换器电路包括：

放大器；

连接到所述放大器输入端的开关电容输入电路；

其中，所述放大器的输出提供所述转换器电路的输出。

3.如权利要求2所述的装置，其中，所述开关电容输入电路的二进制加权电容梯的每个电容的输入端通过相应的输入开关电路连接到所述第一电压与第二电压中相应的一个电压，所述开关电容输入电路的每个电容的输出端连接到所述放大器的输入端，所述开关电容输入电路的附加电容的输入端通过相应的输入开关电路连接到第二电压，所述附加电容与所述二进制加权电容梯并联。

4.如权利要求3所述的装置，其中，所述开关电容输入电路的每个电容的输入端通过相应的反馈开关连接到所述放大器的输出端。

5.如权利要求4所述的装置，其中，各反馈开关是用相同时序加以控制的，所述反馈开关仅在所述输入开关打开时才关闭。

6.如权利要求3所述的装置，其中，所述第一电压大于所述第二电压。

7.一种有源矩阵阵列装置，包括由可单独寻址的矩阵元件构成的阵列和向所述矩阵元件提供地址信号的驱动器电路，所述驱动器电路包括用于将数字像素矩阵元件信号转换成模拟驱动电平的数模转换器电路，其中，所述数模转换器电路包括：

其中，所述转换器电路包括放大器和连接到所述放大器输入端的开关电容输入电路，其中，所述放大器的输出提供所述转换器电路的输出，其中，所述开关电容输入电路的每个电容的输入端通过相应的反馈开关连接到所述放大器的输出端，其中，所述转换器电路包括并行的第一和第二数模转换器电路，它们向所述转换器电路的输出端交替地提供模拟电压电平。

8.如权利要求7所述的装置，其中，所述开关电容输入电路的二进制加权电容梯的每个电容的输入端通过相应的输入开关电路连接到所述第一电压与第二电压中相应的一个电压，所述开关电容输入电路的每个电容的输出端连接到所述放大器的输入端，所述开关电容输入电路的附加电容的输入端通过相应的输入开关电路连接到第二电压，所述附加电容与所述二进制加权电容梯并联。

9.如权利要求8所述的装置，其中，各反馈开关是用相同时序加以控制的，所述反馈开关仅在所述输入开关打开时才关闭。

10.如权利要求8所述的装置，其中，所述第一电压大于所述第二电压。

11.如权利要求1至7中任意一项所述的装置，

其中，每个数模转换器电路有两种工作模式：充电模式和输出模式；

其中，当所述第一和第二数模转换器电路中的一个工作在充电模式下时，另一个工作在输出模式下。

12.如权利要求11所述的装置，其中，每个数模转换器电路的模式由至少一个相应的时钟信号控制。

13.如权利要求12所述的装置，其中，这两个数模转换器电路的相应时钟信号具有不重叠的高电平。

14.如权利要求1至10中任一项所述的装置，其中，所述转换器电路用于进行n比特数模转换，其中的n是所述第二组比特的个数。

15.如权利要求1至10中任一项所述的装置，其中，所述第一组包括所述数字像素矩阵元件信号的最高有效位，所述第二组包括所述数字矩阵元件信号的最低有效位。

16.如权利要求15所述的装置，其中，所述数字像素矩阵元件信号为6比特，所述第一组和第二组各包括3比特。

17.如权利要求1至10中任一项所述的装置，其中，所述数模转换器电路包括多个电压选择器和多个转换器电路。

18.如权利要求17所述的装置，其中的一个电压选择器和一个转换器电路向多个矩阵元件提供模拟电压电平，所述装置还包括对应于每个电压选择器和转换器电路的复用器电路，所述复用器电路在所述多个矩阵元件之间切换。

19.如权利要求1至10中任一项所述的装置，其中，所述第一电压与第二电压是从一串电阻的多个输出电压中选出来的。

20.如权利要求1至10中任一项所述的装置，包括有源矩阵显示器。

21.如权利要求20所述的装置，包括LCD显示器。

22.如权利要求20所述的装置，包括电致发光的显示器。

23.如权利要求1至10中任一项所述的装置，其中，所述驱动器电路与所述矩阵元件阵列集成在同一基板上。

24.如权利要求23所述的装置，其中，所述驱动器电路是用低温多晶硅工艺制成的。

25.数模转换器电路，用于将数字信号转换成模拟驱动电平，包括：

电压选择器，根据所述数字信号的第一组比特选择第一电压与第二电压；

转换器电路，提供根据所述第一电压与第二电压和根据所述数字信号的第二组比特导出的模拟电压电平；

26.如权利要求25所述的电路，其中，每个数模转换器电路都包括一个开关电容电路。

27.数模转换器电路，用于将数字信号转换成模拟驱动电平，包括：

其中，所述转换器电路包括并行的第一和第二数模转换器电路，所述转换器电路包括放大器和连接到所述放大器输入端的开关电容输入电路，其中，所述放大器的输出提供所述转换器电路的输出，其中，所述电容电路的每个电容的输入端通过相应的反馈开关连接到所述放大器的输出端。

28.一种用于向有源矩阵阵列装置的矩阵元件提供地址信号的方法，所述有源矩阵阵列装置包括由可单独寻址的矩阵元件构成的阵列，所述方法包括：

提供根据所述第一电压与第二电压和根据所述数字矩阵元件信号的第二组比特导出的模拟电压电平；

其中，所述模拟电压电平由并行的第一和第二数模转换器电路交替地提供。

29.如权利要求28所述的方法，

30.如权利要求29所述的方法，包括：

通过相应的时钟信号控制每个数模转换器电路的模式。

31.如权利要求30所述的方法，其中，这两个转换器电路的相应时钟信号具有不重叠的高电平。

32.如权利要求28至31中任意一项所述的方法，包括：

从一串电阻的多个输出电压中选择所述第一电压与第二电压。