CN101606363A - Ac耦合接口电路 - Google Patents

Abstract

本发明提供一种AC耦合接口电路，包括：差动驱动器(101)，其输出端子对与信号线对(102A、102B)连接，并且在数据发送时将发送数据(TXD)转换为差动信号后输出；差动接收器，其输入端子对与信号线对(102A、102B)连接，并且，在数据接收时接收由信号线对所传递来的差动信号并将差动信号转换为接收数据(RXD)。电位设定部(106)在信号线对(102A、102B)被传递差动信号之前，将信号线对的电位设定为预先规定的稳定电位。

Description

AC耦合接口电路

技术领域

本发明涉及接口电路，更详细而言是涉及差动电缆与AC耦合的接口电路。

背景技术

近年，作为LSI间的数据传送方式，公知将并行数据转换为串行数据，并将串行数据作为小振幅的差动信号来进行传送的串行差动传送方式。在串行差动传送方式中，可通过两端子高速地传送数据，不仅可降低消耗电力·电路面积，还具有提高抗干扰性或抑制产生噪声的效果，所以可确保高可靠性。此外，在串行差动传送方式中，可采用时钟恢复方式，可将时钟信号加入数据信号。由此，不需要用于传送时钟信号的线路，所以不仅削减了电缆数，而且由于不需要时钟信号与数据信号之间的时间补偿，还能够使信号质量得到提高。

此外，数据传送系统，不仅被用于如电视或DVD这样的电器产品，还渐渐被用于如汽车那样的易于产生干扰噪声的环境中。例如，存在从拍摄汽车的后方的照相机装置向设置于驾驶座上的监视器装置传送视频信号，并通过在监视器装置中显示汽车后方的影像来辅助汽车的倒车驾驶的系统。在这样的状况下，存在由于干扰噪声等的ESD(Electro-StaticDischarge：静电放电)而破坏LSI的危险。为此，如在JP专利第3699764号(专利文献1)、JP专利第3419359号(专利文献2)、JP特开平5-37504(专利文献3)中所公开，优选通过在基板布线上的电容对差动电缆与LSI之间进行AC耦合，从而防止基于ESD的LSI的破坏，谋求提高对于LSI的断线故障的耐抗性。

[专利文献1]JP专利3699764号公报

[专利文献2]JP专利3419359号公报

[专利文献3]JP特开平5-37504号公报

然而，在现有的AC耦合接口电路中，直到差动信号的振幅稳定为止的时间(稳定化时间)，由于依存于终端电阻的电阻值和电容耦合的电容值，所以缩短该稳定化时间是困难的，以短时间传送大量的信息量很困难。因此，现有的接口电路，主要被利用于单方向的数据传送。

发明内容

根据本发明的一个方面，AC耦合接口电路是搭载于通过差动电缆来执行双方向的数据传送的半导体集成电路装置中的接口电路，其特征在于，具有：信号线对，其用于传递差动信号；电容对，其用于将所述信号线对与所述差动电缆进行AC耦合；电阻元件，其将所述信号线对相互连接；差动驱动器，其输出端子对与所述信号线对连接，并且，在数据发送时对发送数据进行接收，将该发送数据转换为差动信号后输出；差动接收器，其输入端子对与所述信号线对连接，并且，在数据接收时接收由信号线对所传递来的差动信号并将该差动信号转换为接收数据；以及电位设定部，其在所述信号线对被传递差动信号之前，将该信号线对中的电位设定为预先规定的稳定电位。

在上述接口电路中，可确保对基于ESD(Electro-Static Discharge：静电放电)的LSI破坏的耐抗性，并缩短差动信号的振幅达到合适值的时间(稳定化时间)。

优选所述差动驱动器，以所述差动信号的振幅渐渐增大的方式开始该差动信号的输出。

在上述接口电路中，能够防止信号线对的电位急剧变动，可进一步缩短稳定化时间。

优选所述差动驱动器，以所述差动信号的振幅渐渐减小的方式结束该差动信号的输出。

在上述接口电路中，可再次将信号线对的电位恢复到稳定电位，可在接下来的数据传送时不进行预充电处理，就开始差动信号的输出。

如上所述，可确保对基于ESD(Electro-Static Discharge：静电放电)的LSI破坏的耐抗性，并缩短差动信号的振幅达到合适值的时间(稳定化时间)。

在此，本发明的目的在于，确保针对基于ESD的LSI破坏的耐抗性，并且缩短从差动信号的输出开始至差动信号的振幅稳定在适当的值为止的时间(稳定化时间)。

附图说明

图1是表示本发明的第一实施方式的接口电路的结构的示意图。

图2是图1表示的半导体集成电路装置的外观图。

图3是表示数据发送开始时的发送侧、差动电缆、接收侧的各个信号振幅的波形图。

图4是表示数据发送结束时的发送侧、差动电缆、接收侧的各个信号振幅的波形图。

图5是表示不执行预充电处理时的信号振幅的波形图。

图6是表示图1所示的接口电路的变形例的示意图。

图7是表示数据发送开始时的发送侧、差动电缆、接收侧的各个信号振幅的波形图。

图8是表示数据发送结束时的发送侧、差动电缆、接收侧的各个信号振幅的波形图。

图9是表示本发明的第二实施方式的接口电路的结构的示意图。

图10是用于针对图9所示的接口电路的反馈控制处理进行说明的波形图。

图11是表示本发明的第三实施方式的接口电路的结构的示意图。

图12是表示差动驱动器的结构例1的示意图。

图13是表示差动驱动器的结构例2的示意图。

图14是表示差动驱动器的结构例3的示意图。

图15是用于针对从图14所示的差动驱动器所输出的差动信号进行说明的波形图。

图16是用于针对差动驱动器的驱动时间进行说明的时序图。

图中：10X、10Y-半导体集成电路装置，11-接口电路，12-差动电缆，13-发送处理部，14-接收处理部，15-时间控制部，101-差动驱动器，102A、102B-信号线，103A、103B-电容元件，104-电阻元件，105-差动接收器，106-电位设定部，107A、107B、108A、108B-电阻元件，201-反馈控制部，301-偏压检测部，401-静噪判定部，111-电流供给部，112-差动输出部，113、123-驱动调整部，131-预加重部，501-基准电流源，502、503-NMOS晶体管，504-电容元件，505-PMOS晶体管，511A、511B、512A、512B-电流源，513-分离部，601-基准电流源，602、603、604、605-NMOS晶体管，606-PMOS晶体管，711A、711B、712A、712B-电流源。

具体实施方式

以下，参照附图详细地说明本发明的实施方式。而且，对图中相同或相当部分赋予相同符号，不重复其说明。

(第一实施方式)

<整体结构>

图1表示基于本发明的第一实施方式的接口电路的结构。接口电路11、11分别搭载于半导体集成电路装置10X、10Y，并被连接于差动电缆12(例如，对绞电缆)的两端。半导体集成电路装置10X、10Y分别通过差动电缆12进行双方向的数据传送，除了接口电路11，还搭载了发送处理部13、接收处理部14。发送处理部13，例如是并行-串行转换电路，将并行数据DATA转换成串行数据，并作为发送数据TXD进行输出。

<接口电路的结构>

接口电路11具有：差动驱动器101、信号线对(102A、102B)、电容对(103A、103B)、电阻元件104、差动接收器105和电位设定部106。在该接口电路11中，执行在数据发送时以及数据接收时向信号线对(102A、102B)传递差动信号之前将信号线对(102A、102B)的电位设定为预先所规定的稳定电位的处理(预充电处理)和数据发送的开始以及结束时渐渐使差动信号的振幅变化的处理(振幅控制处理)。稳定电位是用于使信号线对(102A、102B)的电位稳定的电位，例如，是信号线对(102A、102B)中所传递的差动信号的中间电位(共模(common mode)电位)。

差动驱动器101，在数据发送时，将来自发送处理部13的发送数据TXD(数字数据)转换为差动信号进行输出。此外，差动驱动器101，在数据发送的开始时以渐渐增大差动信号的振幅的方式开始差动信号的输出，并在数据发送结束时以渐渐减小差动信号的振幅的方式停止差动信号的输出。信号线对(102A、102B)将差动驱动器101的输出端子对和电容对(103A、103B)相接，传递差动信号。电容对(103A、103B)将信号线对(102A、102B)与差动电缆12进行AC耦合，并在信号线对(102A、102B)与差动电缆12之间中继差动信号。电阻元件104将信号线102A与102B进行连接。差动接收器105的输入端子对，连接于信号线对(102A、102B)，在数据接收时接收在信号线对(102A、102B)中所传递的差动信号。差动接收器105将接收到的差动信号转换成接收数据RXD(数字数据)，向接收处理部14进行输出。

电位设定部106，通过电阻对(107A、107B)与信号线对(102A、102B)连接，在数据发送时以及数据接收时，供给电荷，以便在向信号线对(102A、102B)传递差动信号之前信号线对(102A、102B)中的电位成为稳定电位。

此外，从开始差动信号的输出至达到差动信号的预先规定的振幅的规定振幅值(例如，以数据传送的规格所规定的振幅值)的期间，向差动驱动器101供给表示虚设模式的发送数据TXD。另一方面，差动信号的振幅达到规定振幅值之后，将表示所要发送的信息的有效数据作为发送数据TXD供给差动驱动器101。

而且，如图2所示，接口电路11之中的电容对(103A、103B)以及电阻元件104配置于半导体集成电路装置10X、10Y的外部。

<数据发送时的动作>

接着，参照图3、图4，针对图1所示的接口电路11的数据发送时的动作进行说明。在数据发送时，接口电路11接收来自发送处理部13的发送数据TXD，并将发送数据TXD转换成差动信号，传送到差动电缆12。而且，在此，将稳定电位设为共模电位(VC)。

〔数据发送准备时〕

若为数据发送时，则电位设定部106成为驱动状态，向信号线对(102A、102B)开始供给电荷。由此，电容对(103A、103B)进行充放电，如图3所示，信号线对(102A、102B)中的电位成为共模电位(VC)。接着，电位设定部106成为非驱动状态，并停止电荷的供给。

〔数据发送开始时〕

接着，发送处理部13开始输出表示虚设模式的发送数据TXD。差动驱动器101将来自发送处理部13的发送数据TXD转换成差动信号，并且渐渐增大差动信号的振幅。由此，如图3所示，信号线对(102A、102B)中的信号振幅从共模电位(VC)渐渐地增大，并达到规定振幅值(VP-VN)。另一方面，由于AC耦合了信号线对(102A、102B)与差动电缆12，所以如图3所示，在差动电缆12中，通过AC脉冲。

接着，发送处理部13终止输出表示虚设模式的发送数据TXD，并开始输出表示有效数据的发送数据TXD。表示有效数据的发送数据TXD，在通过差动驱动器101被转换为差动信号之后，经由差动电缆12传送给接收侧。

〔数据发送结束时〕

接着，若表示有效数据的发送数据TXD的输出结束，则发送处理部13停止输出发送数据TXD。另一方面，差动驱动器101渐渐减小差动信号的振幅。由此，如图4所示，信号线对(102A、102B)中的信号振幅从规定振幅值(VP-VN)渐渐地减小，并达到共模电位(VC)。另一方面，如图4所示，在差动电缆12中，与数据发送开始时相同，通过AC脉冲。

<数据接收时的动作>

接着，参照图3、图4，针对图1所示的接口电路11的数据接收时的动作进行说明。在数据发送时，接口电路11经由差动电缆12接收从发送侧所传送的差动信号，并将差动信号转换为接收数据RXD，传送到接收处理部14。

〔数据接收准备时〕

若为数据接收时，则电位设定部106执行与数据发送时相同的处理，信号线对(102A、102B)中的电位成为共模电位(VC)。

〔数据接收开始时〕

接着，经由差动电缆12，从发送侧传送与虚设模式相对应的差动信号。与发送侧相同，接收侧的信号线对(102A、102B)的电位也是共模电位(VC)，所以如图3所示，信号线对(102A、102B)中的信号振幅，只延迟基于差动电缆12的延迟，而达到与发送侧相同的信号振幅。

接着，经由差动电缆12，从发送侧传送与有效数据对应的差动信号。差动接收器105，将传送到信号线对(102A、102B)的差动信号转换成接收数据RXD。由此，接收处理部14接收表示有效数据的接收数据RXD。

〔数据接收结束时〕

若有效数据的发送结束，则如图4所示，信号线对(102A、102B)中的信号振幅，与发送侧的信号振幅相同，从规定振幅值(VP-VN)渐渐地减小，并达到共模电位(VC)。

<信号振幅的比较>

接着，将执行预充电处理的情况与不执行预充电处理的情况进行比较。而且，在此，共模电位(VC)是“1.25V”，各元件的参数如下。

电容元件103A、103B的各个电容值：1μF

电阻元件104的电阻值：100Ω

电阻元件107A、107B的各个电阻值：10kΩ

未执行预充电处理时，如图5所示，有时表示在信号线102A、102B的各自中的电位为互相不同的电位。此时，从开始输出差动信号，到在信号线102A、102B的各自中的电位互相交叉后差动信号的振幅达到规定振幅值而稳定为止，需要“约460μs”。

另一方面，执行了预充电处理时(即，本实施方式的情况)，从开始输出差动信号到差动信号的振幅达到规定振幅值的时间(稳定化时间)为“约10μs”，比未执行预充电处理的情况短。

<效果>

如上所述，通过将信号线对与差动电缆进行AC耦合，能够确保针对基于ESD(Electro-Static Discharge：静电放电)的LSI破坏的耐抗性。而且，可通过预充电处理缩短稳定化时间。

此外，在数据发送的开始时，通过渐渐增大差动信号的振幅，可防止信号线中的电位急剧地变动，能够进一步缩短稳定化时间。并且，在数据发送的结束时，通过渐渐减小差动信号的振幅，可将信号线对中的电位再次恢复到稳定电位，在接着的数据传送时，可不进行预充电处理，就开始差动信号的输出。而且，当不执行振幅控制处理而仅进行预充电处理时，也能比以往缩短稳定化时间。

此外，作为虚设模式的示例，优选下面(1)～(3)。

(1)交替重复「0」「1」的比特串。

(2)以规定的比特单位观察时，「0」「1」的发生概率相等的比特串。

DC平衡后的比特串。

(3)表示同步模式的比特串。

此外，当半导体集成电路具有切换发送数据TXD的传送速度的功能时(例如，当发送处理部13的输出率可变时)，可将虚设模式的传送速度设定得比有效数据时快。由此，可进一步缩短稳定化时间。

(变形例)

如图6所示，在数据发送接收系统中，除了半导体集成电路装置10X、10Y，还可具有用于对接口电路11、发送处理部13的各自的驱动时间进行控制的时间控制部15。根据这样构成，可在适当的时间实施预充电处理等。例如，可构成为预先测量好信号线对(102A、102B)中的电位达到稳定电位所需的时间(预充电时间)，时间控制部15将电位设定部106的工作状态设定为驱动状态后，经过预充电时间后将电位设定部106设定为非驱动状态，并且对发送处理部13、差动驱动器101进行驱动。

此外，可将差动电缆12经由电阻对(108A、108B)与固定电位(例如，接地电位)进行电连接。而且，电阻对(108A、108B)的电阻值，优选大于电阻元件104的电阻值(例如，10kΩ)。当如此构成时，差动电缆12中的信号振幅，如图7、图8所示，将接地电位GND作为稳定电位而成为与发送侧相同的信号波形。如此，可使差动电缆中的电荷量稳定，可吸收差动电缆中产生的噪声，可确立稳定的通信方式。

(第二实施方式)

<结构>

图9表示本发明的第二实施方式的接口电路的结构。该接口电路21除了具有图1所示的接口电路11，还具有反馈控制部201。其它的结构，与图1相同。在该接口电路21中，在数据传送开始时，根据信号线对(102A、102B)中的差动信号的振幅执行对差动信号的振幅进行控制的处理(反馈控制处理)。

反馈控制部201，在数据发送开始时，检测信号线对(102A、102B)的差动信号的振幅，并将检测到的差动信号的振幅与预先规定的基准振幅值进行比较，根据比较的结果来调整差动驱动器101的输出电流量。基准振幅值，例如是比规定的振幅值小的任意的振幅值。

<动作>

接着，参照图10，针对图9所示的接口电路的反馈处理进行说明。

首先，与第一实施方式相同，若为数据发送时则执行了预充电处理之后，差动驱动器101接收表示虚设数据的发送数据TXD，并渐渐增大差动信号的振幅。另一方面，反馈控制部201检测信号线对(102A、102B)中的差动信号的振幅，并与标准振幅值(VPR-VNR)进行比较。

在初始阶段，反馈控制部201若判定信号线对(102A、102B)中的差动信号的振幅小于基准振幅值(VPR-VNR)，则使差动驱动器101的输出电流量比通常状态时增大。即，将差动驱动器101的动作模式设定为输出电流量比「通常模式」多的「输出增强模式」。由此，电容对(103A、103B)中所充电的电荷量(或者，所放电的电荷量)变多，所以差动信号的增幅率比通常模式时增大。

另一方面，反馈控制部201若判定为信号线对(102A、102B)的差动信号的振幅大于等于基准振幅值(VPR-VNR)，则将差动驱动器101的输出电流量返回到通常状态。即，将差动驱动器101的驱动模式从「输出增强模式」设定为「通常模式」。由此，差动驱动器101的输出电流恢复到通常的电流量，所以差动信号的增幅率返回到通常状态。

<效果>

如上所述，通过根据信号线对的差动振幅的振幅值来调整差动驱动器的输出电流量，在数据发送开始时可适当地增加差动信号的增幅率，能进一步缩短稳定化时间。

而且，图9所示的反馈控制部201，当然也可适用于图6所示的接口电路。

(第三实施方式)

<结构>

图11表示本发明的第三实施方式的接口电路的结构。接口电路31除了具有图1所示的接口电路11，还具有偏压检测部(电位判定部)301和静噪(squelch)判定部(振幅判定部)401。在该接口电路31中，执行电位确认处理和振幅确认处理，所述电位确认处理是指通过预充电处理确认了信号线对(102A、102B)中的电位成为合适的值之后开始差动信号的输出，所述振幅确认处理是指确认了信号线对(102A、102B)中的差动信号的振幅成为合适的值之后开始有效数据的传送(或者，开始接收数据的获取)。

偏压检测部301，若由电位设定部106开始预充电处理，则对信号线对(102A、102B)中的电位进行检测，并将检测到的电位与预先规定的基准电位值进行比较，根据比较的结果开始输出来自差动驱动器101的差动信号。基准电位值是用于判定信号线对(102A、102B)中的电位是否稳定的基准值，例如，是共模电位。

静噪判定部401，若向信号线对(102A、102B)传递了差动信号，则对信号线对(102A、102B)中的差动信号的振幅进行检测，并将检测到的差动信号的振幅与规定振幅值进行比较，根据比较的结果，控制从发送处理部13向差动驱动器101的发送数据TXD的传送(或者，差动接收器105的工作状态)。

<电位确认处理>

接着，针对图11所示的接口电路31的电位确认处理进行说明。

在数据发送时，偏压检测部301若开始预充电处理，则对信号线对(102A、102B)中的电位进行检测，并与基准电位值进行比较。当信号线对(102A、102B)中的电位与标准电位值一致时，偏压检测部301将电位设定部106设定为非驱动状态，并使差动驱动器101开始输出差动信号(例如，将差动驱动器101的工作状态从“非驱动状态”设定为“驱动状态”)。另一方面，当信号线对(102A、102B)中的电位与基准电位值不一致时，偏压检测部301不使差动驱动器101开始差动信号的输出，而继续电位的检测以及判定。

而且，偏压检测部301的控制对象也可以是发送处理部13。此时，当信号线对(102A、102B)中的电位与标准电位值一致时，偏压检测部301使发送处理部13开始输出发送数据TXD。由此，差动驱动器101开始差动信号的输出。另一方面，当信号线对(102A、102B)中的电位与基准电位值不一致时，偏压检测部301不使发送处理部13输出发送数据TXD，而继续电位的检测以及判定。

<振幅确认处理>

接着，针对图11所示的接口电路31的振幅确认处理进行说明。

〔数据发送时〕

在数据发送时，若预充电处理结束，则差动驱动器101开始输出差动信号。另一方面，静噪判定部401对信号线对(102A、102B)的差动信号的振幅进行检测，并与规定振幅值进行比较。当信号线对(102A、102B)中的差动信号的振幅大于等于规定振幅值时，静噪判定部401使发送处理部13终止输出虚设模式，开始输出表示有效数据的发送数据TXD。另一方面，当信号线对(102A、102B)中的差动信号的振幅小于规定振幅值时，静噪判定部401不使发送处理部13终止输出虚设模式，而继续差动信号的振幅的检测以及判定。

〔数据接收时〕

在数据接收时，若预充电处理结束，则静噪判定部401对信号线对(102A、102B)中的差动信号的振幅进行检测，并与规定振幅值进行比较。当信号线对(102A、102B)中的差动信号的振幅大于等于规定振幅值时，静噪判定部401使差动接收器105开始输出接收数据RXD(即，将差动接收器105的工作状态由“非驱动状态”设定为“驱动状态”)。另一方面，当信号线对(102A、102B)中的差动信号的振幅小于规定振幅值时，不使差动接收器105开始输出接收数据RXD，而继续差动信号振幅的检测以及判定。

<效果>

如上所述，通过执行电位确认处理，可确实使信号线对中的电位稳定。例如，即使由于半导体集成电路装置的电压条件、温度条件，处理条件等之外的要因而改变了为了结束预充电处理所需的时间，也能够可靠地使信号线对中的电位处于稳定电位。由此，能够在信号线对中的电位处于稳定状态下开始输出差动信号，所以能可靠地缩短稳定化时间。

此外，通过在数据发送时执行振幅确认处理，能够在差动信号的振幅稳定的状态下传送有效的数据，所以能够可靠地接收有效数据。并且，通过在数据接收时执行振幅确认处理，能够在差动信号的振幅稳定的状态下执行向接收数据的转换，能够得到更正确的接收数据。

而且，图11所示的偏压检测部301、静噪判定部401，当然也适用于图6、图9所示的接口电路。

(差动驱动器的结构)

图12～图14分别表示各实施方式的差动驱动器101的结构例。

〔差动驱动器的结构例1〕

图12所示的差动驱动器，可通过控制信号E-ANA来切换工作状态。此外，在该差动驱动器中，在工作状态的切换时输出电流的电流量渐渐地变化。该差动驱动器，包括供给输出电流的电流供给部111、将发送数据TXD转换为具有与由电流供给部111所供给的输出电流的电流量的振幅相应的差动信号的差动输出部112、驱动调整部113。驱动调整部113，根据控制信号E-ANA来控制电流供给部111的工作状态。此外，驱动调整部113对电流供给部111的输出电流量进行控制，以便在切换电流供给部111的工作状态时，输出电流量渐渐地变化。

在驱动调整部113中，标准电流源501当控制信号E-ANA是“高电平”时，输出基准电流，当控制信号E-ANA是“低电平”时，停止基准电流的输出。NMOS晶体管502，栅极与漏极彼此连接，生成与基准电流的电流量相应的栅极电位。此外，NMOS晶体管502、503的各个栅极，经由电容元件504接地。为此，当切换基准电流的输出状态时，NMOS晶体管502、503的栅极电位，以由电容元件504的电容值所规定的时间常数来渐渐地变化。另外，此时，PMOS晶体管505的栅极电位也渐渐地变化。

在电流供给部111中，电流源511A、511B，供给与PMOS晶体管505的栅极电位相应的电流量的输出电流。另一方面，电流源512A、512B供给与NMOS晶体管503的栅极电位相应的电流量的输出电流。

在差动输出部112中，分离部513根据发送数据TXD(数字数据)来切换正负信号IN-A、IN-B的各个电位电平。例如，若发送数据TXD的比特值是“1”，则分离部513将正负信号IN-A设为“高电平”，将正负信号IN-B设为“低电平”。而且，端子OUT-A、OUT-B是差动驱动器的输出端子对。

在数据发送开始时渐渐增大差动信号的振幅的情况下，只要将控制信号E-ANA从“低电平”设置到“高电平”即可。由此，在驱动调整部113中，NMOS晶体管503的栅极电位、PMOS晶体管505的栅极电位渐渐地变化，所以由电流供给部111所供给的输出电流的电流量渐渐地增加，从而可渐渐地增大差动信号的振幅。

另一方面，在数据发送结束时渐渐减小差动信号的振幅的情况下，只要将控制信号E-ANA从“高电平”设置到“低电平”即可。由此，由电流供给部111所供给的输出电流的电流量渐渐地减小，从而可渐渐地减小差动信号的振幅。

〔差动驱动器的结构例2〕

图13所示的差动驱动器，可由控制信号CNT0、CNT1来调整输出电流的电流量。该差动驱动器，代替图12所示的驱动调整部113而包括了驱动调整部123。其它的结构，与图12相同。驱动调整部123根据控制信号CNT0、CNT1来控制由电流供给部111所供给的输出电流的电流量。

在驱动调整部123中，基准电流源601输出基准电流。NMOS晶体管602，栅极与漏极彼此连接，生成与基准电流相应的栅极电位。在NMOS晶体管603，产生与栅极电位相应的漏极电流，在NMOS晶体管604、605，产生与控制信号CNT0、CNT1的电压电平相应的漏极电流。此外，在PMOS晶体管606的栅极，产生与NMOS晶体管603、604、605的各个中所产生的漏极电流相应的栅极电位。

电流源511A、511B，供给与PMOS晶体管606的栅极电位相应的电流量的输出电流，电流源512A、512B，供给与NMOS晶体管602的栅极电位相应的电流量的输出电流。

在开始数据发送时渐渐增大差动信号的振幅的情况下，只要将控制信号CNT0、CNT1一个一个顺序地从“低电平”设置到“高电平”即可。由此，NMOS晶体管604、605之中产生漏极电流的NMOS晶体管的个数一个一个地增加，PMOS晶体管606的栅极电位渐渐的变化，由电流供给部111所供给的输出电流的电流量渐渐地增加，从而差动信号的振幅渐渐地增大。

另一方面，在数据发送结束时渐渐减小差动信号的振幅的情况下，只要将控制信号CNT0、CNT1一个一个顺序地从“高电平”设置到“低电平”即可。由此，由电流供给部111所供给的输出电流的电流量渐渐地减少，从而差动信号的振幅渐渐地缩小。

而且，接收控制信号来切换驱动状态的NMOS晶体管(调整晶体管)的个数，可大于等于3个。

〔差动驱动器的结构例3〕

图14所示的差动驱动器，具有根据控制信号PE-Ap、PE-Bd、PE-Bp、PE-Ad来强调差动信号的振幅之中高频域分量的振幅的预加重(preemphasis)功能。控制信号PE-Ap、PE-Bd、PE-Bp、PE-Ad，例如，由发送处理部13所控制。

该差动驱动器，除了图12所示的结构，还包括预加重部131。预加重部131，当供给差动输出部112的发送数据TXD是“转移比特”时，在包括该比特的转移期间的前后的一点点期间(例如，发送数据TXD的数据宽度的10％左右)，向差动输出部112供给强调电流，当发送数据TXD是“非转移比特”时，停止强调电流的输出。转移比特，是紧接之前的比特值与符号不同的比特值，非转移比特，是紧接之前的比特值与符号相同的比特值。例如，发送数据TXD“0”→“1”变化时，相对于“0”，“1”是转移比特。

当供给差动输出部112的发送数据TXD是“转移比特”时，在包括该比特的转移期间的前后的一点点期间，以从电流源711A、711B、712A、712B供给强调电流的方式，根据比特值的变化来控制控制信号PE-Ap、PE-Bd、PE-Bp、PE-Ad，并将来自电流源711A、711B、712A、712A的强调电流供给差动输出部112。另一方面，当供给差动输出部112的发送数据TXD是「非转移比特」时，以从电流源711A、711B、712A、712B不供给强调电流的方式，来控制控制信号PE-Ap、PE-Bd、PE-Bp、PE-Ad。

通过预加重功能，如图15A所示，在数据发送开始时差动信号的振幅渐渐增大，如图15B所示，在数据发送结束时差动信号的振幅渐渐减小。根据这样的结构，在数据发送开始时以及结束时可增加差动信号的增幅率，可进一步缩短稳定化时间。此外，通过对差动信号的切换时进行强调，可抑制在差动电缆中差动信号的高频域分量的衰减。

〔输出电流量的切换〕

在以上的图12～图14所示的各个差动驱动器中，通过由控制信号DRL-0、DRL-1选择性地使用电流源511A、511B，可切换差动驱动器的输出电流量。例如，若将电流源511A的输出电流量设定为“通常模式时的电流量”，并将电流源512B的输出电流量设定为比通常模式时的电流量大的“输出增强模式时的电流量”，则可作为第二实施方式(图9)的差动驱动器101来使用。

〔差动驱动器的驱动时间〕

当使用可切换工作状态的差动驱动器(例如，图12、图14所示的差动驱动器)时，如图16所示，优选由控制信号E-DIGI驱动了发送处理部13之后，将并行数据DATA供给发送处理部13而输出发送数据TXD，此后，由控制信号E-ANA将差动驱动器设置为驱动状态。根据这样的结构，可防止未供给发送数据TXD时差动驱动器进行驱动而使信号线对中的电位发生变动。

以上，如在各实施方式中所说明，基于本发明的接口电路，与现有的AC耦合接口电路相比，能够在有限的时间内传送更多的信息，所以，作为实时地执行双方向的数据传送的系统中所搭载的接口电路，非常有用。例如，若采用本发明的接口电路，则可以构建一种汽车驾驶辅助系统，其从对汽车的周边进行拍摄的多个照相机装置向监视装置传送视频信号，而另一方面在视频信号的消隐(blanking)期间中，从监视装置向多个照相机装置传送控制信号而实时地控制照相机装置的动作。

在以上的说明中，虽然以执行双方向的数据传送的系统中所搭载的接口电路为例进行了说明，但基于本发明的接口电路，当然也适用于进行单方向的数据传送的系统。

产业上的利用可能性

基于本发明的接口电路，防止了基于ESD的LSI破坏，并且可缩短稳定化时间，所以作为车载用LSI所搭载的接口电路等是有用的。

Claims (14)

1.一种AC耦合接口电路，搭载于通过差动电缆来执行双方向的数据传送的半导体集成电路装置中，其特征在于，具有：

信号线对，其用于传递差动信号；

电容对，其用于将所述信号线对与所述差动电缆进行AC耦合；

电阻元件，其将所述信号线对相互连接；

差动驱动器，其输出端子对与所述信号线对连接，并且，在数据发送时对发送数据进行接收，将该发送数据转换为差动信号后输出；

差动接收器，其输入端子对与所述信号线对连接，并且，在数据接收时接收由信号线对所传递来的差动信号并将该差动信号转换为接收数据；以及

电位设定部，其在所述信号线对被传递差动信号之前，将该信号线对中的电位设定为预先规定的稳定电位。

2.根据权利要求1所述的AC接口电路，其特征在于，

所述差动驱动器，以所述差动信号的振幅渐渐增大的方式开始该差动信号的输出。

3.根据权利要求2所述的AC接口电路，其特征在于，

所述差动驱动器，以所述差动信号的振幅渐渐减小的方式结束该差动信号的输出。

4.根据权利要求1所述的AC接口电路，其特征在于，还具有：

反馈控制部，其一旦开始所述差动驱动器的差动信号的输出，则检测所述信号线对中的差动信号的振幅，并将检测到的差动信号的振幅与预先规定的基准振幅值进行比较，根据比较的结果来控制所述差动驱动器的输出电流量。

5.根据权利要求1所述的AC接口电路，其特征在于，还具有：

电位判定部，其一旦开始基于所述电位设定部的电位设定，则检测所述信号线对中的电位，若检测到的电位成为预先规定的基准电位值，则使所述差动驱动器的差动信号的输出开始。

6.根据权利要求2所述的AC接口电路，其特征在于，还具有：

发送处理部，其在所述数据发送时向所述差动驱动器输出发送数据；以及

振幅判定部，其一旦由所述差动驱动器开始差动信号的输出，则检测所述信号线对中的差动信号的振幅，若检测到的差动信号的振幅成为预先规定的规定振幅值，则使所述发送处理部输出表示有效数据的发送数据。

7.根据权利要求1所述的AC接口电路，其特征在于，

所述差动电缆与规定的固定电位电连接。

8.根据权利要求2所述的AC接口电路，其特征在于，

所述差动驱动器，包括：

电流供给部，其供给输出电流；

差动输出部，其接收所述发送数据，并将该发送数据转换为具有与由所述电流供给部所供给的输出电流的电流量相应的振幅的差动信号后输出；以及

驱动调整部，其在所述数据发送的开始时，使电流供给部的输出电流量渐渐地变化。

9.根据权利要求8所述的AC接口电路，其特征在于，

所述驱动调整部，包括：

基准电流源，其一旦成为所述数据发送的开始时，则开始输出基准电流；

晶体管，其生成与来自所述基准电流源的基准电流相应的栅极电位；以及

电容元件，其一端与所述晶体管的栅极连接，

所述电流供给部供给与所述晶体管的栅极电位相应的电流量的输出电流。

10.根据权利要求8所述的AC接口电路，其特征在于，

所述驱动调整部，包括：

基准电流源，其输出基准电流；

第一晶体管，其生成与来自所述基准电流源的标准电流相应的栅极电位；

第二晶体管，其生成与由所述第一晶体管所生成的栅极电位相应的漏极电流；

多个调整晶体管，其一旦成为所述数据发送的开始时，则顺序地成为驱动状态且生成漏极电流；以及

第三晶体管，其生成与由所述第二晶体管、所述多个调整晶体管分别所生成的漏极电流的电流量相应的栅极电位，

所述电流供给部供给与所述第三晶体管的栅极电位相应的电流量的输出电流。

11.根据权利要求8所述的AC接口电路，其特征在于，

所述差动驱动器，还具有：

预加重部，其当供给所述差动输出部的发送数据为转移比特时，向该差动输出部供给强调电流，当该发送数据为非转移比特时，停止该强调电流的输出。

12.根据权利要求2所述的AC接口电路，其特征在于，

所述差动驱动器，能对工作状态进行切换，在被供给所述发送数据之前为非驱动状态，在被供给所述发送数据之后为驱动状态。

13.一种AC耦合接口电路，搭载于通过差动电缆来发送数据的半导体集成电路装置中，其特征在于，具有：

信号线对，其用于传递差动信号；

电容对，其用于将所述信号线对与所述差动电缆进行AC耦合；

差动驱动器，其输出端子对与所述信号线对连接，并且，在数据发送时对发送数据进行接收，将该发送数据转换为差动信号后输出给所述信号线对；以及

电位设定部，其在所述信号线对被传递差动信号之前，将信号线对中的电位设定为预先规定的稳定电位。

14.一种AC耦合接口电路，搭载于通过差动电缆来接收数据的半导体集成电路装置中，其特征在于，具有：

信号线对，其用于传递差动信号；

电容对，其用于将所述信号线对与所述差动电缆进行AC耦合；

差动接收器，其输入端子对与所述信号线对连接，在数据接收时接收由所述信号线对所传递来的差动信号并将该差动信号转换为接收数据；以及

电位设定部，其在所述信号线对被传递差动信号之前，将该信号线对中的电位设定为预先规定的稳定电位。

Images