JPH05300155A

JPH05300155A - 多重伝送方式

Info

Publication number: JPH05300155A
Application number: JP4216740A
Authority: JP
Inventors: Motoharu Tanaka; 基晴田中; Kyosuke Hashimoto; 恭介橋本; Yusaku Himono; 雄作桧物
Original assignee: Furukawa Electric Co Ltd
Current assignee: Furukawa Electric Co Ltd
Priority date: 1991-10-16
Filing date: 1992-08-14
Publication date: 1993-11-12
Anticipated expiration: 2016-02-05
Also published as: US5465255A; JP3133499B2

Abstract

(57)【要約】【目的】信号伝送線上で故障が発生しても各多重ノー
ド間でデータ伝送が可能となり、さらに自動車内の厳し
い環境化でもデータ伝送を行う。【構成】複数の多重ノード１０，２０，３０を２本の
信号伝送線（バス）１，２を介して相互に接続させ、バ
ス１，２に生じる電位差に基づきデータの状態を検知
し、各多重ノード間でのデータ伝送を行う多重伝送方式
において、多重ノード１０，２０，３０は、パッシブ電
位検出部１６でバス１，２のパッシブ時の電位を検出
し、検出したパッシブ電位に応じてバイアス部１７，１
８を制御し、入力電位を所定電位に設定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、共通の信号伝送線に接
続された多重ノード間で、データの伝送を行う多重伝送
方式に関する。

【０００２】

【従来の技術】従来、この種の多重伝送方式には、CSMA
/CD(Carrier Sense Multiple Access/Collision Detect
ion)＋NDA(Non Destructive Arbitration)やトークンを
用いたLAN(Local Area Network) の伝送方式がある。こ
のLAN における代表的なものには、例えば自動車内のデ
ータ伝送に用いられるCAN(Controller Area Network)等
がある。

【０００３】上記多重伝送方式には、例えば特願平２−
１１３７５１号公報に記載された方式があり、多重伝送
線の両端には終端回路を有している。この終端抵抗があ
るために、１本の多重伝送線の故障が他の正常な多重伝
送線にも影響し、故障している多重伝送線を切り離すこ
とができなかった。上記方式では、送信制御回路と受信
制御回路とを有する複数の多重ノードを３つの共通の多
重伝送線を介して相互に接続し、ある多重ノードは多重
伝送線に発生する電圧を検出して、その多重ノードの電
圧発生回路が当該電圧を所定値に変化させており、故障
を検知した際には、上記電圧発生回路が１の多重伝送線
の電圧を変化させることによって、各多重伝送線の伝送
状態を変化させ、各多重ノードの送信制御回路と受信制
御回路間でデータの多重伝送を行っていた。

【０００４】

【発明が解決しようとする課題】ところが、上記多重伝
送方式では、受信制御回路において、伝送状態を変化さ
せる際に、データ受信を行う多重伝送線を切り替えなけ
ればならず、回路の構造が複雑になり、また多重ノード
間のアース電位差に弱くなるという問題点があった。

【０００５】また、送信制御回路においては、多重伝送
線に電位差を発生させる際に、電流を吐き出す側と吸い
込む側のドライバのスイッチング速度の違いにより、伝
送波形が崩れ、正常にデータ受信ができなくなることが
あるという問題点があり、また終端抵抗の一方が外れた
場合、反射波が発生して伝送波形が崩れ、正常なデータ
受信ができなくなるという問題点があった。

【０００６】本発明は、上記問題点に鑑みなされたもの
で、信号伝送線上で故障が発生しても各多重ノード間で
データ伝送が可能となり、さらに自動車内の厳しい環境
化でもデータ伝送を行うことができる多重伝送方式を提
供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、複数の多重ノードを少なくとも２本の
信号伝送線を介して相互に接続させ、前記各信号伝送線
の両端には終端回路を接続させ、送信回路が該各信号伝
送線に電位差を生じさせ、受信回路はその電位差に基づ
きデータの状態を検知し、前記各多重ノード間でのデー
タ伝送を行う多重伝送方式において、前記多重ノードは
前記信号伝送路のパッシブ時の電位を検出するパッシブ
電位検出手段と、入力電位を設定するバイアス手段とを
有し、前記パッシブ電位検出手段で検出したパッシブ時
の電位に応じて前記バイアス手段をアナログ的に制御
し、前記入力電位を所定範囲の電位に設定するととも
に、前記終端回路はバイアス抵抗を有し、終端回路の片
側がはずれることによる反射波の影響を抑え、また、前
記終端回路又は送信回路に抑止手段を設け、急峻なパル
スのエッジ成分によって前記信号伝送線に生じるノイズ
及び前記送信回路のスイッチング速度のアンバランスを
抑止する多重伝送方式が提供される。

【０００８】

【作用】多重ノードの受信回路に、パッシブ（データの
ない状態）時の電位を基準に、各信号伝送線に接続され
た入力線（バス）にアナログ的にバイアスをかけること
で、信号伝送線の電位変動によらず入力線の入力電位を
所定範囲の電位に設定する。

【０００９】従って、各多重ノードは、信号伝送線の故
障によって、信号伝送線の電位が変動しても、信号伝送
線がドミナント（信号伝送線間に電位差が発生する状
態）になれば、入力線間に電位差が生じてデータを受信
することができる。また、終端回路にバイアス抵抗を設
けることによって、一方の終端外れが発生しても反射波
の影響を抑えることができ、正常にデータを受信するこ
とができる。

【００１０】また、多重ノードの送信回路や終端回路に
抑止手段を設けることによって、ドライバのスイッチン
グ速度の違いによる伝送波形の崩れを整える。

【００１１】

【実施例】本発明の実施例を図１乃至図２４の図面に基
づき説明する。図１は、本発明に係る多重伝送方式を用
いた多重伝送システムの構成を示す構成ブロック図であ
る。図において、上記多重伝送システムは、複数個、例
えば多重ノード１０，２０，３０と多重伝送線（バス）
１，２を備えている。これら多重ノード１０，２０，３
０は、それぞれ２本のバス１，２に並列に接続されてお
り、上記バス１，２を介してデータ信号の伝送を行って
いる。上記バス１，２の両端には、終端回路３，７が接
続されている。なお、これら多重ノード１０，２０，３
０は、同一構成になっており、ここでは説明の都合上、
多重ノード１０の構成について説明する。

【００１２】多重ノード１０は、通信処理制御を行う通
信制御装置１１と、通信制御装置１１から送信信号を受
け取り、多重伝送線１，２に送出する送信回路１２と、
多重伝送線１，２から取り込んだ受信信号を通信制御装
置１１に与える受信回路１３等から構成されている。通
信制御装置１１は、接続された各機器からの出力信号を
取り込み、この出力信号を所定データ単位のフレーム構
成にし、フレーム構成した信号を送信信号として送信回
路１２に送出する通信処理制御を行う。また、この通信
制御装置１１は、受信回路１３からフレーム構成された
受信信号を取り込み、この受信信号の中で自局に必要な
信号のみを取り出し、その信号を接続される各機器に送
出し、かつ信号の受信が正常に行われた場合には、受信
確認信号（ＡＣＫ信号）を送信回路１２に送出する通信
処理制御を行う。

【００１３】送信回路１２は、多重伝送線１，２と接続
されており、通信制御装置１１からの送信信号（ＡＣＫ
信号を含む。）を多重伝送を行う伝送形式にして多重伝
送線１，２に送信しており、送信時に伝送線からノイズ
を放射しないように、ノイズ除去回路を有している。受
信回路１３は、抵抗１４，１５と、パッシブ電位検出部
１６と、バイアス部１７，１８と、受信コンパレータ１
９とから構成されている。また、信号伝送線１，２，６
が３線の場合には、上記受信回路１３は、図２，３の回
路図に示す第２及び第３実施例のような構成になる。こ
の場合、受信回路の基本的な動作は、信号伝送線１，２
が２線の場合と同じであり、バス６の電位は、ドミナン
ト／パッシブ時を問わず固定で、上記バス６の電位がパ
ッシブ電位を示している場合には、図３の第３実施例に
示すように、パッシブ電位検出部を省略することも可能
である。なお、図２，３において、図１と同様の構成部
分については、説明の都合上、同一符号とする。

【００１４】なお、バイアス部を１つにすることも可能
で、その際の実施例を図４から図６に示す。この実施例
では、入力線４と５の電位を異ならしめる抵抗６０，６
１が、上記入力線４，５に接続されている。抵抗１４，
１５は、受信コンパレータ１９と入力線（バス）４，５
を介して接続され、上記受信コンパレータ１９が受信で
きるレベルまで、上記バス１，２の電位Ｖ1 ，Ｖ2 を下
げるアッテネータの役割をはたしている。

【００１５】パッシブ電位検出部１６は、図７に示すよ
うに、バス１，２間に抵抗１６ａ，１６ｂを接続し、中
間電位を上記バス１，２のパッシブ時の電位Ｖ3 として
検出し、バイアス部１７，１８に送出している。パッシ
ブ電位検出部２１は、図８に示すように、バス１及びバ
ス６とに接続されたダイオード２１ａ，抵抗２１ｂと、
バス２及びバス６とに接続されたダイオード２１ｃ，抵
抗２１ｄとから構成され、それぞれのダイオードと抵抗
との間から出力される電位Ｖ3a，Ｖ3bをパッシブ電位と
している。このパッシブ電位Ｖ3a，Ｖ3bは、電位Ｖ1 ≧
Ｖ6 ≧Ｖ2 の時にはバス６の電位Ｖ6 を出力し、Ｖ1 ＜
Ｖ6 の時には電位Ｖ3aは、バス１の電位Ｖ1 を、Ｖ6 ＜
Ｖ2 の時には電位Ｖ3bは、バス２の電位Ｖ2 を出力する
ように構成し、バス上にパッシブ状態とドミナント状態
が発生すれば、コンパレータの入力波形が所定範囲の電
位になり、かつ、状態の変化点で入力波形がクロスする
ようにしている。なお、詳細な説明は、後述行う。

【００１６】バイアス部１７は、図９に示すように、オ
ペアンプ１７ａと、抵抗１７ｂ〜１７ｄとからなり、バ
イアス部１８は、図９に示すように、オペアンプ１８ａ
と、抵抗１８ｂ〜１８ｄとからなっており、パッシブ電
位検出部１６から入力するパッシブ電位3a，Ｖ3b（信号
伝送線が２線の場合には電位Ｖ3 ）に応じて各バス４，
５にアナログ的にバイアスをかけて、バスの電位変動に
よらずバス４，５の電位Ｖ4 ，Ｖ5 を所定範囲の電位に
する。

【００１７】なお、バイアス部１７，１８を１つにする
ことも可能で、その際の実施例を図１０に示す。この場
合には、抵抗１７ｅと抵抗６０，６１が追加される。す
なわち、図９のバイアス部１７では、入力基準電位Ｖa
をオペアンプ１７ａの＋入力端子に入力させると、上記
オペアンプ１７ａの出力電位は、オペアンプ１７ａの−
入力端子の電位を入力基準電位Ｖa と同じ電位にするよ
うに働く。これにより、電位Ｖ4 は、所定範囲の電位に
なる。又、ここで、抵抗１４，１７ｂ〜１７ｄの抵抗値
Ｒ1 〜Ｒ4 の比率を、Ｒ1 ：Ｒ2 ＝Ｒ3 ：Ｒ4 とする
と、パッシブ時（実施例では、信号伝送線が２線の場合
は、バス１の電位≦バス２の電位の時、また３線の場合
には、バス１の電位≦バス６の電位≦バス２の電位の
時）、すなわちバス１の入力電位Ｖ1 がパッシブ電位Ｖ
3aの時には、抵抗１４と１７ｃ、抵抗１７ｂと１７ｄで
の電圧降下は等しくなり、電位Ｖa ＝電位Ｖ4 となる。
これは、パッシブ電位Ｖ3aが変動しても成立する。ま
た、ドミナント時（実施例では、信号伝送線が２線の場
合は、バス１の電位がバス２の電位より高くなった時、
また３線の場合には、バス１の電位＞バス６の電位、又
はバス６の電位＞バス２の電位の時）で、図１１(a) ，
(c) に示すように、バス１，２が正常時、バス２の故障
時、即ち電源への又はグランドへのショート時（信号伝
送線が３線の場合には、図１２(a) ，(c) ，(e) ，(g)
に示すように、バス１，２，６が正常時、バス２の断線
又はグランドへのショート時、バス１と２のショート
時、バス２の電源へのショート時）には入力電位Ｖ1 ＞
パッシブ電位Ｖ3aとなるため、バス４の電位Ｖ4 ＞電位
Ｖa となる（図１１(d) ，(f) 参照）。但し、図１１
(b) に示すように、バス１の電源への又はグランドへの
ショート時（信号伝送線が３線の場合には、図１２(b)
，(d) ，(f) に示すように、バス１の断線又は電源へ
のショート時、バス１と２のショート時、バス１のグラ
ンドへのショート時）には、バス１の電位は変動しない
ので、パッシブ時、ドミナント時を問わずＶ4＝Ｖa と
なる（図１１(e) 参照）。

【００１８】また、バイアス部１８でも同様で、入力基
準電位Ｖb をオペアンプ１８ａの＋入力端子に入力させ
ると、上記オペアンプ１８ａの出力電位は、オペアンプ
１８ａの−入力端子の電位を入力基準電位Ｖb と同じ電
位にするように働く。これにより、電位Ｖ5 は、所定範
囲の電位になる。又、ここで、抵抗１５，１８ｂ〜１８
ｄの抵抗値Ｒ5 〜Ｒ8 の比率を、Ｒ5 ：Ｒ6 ＝Ｒ7 ：Ｒ
8 とすると、パッシブ時、すなわちバス２の入力電位Ｖ
2 がパッシブ電位Ｖ3bの時には、抵抗１５と１８ｃ、抵
抗１８ｂと１８ｄでの電圧降下は等しくなり、電位Ｖb
＝電位Ｖ5 となる。これは、パッシブ電位Ｖ3bが変動し
ても成立する。また、ドミナント時で、図１１(a) ，
(b) に示すように、バスが正常時、バス１の故障時、即
ち電源への又はグランドへのショート時（信号伝送線が
３線の場合には、図１２(a) ，(b)，(d) ，(f) に示す
ように、バス１，２，６が正常時、バス１の断線又は電
源へのショート時、バス１と２のショート時、バス１の
グランドへのショート時）には入力電位Ｖ2 ＜パッシブ
電位Ｖ3bとなるため、バス５の電位Ｖ5 ＜電位Ｖb とな
る（図１１(d) ，(e) 参照）。但し、図１１(c) に示す
ように、バス２の電源への又はグランドへのショート時
（信号伝送線が３線の場合には、図１２(c) ，(e) ，
(g) に示すように、バス２のグランドへのショート時、
バス２の電源へのショート時）には、バス２の電位は変
動しないので、パッシブ時、ドミナント時を問わずＶ5
＝Ｖb となる（図１１(f) 参照）。

【００１９】また、この時、入力基準電位Ｖa ＜Ｖb で
あり、かつ、ドミナント時の電圧変化分が、パッシブ時
からドミナント時に変化する時点でクロスするように、
抵抗値Ｒ1 〜Ｒ8 を調整する。受信コンパレータ１９
は、バス４，５から入力する電位Ｖ4 ，Ｖ5 の比較を行
い、受信したデータ信号（ＡＣＫ信号を含む。）を認識
すると、データ信号を通信制御装置１１に出力してい
る。

【００２０】本発明に係る受信回路１３では、バス１，
２が、図１１(a) 〜(c) 、図１２(a) 〜(g) に示すよう
に、バス１，２がどのような電位Ｖ1 ，Ｖ2 でも、バス
１，２上にパッシブ状態（Ｐ）とドミナント状態（Ｄ）
が発生すれば、受信コンパレータ１９がデータを認識で
きるようにする。すなわち、受信したデータ信号の波形
が上記受信コンパレータ１９で受信できる電圧範囲にな
り、かつ、信号の変化点（パッシブからドミナント、ド
ミナントからパッシブ）で波形がクロスするようにする
ものである。つまり、図１１(d) 〜(f) にあるようにパ
ッシブ時には、バス４，５の電位Ｖ4 ，Ｖ5 を一定範囲
に入れるとともに、バス４の電位Ｖ4 がバス５の電位Ｖ
5 より低い状態になる。また、ドミナント時には、電位
Ｖ4 が電位Ｖ5 より高くなり、これによって、パッシブ
時とドミナント時の電位Ｖ4 とＶ5 が、クロスするよう
になる。

【００２１】従って、本実施例では、各多重ノードの受
信回路において、パッシブ時の電位を基準として、信号
伝送線１，２に接続されたデータ信号の入力線４，５に
バイアスをかけて受信電位を所定範囲内にするので、信
号伝送線１，２の故障によって上記伝送線１，２の電位
が変動しても、上記伝送線１，２がドミナントになれ
ば、通信制御装置は、上記伝送線１，２上のデータ信号
を認識することができる。

【００２２】次に、図２及び図５に示した信号伝送線が
３線の場合における受信回路１３の第２実施例の動作原
理について説明する。図において、まずバス１の場合に
は、バス上での信号波形が、図１２(a) 〜(c) ，(e) ，
(g) の時には、バス１とバス６のパッシブ時の電位は同
じで、かつドミナント時でもバス１の電位が反対方向に
変化する（バス６の電位より低くなる）ことはないの
で、パッシブ電位検出部２１は、バス６の電位Ｖ6 を電
位Ｖ3aとして（図８参照）バイアス部１７に出力し、こ
れによりパッシブ時のバス４の電位Ｖ4 を所定範囲に入
れる。この時の抵抗１４，１７ｂ〜１７ｄ，２１ｂの抵
抗値Ｒ1 〜Ｒ4 ，Ｒ9 の比率を、Ｒ1 ：Ｒ2 ＝（Ｒ9 ＋
Ｒ3 ）：Ｒ4 にすれば、電位Ｖa とパッシブ時の電位Ｖ
4 は、等しくなる。

【００２３】また、バス上での信号波形が、図１２(d)
，(f) の時には、パッシブ時又はドミナント時のバス
１の電位は反対方向に変化する（バス６の電位より低く
なる）ので、パッシブ時のバス４の電位Ｖ4 を所定範囲
内に入れるためには、バス１の電位Ｖ1 をバイアス部１
７に出力する必要がある。ただし、この時のパッシブ電
位検出部２１からの電位Ｖ3aは、バス１の電位Ｖ1 より
ダイオード２１ａの順電位ＶDaだけ高くなっている。実
際には、バイアス部１７は、このパッシブ電位検出部２
１からの電位Ｖ3a＝（Ｖ1 ＋ＶDa）を基準にバイアスを
かけるので、１７c ，１７ｄ，２１ｂは、この電位ＶDa
を打ち消すような比率にすれば良い。

【００２４】次に、バス２の場合に関しても上記バス１
の場合と同様に考えれば良い。すなわち、バス上での信
号波形が、図１２(a) 〜(d) ，(f) の時には、バス２と
バス６のパッシブ時の電位は同じで、かつドミナント時
でもバス２の電位が反対方向に変化する（バス６の電位
より高くなる）ことはないので、パッシブ電位検出部２
１は、バス６の電位Ｖ6 を電位Ｖ3bとして（図８参照）
バイアス部１８に出力する。また、バス上での信号波形
が、図１２(e) ，(g) の時には、パッシブ時又はドミナ
ント時のバス２の電位は反対方向に変化する（バス６の
電位より高くなる）ので、パッシブ電位検出部２１は、
バス２の電位Ｖ2 をバイアス部１８に出力する。

【００２５】従って、本実施例では、パッシブ時にバス
１，２の電位Ｖ1 ，Ｖ2 が変化しても、各バス１，２に
接続されたバス４，５の電位Ｖ4 ，Ｖ5 が、所定範囲内
に入るようにし、ドミナント時にバス４，５の信号波形
をクロスさせることによって、受信コンパレータ１９が
上記バス１，２の状態の変化を認識することができる。

【００２６】図１３は、信号伝送線が３線の場合の受信
回路の構成を示す第７実施例の回路図である。図におい
て、動作原理は、第２実施例と同じで、通常のパッシブ
電位は、バス６の電位Ｖ6 であるが、バスの電位によっ
ては、バス１であったり、バス２であったりする。第２
実施例との相違点は、バイアス部１７，１８の入力基準
電位Ｖa ，Ｖb を発生させる部分で、本実施例では、上
記部分を抵抗３１〜３８，４１〜４８と、コンパレータ
３９，４９と、トランジスタ４０，５０とで構成してお
り、バスの電位が反対方向に変化する時（図１２(d) 〜
(g) 参照）には、入力基準電位Ｖa ，Ｖb を変化させて
いる。

【００２７】本実施例では、例えばバス１側でバス１の
電位をパッシブ電位にする際に、即ち、バス１の電位＜
バス６の電位である時には、トランジスタ４０によって
ダイオード２１ａでの電圧降下ＶDaが足された電位がバ
イアス部１７に出力されるため、このＶDaを打ち消すよ
うに入力基準電位Ｖa を上げるように変化させている。

【００２８】まず、バス１側の回路では、バス上での信
号波形が、図１２(a) 〜(c) ，(e)，(g) の時には、第
２実施例と同様に、入力基準電位Ｖa は抵抗のみで決ま
るが、信号波形が図１２(d) ，(f) の時には、コンパレ
ータ３９でこの状態を検出し、トランジスタ４０をオン
にして入力基準電位Ｖa を上げている。これにより、電
圧降下ＶDaの影響を取り除くことができ、各多重ノード
のグランドのオフセットの変動にも対処することができ
る。

【００２９】また、バス２側の回路でも同様で、バス上
での信号波形が、図１２(a) 〜(d)，(f) の時には、第
２実施例と同様に、入力基準電位Ｖb は抵抗のみで決ま
るが、信号波形が図１２(e) ，(g) の時には、コンパレ
ータ４９でこの状態を検出し、トランジスタ５０をオン
にして入力基準電位Ｖb を下げている。信号伝送線が３
線の場合では、バス６は、パッシブ・ドミナントによる
電位の変動がないので、パッシブ電位は、バス６の電位
Ｖ6 と同じである。しかしながら、バスの電位が反対に
なる時（信号波形が、図１２(d) 〜(g) の時）、バス６
の電位Ｖ6 をパッシブ電位とすることができない。これ
は、例えば図１２(d) ，(f) の波形の際に、バス６の電
位Ｖ6 を基準にバイアスをかけると、バス４の電位Ｖ4
が入力基準電位Ｖa より低くなり、ドミナント時でもバ
ス４の電位Ｖ4 がバス５の電位Ｖ5 を上回ることがなく
なるからである。これを解決するため、図１３の回路で
は、バス１の電位をパッシブ電位としていたが、他の方
法としては、パッシブ電位は、常にバス６の電位とし、
電位Ｖ4 が入力基準電位Ｖa を下回る時のみ動作する回
路、すなわち電位Ｖ4 が入力基準電位Ｖa より低くなら
ない電圧制限を行う電圧制限部をバス１に接続すれば良
い。

【００３０】図１４は、信号伝送線が３線の場合の受信
回路の構成を示す第８実施例の回路図であり、上記方法
を実現するものである。図において、上記受信回路は、
バイアス部１７，１８と、電圧制限部５１，５２とから
構成されている。電圧制限部５１は、オペアンプ５１ａ
と、ダイオード５１ｂ，５１ｃと、抵抗５１ｄとからな
り、バス４の電位Ｖ4 が入力基準電位Ｖa より低くなら
ないように電圧制限する。電圧制限部５２は、オペアン
プ５２ａと、ダイオード５２ｂ，５２ｃと、抵抗５２ｄ
とからなり、バス５の電位Ｖ5 が入力基準電位Ｖb を上
回らないように電圧制限する。

【００３１】なお、バイアス部を１つにすることも可能
で、その際の実施例を図１５に示す。この実施例では、
抵抗１４ａ，１５ａ，６０，６０ａ，６１，６１ａが追
加されている。この時、抵抗１７ｂ，１４ａ，１８ｂ及
び１５ａが同じ値で、抵抗６０，６０ａ，６１及び６１
ａが同じ値であれば、パッシブ電位Ｖa ，Ｖb は、入力
線４と５のパッシブ電位となる。

【００３２】図１５を例にとって説明する。ここで、バ
ス１側の回路では、オペアンプ５１ａの＋入力端子の電
位は、入力基準電位Ｖa ＋ダイオード５１ｂの順電圧Ｖ
Dbとなり、このオペアンプ５１ａの出力電位は、＋入力
端子と−入力端子の電位を同じにするように働くため、
出力電位もＶa ＋ＶDbと同じになる。ダイオードは、順
電位ＶDb以上の電位差が生じないと電流を流さないた
め、バス４の電位Ｖ4 がＶa ＋ＶDb−ＶDb、即ちＶa 以
上であれば、ダイオード５１ｃには電流が流れないが、
電位Ｖ4 が入力基準電位Ｖa を下回ると、上記ダイオー
ド５１ｃに電流が流れ始める。言い換えると、ダイオー
ド５１ｂの順電圧ＶDbとダイオード５１ｃの順電圧が同
じであれば、ダイオード５１ｃの順電圧はＶDbとなり、
電位Ｖ4 はＶa ＋ＶDb−ＶDb、すなわち電位Ｖ4 は入力
基準電位Ｖa を下回らないようになる。また、これは温
度によるダイオードの順電圧のばらつきをキャンセルす
ることもできる。

【００３３】また、バス２側の回路でも同様で、バス５
の電位Ｖ5 は入力基準電位Ｖb を上回らないように働
く。これにより、図１２(d) ，(e) の信号波形は、図１
１(e)，(f) のバス４，５の波形になり、受信コンパレ
ータ１９は、パッシブ・ドミナントの状態を認識するこ
とができる。従って本実施例の受信回路では、信号伝送
線の変動によらず、信号伝送線上にパッシブ状態とドミ
ナント状態が発生すれば、即ち信号伝送線上に信号のな
い状態とある状態があれば、コンパレータの入力波形を
所定範囲の電位におさめ、かつ、状態の変化点で入力波
形をクロスさせるようにし、信号伝送線が故障しても、
正常にデータ信号を受信することができる。また、従来
のように受信信号を切り換える回路ではないため、回路
構成が簡素化し、かつ、信号伝送線の正常・異常を問わ
ずに、多重ノード間のアース電位差を初めとする自動車
での悪影響下でもデータ信号を受信することができる。

【００３４】次に、図１に示した多重伝送システムの終
端回路３，７及び多重ノードの送信回路１２について説
明する。上記終端回路３，７は、一般に図４に示したよ
うに構成され、送信回路１２は、図１６に示すように構
成されている。図１６に示した送信回路１２は、ドライ
バである電界効果トランジスタ（以下、「ＦＥＴ」とい
う。）１２ａ，１２ｂと上記ＦＥＴ１２ａ，１２ｂを保
護するダイオード１２ｃ，１２ｄと抵抗１２ｅ，１２ｆ
とから構成されている。上記ＦＥＴ１２ａ，１２ｂは、
高速のデータ伝送に適しており、バス１には、Ｐチャン
ネルのＦＥＴ１２ａが、またバス２には、Ｎチャンネル
のＦＥＴ１２ｂがそれぞれ接続されており、バランス伝
送を行う。なお、TX＋，TX−は、ＦＥＴゲートの入力で
ある。このバランス伝送を行っている時の正常時のバス
上の信号波形は、多重伝送線が２線の場合、図１１(a)
に示したような波形になる。

【００３５】ところが、ＦＥＴ１２ａ，１２ｂのＰチャ
ンネルとＮチャンネルは、スイッチング特性やＯＮ抵抗
等完全に一致するものはなく、実際の信号波形も図１１
(a)のような方形波にはならず、図１７のような歪んだ
不安定な波形になってしまう。なお、図１７において、
(a) は、Ｎチャンネルの方が早くオン／オフする波形で
あり、オンの時は早くスイッチングするＮチャンネル側
に引きずられ、またオフの時は遅くスイッチングするＰ
チャンネル側に引きずられる。同様に、(b) は、Ｐチャ
ンネルの方が早くオン／オフする時の波形、(c) は、オ
ンの時はＮチャンネル、オフの時はＰチャンネルの方が
早い時の波形、(d) は、オンの時はＰチャンネル、オフ
の時はＮチャンネルの方が早い時の波形である。(e) 〜
(h) は、同様に多重伝送線が３線の場合の信号波形であ
る。

【００３６】このような不安定な状態では、データ伝送
の不能状態を引く起こしたり、ラジオノイズ放射の原因
ともなるので、これらの波形を整えることが必要とな
る。そこで、本発明では、上記波形を整えるために、終
端回路３，７又は送信回路１２に抵抗、コンデンサ又は
コイル等で構成したフィルタを接続した多重伝送システ
ムを提供する。

【００３７】図１８は、本発明に係る終端回路の各実施
例を示す回路図である。なお、終端回路３，７は同じ構
成なので、ここでは終端回路３について説明する。図１
８(a) は、多重伝送線が２線の場合で、同じ抵抗値で終
端回路３を構成する終端抵抗３ａ，３ｂの中間地点に、
コンデンサ３ｃ₁，３ｃ₂を接続させたものである。こ
れにより、たとえバス１の波形とバス２の波形の立ち上
がり／立ち下がり部が完全に同一でなくとも、コンデン
サの容量により、スイッチングのずれを吸収し、バスの
信号波形が崩れることがなくなる。

【００３８】また、図１８(b) は、多重伝送線が３線の
場合で、図１８(a) と同様に、終端抵抗３ａ，３ｂの中
間地点に、コンデンデンサ３ｃ₁，３ｃ₂を接続させて
構成する例である。図１８(c) は、同じく３線の場合
で、コンデンデンサ３ｃ₁，３ｃ₂，３ｄ₁，３ｄ₂と
コイル３ｅとをバス６に接続させて構成する例で、これ
により、本実施例では、上記コンデンデンサ３ｃ₁，３
ｃ₂，３ｄ₁，３ｄ₂とコイル３ｅは、バス６の高周波
成分のノイズを抑えるフィルタの働きをすることができ
る。

【００３９】図１８(d) は、同じく３線の場合で、電源
装置３ｆ等をバス６に接続させて構成する例で、これに
より、本実施例では、上記電源装置３ｆによってバス６
の電位を一定範囲に維持して、上記バス６のノイズを抑
えることができる。また、上記電源装置３ｆの一例とし
て図１８(e) にオペアンプ３ｇを示す。これにより、上
記バス６の電位を一定範囲に維持することが実現でき
る。この場合、オペアンプ３ｇは、＋入力にバス６の電
位Ｖ6 を取り込み、−入力を出力に接続ことによって、
出力電位をＶ6 に保つ働きをする。

【００４０】図１９乃至図２２は、本発明に係る送信回
路の各実施例を示す回路図である。図１９(a) は、図１
６に示した回路の各ＦＥＴ１２ａ，１２ｂのゲートに抵
抗１２Ａ，１２Ｂをそれぞれ接続させて構成する例で、
これにより、本実施例では、ＦＥＴ１２ａ，１２ｂのス
イッチング時間を調整することができる。つまり、ＦＥ
Ｔ１２ａ，１２ｂのゲートにある入力容量を利用し、上
記抵抗１２Ａ，１２Ｂを加えることによって遅延回路を
構成し、ＦＥＴ１２ａ，１２ｂのオン／オフ時間を遅ら
せることができる。本実施例は、図１７(a) ，(b) ，
(e) ，(f) の時に利用できる。すなわち、いずれかのＦ
ＥＴがオン／オフになるタイミングがともに他のＦＥＴ
より早い場合、このスイッチング速度が早い方に抵抗を
接続してスイッチング速度を遅らせれば、Ｐチャンネル
とＮチャンネルのスイッチングタイミングは同じにな
り、バスの信号波形を整えることができる。また、本実
施例では、抵抗１２Ａ，１２Ｂを接続させることによっ
て、ＣＲ回路を構成することになるので、信号波形の立
ち上がり／立ち下がりをなだらかにすることもでき、
又、これにより、多少のスイッチングの違いは無視でき
るようになり、ラジオノイズ放射を抑えることができ
る。さらに、ＦＥＴ１２ａ，１２ｂのＯＮ抵抗の違い
は、上記抵抗１２Ａ，１２Ｂで調整が可能となる。

【００４１】図１９(b) は、ＦＥＴ１２ａ，１２ｂのソ
ース間にコンデンサ１２Ｃを接続させて構成する例で、
これにより、本実施例では、オン／オフ時の電源の揺れ
を抑え、バスの信号波形を整えることができる。図１９
(c) は、ＦＥＴ１２ａ又は１２ｂのソース間にコイル１
２Ｄ，１２Ｅを接続させて構成する例で、これにより、
本実施例では、オン時の突入電流を抑え、立ち上がりを
なだらかにすることによって、ＰチャンネルとＮチャン
ネルのスイッチングの違いを吸収し、かつ、立ち上がり
の周波数成分のノイズを除去し、ラジオノイズ放射も抑
えることができる。なお、上記コイル１２Ｄ，１２Ｅに
並列に接続されているダイオード１２Ｆ，１２Ｇは、Ｆ
ＥＴ１２ａ、１２ｂがオフになった時のコイルの逆起電
圧を防ぐためのものである。

【００４２】図２０(a) は、ＰチャンネルのＦＥＴ１２
ａのゲート側にＮチャンネルのＦＥＴ１２Ｈと抵抗１２
Ｉを、ＮチャンネルのＦＥＴ１２ｂのゲート側にＰチャ
ンネルのＦＥＴ１２Ｊと抵抗１２Ｋをそれぞれ接続させ
て構成する例で、これにより、本実施例では、Ｐチャン
ネルとＮチャンネルのスイッチングの違いを打ち消すこ
とができる。つまり、ＰチャンネルのＦＥＴ１２ａと１
２Ｊ、ＮチャンネルのＦＥＴ１２ｂと１２Ｈは、それぞ
れ同じ素子を使用し、上記Ｐチャンネル及びＮチャンネ
ルのＦＥＴとを組み合わせることによって、本実施例で
は、図１７(c)，(d) ，(g) ，(h) のように、Ｐ／Ｎチ
ャンネルの立ち上がり／立ち下がりのタイミングが不揃
いでも、データの出力時には上記タイミングを一致させ
ることができる。

【００４３】ここで、例えば、上記ＦＥＴ１２ａ，１２
ｂ，１２Ｈ，１２Ｊがオンになる時間を、それぞれｔa
, ｔb , ｔH , ｔJ とし、オフになる時間を、それぞ
れＴa, Ｔb , ＴH , ＴJ とすると、バス１の波形がオ
ンになるまでの時間ｔ1 ＝ｔH＋ｔa 、オフになるまで
の時間Ｔ1 ＝ＴH ＋Ｔa 、バス２の波形がオンになるま
での時間ｔ2 ＝ｔJ ＋ｔb 、バス２の波形がオフになる
までの時間Ｔ2 ＝ＴJ ＋Ｔb となり、またｔa ＝ｔJ ，
ｔb ＝ｔH ，Ｔa ＝ＴJ ，Ｔb ＝ＴH から、ｔ1＝ｔ2
，Ｔ1 ＝Ｔ2 となる。上記式からも明らかなように、
本実施例では、データの出力時にはそのタイミングを一
致させることができる。

【００４４】図２０(b) ，(c) は、ＦＥＴ１２ａ，１２
ｂのゲート側にフィルタを接続させて構成する各例で、
これにより、本実施例では、ＦＥＴ１２ａ，１２ｂのゲ
ートから回り込むノイズと波形の立上がり成分を抑える
ことができる。なお、図２０(b) のフィルタは、フェラ
イトビーズ１２Ｌ，１２Ｍからなり、図２０(c) のフィ
ルタは、コイル１２Ｎ，１２Ｏとコンデンサ１２Ｐ₁〜
１２Ｓ₂からなる。

【００４５】図２０(d) は、ＦＥＴ１２ａ，１２ｂのゲ
ート側に排他的論理和回路（以下、「ＸＯＲ」とい
う。）１２Ｔ，１２Ｕを接続させて構成する例で、これ
により、本実施例では、上記ＦＥＴゲートの入力TX＋，
TX−のスイッチングの同期が取れない場合に有効とな
る。すなわち、本実施例では、一方の上記ＸＯＲの入力
がハイレベルの時は、もう片方のＸＯＲの入力の反転を
出力し、また一方のＸＯＲの入力がローレベルの時は、
もう片方のＸＯＲの入力の状態を出力する。各ＸＯＲ１
２Ｔ，１２Ｕが同じタイプの論理素子であれば、ＦＥＴ
１２ａ，１２ｂのゲート入力の波形は同じタイミングに
なる。

【００４６】図２１(a) ，(b) は、ダイオード１２ｃ，
１２ｄと抵抗１２ｅ，１２ｆの間、又はＦＥＴ１２ａ，
１２ｂとダイオード１２ｃ，１２ｄの間にコンデンサ１
２Ｖ ₁，１２Ｖ₂，１２Ｗ₁，１２Ｗ₂をそれぞれ接続
させて、ＣＲ回路を構成する各例で、これにより、各実
施例では、ＦＥＴ１２ａ，１２ｂのオン／オフをなまら
せる働きをする。なお、図２１(a) ，(b) の違いは、
(b) の方が伝送線間容量を増やさぬように構成したもの
である。すなわち、本実施例では、コンデンサ１２
Ｖ₁，１２Ｖ₂，１２Ｗ₁，１２Ｗ₂をＦＥＴ１２ａ，
１２ｂとダイオード１２ｃ，１２ｄの間に接続すること
により、送信ノードに接続されているコンデンサ１２Ｖ
₁，１２Ｖ₂，１２Ｗ₁，１２Ｗ₂は、送信時にのみ有
効となる。なぜならば、受信時に他のノードから送信さ
れたバスの信号波形は、ダイオード１２ｃ，１２ｄで阻
止され、コンデンサ１２Ｖ₁，１２Ｖ₂，１２Ｗ₁，１
２Ｗ₂には届かないからである。

【００４７】図２１(c) は、ＦＥＴ１２ａ，１２ｂのゲ
ート側にコンデンサ１２Ｘ₁，１２Ｘ₂，１２Ｙ₁，１
２Ｙ₂を接続させて構成する例で、これにより、本実施
例では、ＦＥＴゲートの信号波形をなまらせ、立ち上が
りの周波数成分をおとし、またコンデンサ１２Ｘ₁，１
２Ｘ₂，１２Ｙ₁，１２Ｙ₂の容量値を調整すること
で、ＦＥＴ１２ａ，１２ｂの立ち上がり／立ち下がりの
タイミングの調整もできる。

【００４８】図２２(a) は、図１９(a) に示した回路の
ゲート抵抗１２Ａ，１２Ｂに平行にダイオード１２
Ａ₁，１２Ｂ₁を接続させて構成する例で、これによ
り、本実施例では、図２４(a) に示す図１９(a) におけ
るバス１及びバス２の波形に比べ、図２４(b) に示すよ
うに信号波形の立ち下がりを早くし、信号の遅延を小さ
くすることができる。すなわち、バスの信号波形の立ち
上がりと立ち下がりのスイッチングが同じ場合には、ノ
イズの放射は電流が流れる時、すなわち信号波形の立ち
上がり時に多く発生し、立ち下がり時はそれほど発生し
ない。従って、本実施例では、信号波形の立ち上がり時
のみ、上記立ち上がりをなだらかにして、立ち下がりの
遅延を少なくし、伝送速度を上げることができる。

【００４９】また、図２２(b) ，(c) は、図２１(a),
(b) に示した回路のダイオード１２ｃ，１２ｄと抵抗１
２ｅ，１２ｆの間、又はＦＥＴ１２ａ，１２ｂとダイオ
ード１２ｃ，１２ｄの間に抵抗１２Ｚ₁，１２Ｚ₂を接
続させて構成する例で、これにより、本実施例では、バ
スの信号波形の立ち下がりを早くすることができる。図
２３(a) ，(b) は、２線以上の多重伝送線を有するネッ
トワークにおいて、各終端回路３，７の両端にバイアス
抵抗２４ａ〜２４ｄを接続させて構成する例で、これに
より、本実施例では、いずれかの終端回路がバスから外
れて、反射波が発生しても、その影響を取り除き、正常
な受信を可能にすることができる。なお、図において、
(a) はバスが２線式の場合を示し、(b) はバスが３線式
の場合を示す。

【００５０】すなわち、終端抵抗の一方がはずれた場合
には、反射波が発生し、その影響で、図２４(c) に示す
ように、信号波形の立ち下がり部分に遅延が生じる。上
記バイアス抵抗２４ａ〜２４ｄは、バス１側をグランド
に、またバス２側をＶｃｃ側にバイアス電圧を印加して
いるため、上記反射波が発生しても図２４(d) に示すよ
うに、その影響を取り除くことができ、受信回路ではデ
ータ信号を正常に受信することができる。

【００５１】図２３(c) ，(d) は、バスの中間付近で、
かつ、各バス間に抵抗２４ｅ〜２４ｇを接続させて構成
する例で、これにより、本実施例では、上記バス間のイ
ンピーダンスを下げ、さらに反射波の影響を取り除くこ
とができる。なお、図において、(c) はバスが２線式の
場合を示し、(d) はバスが３線式の場合を示す。また、
本発明では、図１８に示した終端回路及び図１９〜２３
に示した送信回路とをそれぞれ組み合わせて使用するこ
とが可能であり、又、送信回路においては、それぞれを
組み合わせて使用することも可能である。さらに、実施
例に示したＦＥＴ１２ａ，１２ｂの代わりに、トランジ
スタを使用することも可能である。

【００５２】図２３の実施例では、バス型について説明
したが、本発明はこれに限らずループ型にすることも可
能である。

【００５３】

【発明の効果】以上説明したように、本発明では、複数
の多重ノードを少なくとも２本の信号伝送線を介して相
互に接続させ、前記各信号伝送線に生じる電位差に基づ
きデータの状態を検知し、前記各多重ノード間でのデー
タ伝送を行う多重伝送方式において、前記多重ノードは
前記信号伝送路のパッシブ時の電位を検出するパッシブ
電位検出手段と、入力電位を設定するバイアス手段とを
有し、前記パッシブ電位検出手段で検出したパッシブ時
の電位に応じて前記バイアス手段を制御し、前記入力電
位をアナログ的に所定範囲の電位に設定するので、信号
伝送線上で故障が発生しても各多重ノード間でデータ伝
送が可能となり、さらに自動車内の厳しい環境化でもデ
ータ伝送を行うことができ、データ伝送の効率化を図る
ことができる。また、終端回路又は送信回路にフィルタ
を入れることにより、波形を整え、立上がりをなだらか
にし、ノイズ放射を抑えることができる。

【図面の簡単な説明】

【図１】第１図は、本発明に係る多重伝送方式を用いた
多重伝送システムの構成を示す構成ブロック図である。

【図２】本発明に係る受信回路の第２実施例の回路構成
を示す回路図である。

【図３】本発明に係る受信回路の第３実施例の回路構成
を示す回路図である。

【図４】本発明に係る受信回路の第４実施例の回路構成
を示す回路図である。

【図５】本発明に係る受信回路の第５実施例の回路構成
を示す回路図である。

【図６】本発明に係る受信回路の第６実施例の回路構成
を示す回路図である。

【図７】パッシブ電位検出部の第１実施例の回路構成を
示す回路図である。

【図８】パッシブ電位検出部の第２実施例の回路構成を
示す回路図である。

【図９】バイアス部の回路構成の第１実施例の回路構成
を示す回路図である。

【図１０】バイアス部の回路構成の第２実施例の回路構
成を示す回路図である。

【図１１】図１に示したデータ信号波形と受信信号波形
を示す図である。

【図１２】図２に示したデータ信号波形を示す図であ
る。

【図１３】本発明に係る受信回路の第７実施例の回路構
成を示す回路図である。

【図１４】本発明に係る受信回路の第８実施例の回路構
成を示す回路図である。

【図１５】本発明に係る受信回路の第９実施例の回路構
成を示す回路図である。

【図１６】本発明に係る送信回路の一実施例の回路構成
を示す回路図である。

【図１７】図１６に示したデータ信号波形を示す図であ
る。

【図１８】本発明に係る終端回路の各実施例の回路構成
を示す回路図である。

【図１９】本発明に係る送信回路の各実施例の回路構成
を示す回路図である。

【図２０】本発明に係る送信回路の各実施例の回路構成
を示す回路図である。

【図２１】本発明に係る送信回路の各実施例の回路構成
を示す回路図である。

【図２２】本発明に係る送信回路の各実施例の回路構成
を示す回路図である。

【図２３】本発明に係る終端回路の各実施例の回路構成
を示す回路図である。

【図２４】図２２，２３に示したデータ信号波形を示す
図である。

【符号の説明】

１，２，６信号伝送線（バス）４，５入力線（バス）１０，２０，３０，多重ノード１１通信制御回路１２送信回路１３受信回路１６，２１パッシブ電位検出部１７．１８バイアス部１９受信コンパレータ

Claims

【特許請求の範囲】

【請求項１】複数の多重ノードを少なくとも２本の信
号伝送線を介して相互に接続させ、前記各信号伝送線の
両端には終端回路を接続させ、送信回路が該各信号伝送
線に生じさせる電位差に基づきデータの状態を検知し、
前記各多重ノード間でのデータ伝送を行う多重伝送方式
において、前記多重ノードは前記信号伝送路のパッシブ
時の電位を検出するパッシブ電位検出手段と、入力電位
をアナログ的に設定するバイアス手段とを有し、前記パ
ッシブ電位検出手段で検出したパッシブ時の電位に応じ
て前記バイアス手段を制御し、前記信号伝送線の電位変
動によらず前記入力電位を所定範囲の電位に設定するこ
とを特徴とする多重伝送方式。
【請求項２】前記バイアス手段は前記信号伝送線がパ
ッシブ状態の場合には、一方の信号伝送線の入力電位が
他方の信号伝送線の入力電位より低い状態に設定し、前
記信号伝送線がドミナント状態の場合には、前記一方の
信号伝送線の入力電位が他方の信号伝送線の入力電位よ
り高い状態に設定することを特徴とする請求項１記載の
多重伝送方式。
【請求項３】前記終端回路及び送信回路は抑止手段を
有し、急峻なパルスのエッジ成分によって前記信号伝送
線に生じるノイズ及び前記送信回路のスイッチング速度
のアンバランスを抑止することを特徴とする請求項１記
載の多重伝送方式。
【請求項４】前記終端回路は、一方の信号伝送線とグ
ランドとの間に接続したバイアス抵抗と、他方の信号伝
送線と電源の間に接続したバイアス抵抗とを有し、発生
した反射波の影響を取り除くことを特徴とする請求項１
記載の多重伝送方式。
【請求項５】前記信号伝送線の略中間点で、かつ、該
信号伝送線間に抵抗を接続させて、該信号伝送線間のイ
ンピーダンスを下げることを特徴とする請求項４記載の
多重伝送方式。
【請求項６】複数の多重ノードを少なくとも２本の信
号伝送線を介して相互に接続させ、前記各信号伝送線の
両端には終端回路を接続させ、送信回路が該各信号伝送
線に生じさせる電位差に基づきデータの状態を検知し、
前記各多重ノード間でのデータ伝送を行う多重伝送方式
において、前記信号伝送線の入力線に、ある信号伝送線
の電位に基づき、入力電位をアナログ的に設定するバイ
アス手段と、前記入力電位を一定電位以上及び以下にし
ないように制限する電圧制限手段とを有し、前記信号伝
送線の電位変動によらず前記入力電位を所定範囲の電位
に設定することを特徴とする多重伝送方式。
【請求項７】前記終端回路及び送信回路は抑止手段を
有し、急峻なパルスのエッジ成分によって前記信号伝送
線に生じるノイズ及び前記送信回路のスイッチング速度
のアンバランスを抑止することを特徴とする請求項６記
載の多重伝送方式。
【請求項８】前記終端回路は、一方の信号伝送線とグ
ランドとの間に接続したバイアス抵抗と、他方の信号伝
送線と電源の間に接続したバイアス抵抗とを有し、発生
した反射波の影響を取り除くことを特徴とする請求項６
記載の多重伝送方式。
【請求項９】前記信号伝送線の略中間点で、かつ、該
信号伝送線間に抵抗を接続させて、該信号伝送線間のイ
ンピーダンスを下げることを特徴とする請求項８記載の
多重伝送方式。