JPH05501640A - 多重回路装置、例えば自動車の複数個の負荷ステーションを制御するための多重回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 多重回路装置、例えば自動車の複数個の負荷ステーションを制御するための多重 回路装置 本発明は、請求項１の上位概念に記載の多重回路装置、例えば自動車の複数個の 負荷ステーションを制御するための多重回路装置に関する。

この種の形式の回路装置は、側えばドイツ連邦共和国特許第３７３０４６８号公 開公報により公知である。

この回路装置はスター構造を有しているが、その際、本来のスター接続点は、実 質的に車両の全長に渡って延在している。このため重大な欠点が生じる。何故な らば中央データ線路の損傷によりシステムの全面的な故障に至る恐れがあるから である。スターポイントの延在場所が大きく広がることは、上記の文献中におい ても問題であると認められている。公知の装置のさらに別の欠点は、個々のステ ーションのために多くの回路技術的なコストを必要とする点である。個々のステ ーションにおいてそれぞれ、マイクロプロセッサおよび相応のソフトウェア、デ ータ変換器、データ処理装置およびパス伝送装置を備えた制御装置が必要である 。

この場合、上記の加入ステーションの機能は、最終的には、個々のインターフェ ースユニットの減結合を実現することだけである。

特表千５−５０１６４０　（２） ドイツ連邦共和国特許第３１４９１４２号公開公報により、２つの計算機を備え た著しく複雑な中央ステーションを有する回路装置が公知である。この回路装置 はマスタースレーブ方式にしたがって動作するが、そこにおいてもやはり重大な 欠点が見出される。最新の装置の場合、中央電子制御装置で動作するのではなく 、同等の権限の与えられた複合体（マルチ−マスタ方式）で動作する。しかもこ の従来技術の場合、各サブ分配部は別個の線路によりスター形で始動するが、こ れは不利である。何故ならば自動車の領域内では、例えば４つのドア、４つの車 両コーナー、ニアコンディショナー、シート調整、サンルーフのための複数のサ ブ分配部、さらにエンジンルームの種々の個所や中央コンソール等における複数 のサブ分配装置が設けられるようになることを前提としているからである。公知 のシステムによればこの形式の２つのサブ分配部を、それらの相互の減結合を保 証すべきときには、同一のデータ線路に接続してはならない。２つのサブ分配部 の間でデータを交換する必要があるときには、このデータ交換は、中央ユニット における一時的な停止によってしか行なえない。つまり例えばドアの窓を操作す る目的で後部シート領域における操作ボタンからの伝送を行なう場合である。

したがって本発明の課題は、Ｗ頭で述べた形式の回路装置を次のように構成する ことにある。即ち、負荷線路の好適な分配を達成して、これらの負荷線路を中央 の保護ボックスにより保護できるようにし、この場合、スター構造を実現する際 に中央領域を局所的に区切って実現できるようにすべきである。さらに既設の各 データ線路への結合をも、これにより減結合時の損害が生じることなく、回路を 介して行なえるようにすべきである。また各ステーションを、切換過程やマイク ロプロセッサを介したデータ転送なしで他の各々のステーションと交信できるよ うにすべきであり、その際にその都度最優先の通報が伝送されるようにすべきで ある。さらに他のシステムへの影響なしで、個々の各ステーションへのアドレス の割り当てにより、別の加入ステーションを当該回路網へ接続できるようにすべ きである。

本発明によればこの課題は、請求項１の特徴部分に記載の構成を有する回路装置 により解決される。

これにしたがってなされた解決手段により、データ線路がアースまたはプラス極 と短絡しても、また１つの駆動ステーションが故障しても、回路の各分岐が減結 合されているので、システム全体が動作不能になることはない６回路の受動状態 を低レベルとすることができ、その際に１つの個所に加えられた高レベルは、他 のすべてのステーションへ伝達される。各データ線路の端部の終端により、不都 合な放射特性が最小化される。システム全体は、可変の遮断周波数を有する低域 通過フィルタ特性を有しており、このことにより高周波の放射を阻止することが できる。

本発明により設けられた中央パス分配装置により次のことが可能になる。即ち、 スター構造におけるこのような中央領域を局所的に著しく制限することができ、 したがって損傷に対する脆さを、ひいてはシステム全体の障害に対する脆さを著 しく小さく抑えることができる。

つまり本発明によれば、自由に往来する双方向の分配ステーションを構成するこ とができる。これは受信側ないし送信側のための中央の制御ロジックを必要とせ ずに構成でき、これに反して従来のディジタル形式のパス駆動装置の場合には、 常に受信側と送信側の間で切り換える必要がある、 各データ線路は両端部において、その抵抗値に関して整合可能である。線路固有 の所望の抵抗値を設定することができ、このことは有利には放射特性において顕 著になる。送信側増幅器を所定の出力抵抗と共に構成することができる。

上述のことから、本発明による回路装置は、例えばスター構造に適していること がわかる。基本的に、また基本的な利点を保持しながら、リング状の回路または Ｔ形の回路を構成することもできる。

さらに本発明の別の実施形態において、スター構造の場合のために請求項２によ る構成を設けることができ、この構成により、付加的な多大な線路コストなしで 、中央のヒユーズボックス内にヒユーズを取り付けることができる。

請求項３による線路の構成により、データ線路は負荷線路よりも著しく僅かな断 面積しか有しなくてよい、ということが考慮される。

請求項４により設けられたサブ分配装置は、３０ｍまで離して設けることができ 、例えば自動車後部のデーター負荷分配の役割を担う。

請求項５〜７には、有利な回路技術的構成が示されており、これらの構成は、実 施例の記載と関連して説明される。

次に、図面を参照して実施例に基づき本発明の詳細な説明する。

第１図は、本発明による回路装置の基本回路図であり、第２図は、第１図の部分 １１による、両端部に配置されたバス結合回路を備えたデータ線路を示す図であ り、第３図は、第１図による回路装置で用いられるケーブルの断面図であり、さ らに第４図は、第２図による回路部分の詳細図である。

本発明による多重回路装置は、迅速なシリアルデータ交換のためにそれぞれ１つ のハードウェアプロセッサ（ＣＡＭ）を含む複数個の負荷ステーションＶＳＩ〜 ＶＳ８を有する。これらの負荷ステーションは、線路Ｌ１〜Ｌ６を介して中央バ ス分配装置ＺＶＡと接続されている。この種のハードウェアーマイクロプロセッ サ（ＣＡＮ）は、例えば雑誌”Ｅｌｅｋｔｒｏｎｉｋ−１ｎｆｏｒｍａｔｉｏｎ ｅｎ”　、１９８８年第３号の第４６頁以下に詳細に記載されている。

線路Ｌ１〜Ｌ８の端部にはそれぞれバス結合回路が設けられており、それらは負 荷ステーションＶＳ１〜ＶＳ８の側ではステーション回路ＳＮＩ〜ＳＮ８であり 、中央分配装置の側では分配回路ＶＮＩ〜ＶＮ９である。バス結合回路として用 いられるステーション回路ＳＮと分配回路ＶＮは、アナログ形式で構成されてい る。分配回路ＶＮ７〜ＶＮ９はサブ分配装置ＵＶＡとしてまとめられており、こ れは例えば自動車の後部における信号−負荷分配のために用いることができる。

第１図による実施例にはスター形の回路構造が示されており、この回路構造の場 合、分配回路ＶＮ　１−ＶＮ６を含むスター接続点を空間的に狭い領域内に、例 えばシートバー上に、配置することができる。負荷線路ＬＬはヒユーズ８１〜＄ ６によって、環状線路ｌおよび２を備えたスター交点への接続に関して保護され ている。これらのヒユーズは、中央ヒユーズボックス４内に取り付けられている 。

線路Ｌｌ−Ｌ８の各々は、第３図に断面の示されている対ケーブルとして構成さ れており、このケーブルは、断面積の比較的大きな負荷線路ＬＬと断面積の比較 的小さなデータ線路Ｌ０とを含む。

第２図ないし第４図に個々に示されているステーション回路ＳＮないし分配回路 ＶＮは、互いに逆方向に接続された２つのアナログ増幅器ＯＰＩないしＯＦ２を 有する。アナログ増幅器ＯＰＩには、出力側に出力抵抗Ｒ１が後置接続されてお り、この抵抗は他方の側で抵抗Ｒ６を介してアナログ増幅器ＯＰ２の入力側（＋ ）に接続されている。アナログ増幅器ＯＰ２の入力側（−）は、抵抗Ｒ５を介し てアースと接続されており、さらに抵抗Ｒ４を介してアナログ増幅器ＯＰ２の出 力側と、ないしは別の抵抗Ｒ３を介して負荷ステーションｖＳへの出力側Ｒ，と 接続されている。

アナログ増幅器ＯＰＩの入力側（−）は、出力側と直接接続されている。入力側 （＋）は、抵抗Ｒ２を介して一方ではアースと接続されており、阻止方向に接続 されたダイオードＤ１を介してアナログ増幅器ＯＰ２の出力側と、さらに負荷ス テーションｖＳからの入力側Ｔｘと接続されている。

分配回路ＶＮの場合には、負荷ステーションとの接続を除いてここまでは一致し ている構成のほかに、次のように構成されている。即ち、アナログ増幅器ＯＰ２ の出力側において、この増幅器の出力側とダイオードＤＩとの間に直列に接続さ れた２つの抵抗Ｒ７、Ｒ８が設けられており、これらの抵抗の間において、線路 が抵抗Ｒ４を介してアナログ増幅器ＯＰ２の入力側（−）へ導かれている。さら にこの場合、トランジスタＴ１が設けられており、このトランジスタは、一方で はコレクターエミッタ区間を介して抵抗Ｒ８とダイオードＤＩとの間に接続され ており、他方では発光ダイオードＤ３を介してアースと接続されている。このト ランジスタのベースは、一方では抵抗Ｒ９を介して、他方では抵抗ＲＩＯとダイ オードＤ２を介して、アナログ増幅器２の出力側と接続されており、さらにコン デンサＣＩを介してアースと接続されている。スターポイントの環状線路２との 接続は線路３を介して行われており、この線路は、ダイオードＤ１と増幅器ＯＰ １の入力側（＋）との間へ導かれている。データ線路Ｌｏは、抵抗Ｒ１ないしＲ ６の開放されている端部へ導かれている。抵抗Ｒ７〜ＲＩＯとコンデンサＣ１は ＲＣ素子を構成しており、この素子によりトランジスタＴＩのスイッチング点が 決定される。

本発明による回路装置は以下のように動作する：静止状態の場合、すべての入／ 出力側Ｔ、、Ｒに、Ｅ／Ａに低レベル信号が加えられる。これは受動的なレベル に相応する。

回路Ｔニー○ＰＩ−Ｒ１−Ｒ６−ＯＰ２−ＤＩのループゲインはｌよりも小さい 、負荷ステーションｖＳの送信出力側つまりそこに設けられたハードウェアープ ロセッサの送信出力側は、オーブン−ドレイン回路（オープン−コレクタ）を有 する。

ダイオードＤ１は、いわゆる回路の”ワイヤードーオア構造“のために設けられ ている。つまり高レベル（ドミナントビット）だけしかアクティブに入力結合さ れない。アナログ増幅器ＯＰ２の増幅率は、ダイオードＤ１による過大な減衰を 阻止するように動作するので、ｌよりも僅かに小さい所要のループゲインに設定 調整することができる。

送信過程は以下のように経過する： オーブンードレイン出力側Ｔ工を介して、低抵抗で５ｖの高レベルが加えられる 。信号はアナログ増幅器０ＰＩ（インピーダンス変換器）の出力側から整合抵抗 Ｒ１を介してデータ線路Ｌ０へ達し、同時にアナログ増幅器ＯＰ２を介して受信 器入力側Ｒ工へ帰還する。

出力（ＩＩＴえが低レベル信号を送信すると、つまりＴｘが高抵抗になると、回 路内の電圧も低減する（ループゲインく１）。

受信過程は以下のように経過する： 前述の送信過程の逆であるとことからすれば、データ線路Ｌ０からの高レベル信 号は、Ｅ／Ａを介して到来して負荷ステーションＳＮへ到達すると解される。

この時点では、アナログ増幅器ＯＰＩはまだ低レベル信号を供給している。つま り信号電圧は抵抗Ｒ１により降下する。この電圧は、アナログ増幅器○Ｐ２を介 してアナログ増幅器ＯＰＩの入力側へ帰還する。この増幅器の出力側は上昇方向 へ制御され、このことにより受信機の入力側において、即ちアナログ増幅器ＯＰ ２の入力側において、信号電圧がさらに上昇する。したがってデータ線路上に上 昇する信号が加わるとただちに、入／出力増幅器ＯＰ２ないしＯＰＩは相互に逆 方向に上昇シフトする。信号の上昇速度は、アナログ増幅器ＯＰＩないしＯＦ２ の”スルーレート“により規定されている。信号が再び降下すると、回路ＳＮ内 の電圧も低下する（ループゲインくｌ）、後縁のダイナミック特性は、ループゲ インのほかに、抵抗Ｒ２により制御可能な回路のＲＣ特性にも依存する。

アナログ構成に基づき、各分配回路ＶＮは相応に動作する。つまり出力側Ｔ８か ら出発してアナログ増幅器ＯＰＩを介して、信号は分配回路ＶＮへ到達する。

この分配回路ＶＮは受信器として動作し、信号をスター構造の中心領域内の線路 ２へ入力結合する。そして中央分配装置ＺＶＡの他のすべての分配回路ＶＮは、 送信器としてはたらき、信号をその他の負荷ステーションｖＳへ転送する。そこ において各ステーション回路ＳＮは再び受信器として動作する。

データ線路ＬＤの整合のために、このデータ線路Ｌ０の両端部に、１０Ωよりも 小さい低抵抗のインピーダンス変換器Ｒａが設けられている。このインピーダン ス変換器は、抵抗Ｒ１とともに精確な整合のために用いられる。

パスシステムの減結合に関しては、起こり得る２つの障害形式を区別する必要が ある： アースへの短絡は、システムの基本構造ないし基本動作の点で問題ない。分配回 路ＶＮ内のダイオードＤ１は、他のバスシステムの所属の分岐線路りからのいか なるアース信号も阻止する。

プラス極に対して起こり得る短絡に関しては、抵抗Ｒ７〜ＲＩＯ、コンデンサＣ １、ダイオードＤ２、トランジスタＴＩ、およびダイオードＤ１により構成され た、分配回路ＶＮ内の回路部分が設けられている。

この回路部分は以下のように動作する。ダイオードＤ１のアノードにおいて常に 高レベル信号になることにより−これはプラス極へのデータ線路Ｌ０の短絡、ア ナログ増幅器の故障、またはハードウェアープロセッサ（ＣＡＭ）の損傷により 引き起こされるーバスシステム自体が動作不能になってしまう。これは、抵抗Ｒ ９とコンデンサＣ１から成る積分器を用いてトランジスタＴ１により阻止される 。この積分器の時定数に応じてトランジスタＴＩが導通状態になり、したがって スタティックな高レベル信号がアースへ短絡される。

ダイオードＤ１により減結合されて、他のバスシステムは障害を受けずに動作し 続ける。抵抗ＲＩＯとダイオードＤ２との組み合せは、この種の障害が短期間だ け発生した場合に、分岐路を迅速に接続するために設けられている。抵抗Ｒ７お よびＲ８はこの種の障害時に、アナログ増幅器ＯＰ２を過負荷から保護し、振動 傾向を阻止する。

有利には前述の回路装置は、スタート−ストップモードを設け、つまりパーキン グ状態中はバスシステムを遮断するようにし、何らかの車両機能が操作された場 合には再び始動するように駆動される。

第４図には、第２図との関連で上記にて詳述した回路装置が拡張された形で示さ れている。

抵抗Ｒ２、Ｒ１４およびＲ１５により構成された分圧器を用いることにより、低 レベル信号のための電圧レベルが１．５Ｖに高められる。この電圧は、抵抗Ｒ１ ７を介してトランジスタＴ３により監視される。トランジスタＴ２はトランジス タＴ３により導通接続され、これにより回路に電流が供給される。

バスシステムを遮断しようとする場合、すべての負荷ステーションＶＳが同時に ストップ信号を発生しなければならない。したがって低レベル信号のための電位 は、抵抗Ｒ１６を介してアースへ導がれ、トランジスタＴ２およびＴ３は電流供 給を阻止し、これにより回路が遮断される。

他のすべての負荷ステーションＶＳにおいて、これと同じような過程が行われる ので、中央分配装置ＺｖＡの給電電圧は、抵抗Ｒ１１を介して同様に遮断される 。このためパスシステム全体は電圧消失状態であり、つまりストップ信号を除去 しても作用しない。

各負荷ステーションｖＳは、スタート命令によってパスシステム全体を再起動す ることができる。その際、まず最初にダイオードＤ５と抵抗Ｒ１３とを介して、 固有の回路が投入接続され、実質的にこれと同時に、ダイオードＤ４と抵抗Ｒ１ ２とを介して高レベル信号が送出される。この信号により、抵抗Ｒ１１を介して 中央分配装置ＺＶＡの電流供給がスタートし、続いて他のすべての負荷ステーシ ョンｖＳへこの信号が転送されて、これにより抵抗Ｒ１７を介してすべてのステ ーションがスタートする。

特表平５−５０１６４０　（５） 国際調査報告 −−１−一−＾調自−一輪−２ＰＣ〒／ｎＰｑｎ／ｎｎｔａＡ国際調査報告

Claims (7)

【特許請求の範囲】
1. １．多重回路装置、例えば自動車の複数個の負荷ステーションを制御するための 多重回路装置であって、各ステーションは、迅速なシリアルデータ交換のための ハードウエアープロセッサ（ＣＡＮ）と、能動レベルと受動レベルで動作するバ スシステムを含む駆動回路とを有しており、個々のステーションは、例えばスタ ー構造のような回路構造を介して接続されている形式の多重回路装置において、 各データ線路（ＬＤ）はその端部に、互いに逆方向に接続された２つのアナログ 増幅器（ＯＰ１，ＯＰ２）を含むそれぞれ１つの双方向バス結合回路（ステーシ ョン回路ＳＮないし分配回路ＶＮ）を有しており、少なくともいくつかの中央パ ス結合回路（分配回路ＶＮ）が、１つのスター形の中央バス分配装置（ＺＶＡ） に統合されていることを特徴とする多重回路装置。
2. ２．負荷線路（ＬＬ）のために、前記中央分配装置（ＺＶＡ）内に負荷用ヒュー ズ（Ｓ）が設けられている、請求項１記載の多重回路装置。
3. ３．個々の負荷ステーション（ＶＳ）への線路（Ｌ）は、非対称の二心線路とし て構成されている、請求項１記載の多重回路装置。
4. ４．複数個の分配回路（ＶＮ）を含むデーター負荷分配のために少なくとも１つ のサブ分配装置（ＵＶＡ）が設けられている、請求項１記載の多重回路装置。
5. ５．インピーダンス変換器として動作する第１のアナログ増幅器（ＯＰ１）の出 力側に、マッチング抵抗（Ｒ１）が後置接続されている、請求項１記載の多重回 路装置。
6. ６．第２のアナログ増幅器（ＯＰ２）の出力側に、マイナス極への短絡に対する 保護手段として１つのダイオードが後置接続されている、請求項１記載の多重回 路装置。
7. ７．第２のアナログ増幅器（ＯＰ２）の出力側とダイオード（Ｄ１）との間に、 トランジスタ（Ｔ１）、ダイオード（Ｄ３）、積分器（Ｒ７〜Ｒ１０；Ｃ１）お よびダイオード（Ｄ２）を有する、プラス極への短絡に対する保護回路が設けら れており、前記トランジスタ（Ｔ１）は、前記積分器（Ｒ７〜Ｒ１０；Ｃ１）の 時定数に応じて、スタティックな高レベル信号をアースへ短絡するようにした、 請求項１記載の多重回路装置。