CN112650377B - 一种i2c总线上拉供电方法、电路及芯片 - Google Patents

一种i2c总线上拉供电方法、电路及芯片 Download PDF

Info

Publication number
CN112650377B
CN112650377B CN202011532754.3A CN202011532754A CN112650377B CN 112650377 B CN112650377 B CN 112650377B CN 202011532754 A CN202011532754 A CN 202011532754A CN 112650377 B CN112650377 B CN 112650377B
Authority
CN
China
Prior art keywords
bus
power supply
voltage
pull
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011532754.3A
Other languages
English (en)
Other versions
CN112650377A (zh
Inventor
顾艺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202011532754.3A priority Critical patent/CN112650377B/zh
Publication of CN112650377A publication Critical patent/CN112650377A/zh
Application granted granted Critical
Publication of CN112650377B publication Critical patent/CN112650377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)
  • Power Sources (AREA)

Abstract

本发明实施例公开一种I2C总线上拉供电方法、电路及芯片，涉及半导体技术领域，在一定程度上可以提高I2C总线的兼容性。所述总线的供电端口上分别连接有第一开关器件及第二开关器件，所述第一开关器件连接第一电源，所述第二开关器件连接第二电源，所述第一电源提供的第一供电电压小于所述第二电源提供的第二供电电压，所述第一供电电压大于0伏特，所述方法包括：检测所述总线当前的电压；根据所述总线当前的电压确定所述总线所需的上拉供电电压；基于所述总线所需的上拉供电电压控制所述第一开关器件导通或关断，以及，控制所述第二开关器件导通或关断，以对所述总线进行上拉供电控制。本发明适用于支持I2C总线通信的集成电路或设备中。

Description

一种I2C总线上拉供电方法、电路及芯片
技术领域
本发明涉及半导体技术领域，尤其涉及一种12C总线上拉供电方法、电路及芯片。
背景技术
I2C(Inter-Integrated Circuit)总线是一种用于连接微控制器及其外围设备的通信协议总线，其主要用于传输串行数据(Serial data)。随着半导体技术的发展，串行数据在I2C总线器件间传输速率可高达3.4Mbit/s(高速HS模式)的位速率，而接口电路的生产成本几乎没有增加。
I2C总线为开漏(open-drain，简单说就是MOS管的漏极开路)结构，需要接上拉电阻，其总线上升时间主要由总线上的电容负载和上拉电阻值决定。但是，对于I2C高速模式，仅利用外部上拉电阻无法满足I2C总线的电平上升时间，即无法达到高速模式。
发明人在实现本发明创造的过程中发现：一些现有技术中，利用在I2C总线上连接有源上拉供电模块(即有源上拉电路，Active pull-up circuit)，用于加速总线上拉充电速度，以实现高速模式。然而，由于一些连接于I2C总线上的不同器件所要求的供电电压可能不同，当前I2C总线有源上拉供电电压比较单一，影响I2C总线的兼容性。
发明内容
有鉴于此，本发明实施例提供一种I2C总线上拉供电方法、电路及芯片，在一定程度上可以提高I2C总线的兼容性。
为达到上述发明目的，采用如下技术方案：
根据本发明的第一个方面，提供了一种I2C总线上拉供电方法，所述总线的供电端口上分别连接有第一开关器件及第二开关器件，所述第一开关器件连接第一电源，所述第二开关器件连接第二电源，所述第一电源提供的第一供电电压小于所述第二电源提供的第二供电电压，所述第一供电电压大于0伏特，所述方法包括：检测所述总线当前的电压；根据所述总线当前的电压确定所述总线所需的上拉供电电压；基于所述总线所需的上拉供电电压控制所述第一开关器件导通或关断，以及，控制所述第二开关器件导通或关断，以对所述总线进行上拉供电控制。
可选的，根据所述总线当前的电压确定所述总线所需的上拉供电电压，包括：若所述总线当前的电压大于第一电压阈值且小于第二电压阈值，则确定所述总线所需的上拉供电电压为所述第二供电电压，其中，所述第二电压阈值小于所述第二供电电压。
可选的，基于所述总线所需的上拉供电电压控制所述第一开关器件导通或关断，以及，控制所述第二开关器件导通或关断，包括：若所述总线所需的上拉供电电压为所述第二供电电压，控制所述第一开关器件关断，以及控制所述第二开关器件导通。
可选的，根据所述总线当前的电压确定所述总线所需的上拉供电电压，包括：若所述总线当前的电压大于第三电压阈值小于所述第一电压阈值，则确定所述总线所需的上拉供电电压为所述第一供电电压，其中，所述第三电压阈值小于所述第二电压阈值，且所述第三电压阈值大于0伏特。
可选的，基于所述总线所需的上拉供电电压控制所述第一开关器件导通或关断，以及，控制所述第二开关器件导通或关断，包括：若所述总线所需的上拉供电电压为所述第一供电电压，控制所述第一开关器件导通，以及控制所述第二开关器件关断。
可选的，所述方法还包括：在检测所述总线当前的电压之前，检测所述总线当前的电流；根据所述总线当前的电流确定所述总线当前是否需要上拉供电。
可选的，根据所述总线当前的电流确定所述总线当前是否需要上拉供电，包括：若所述总线当前的电流大于预设电流阈值，确定所述总线当前需要上拉供电；若总线当前的电流小于或等于所述预设电流阈值，确定所述总线当前不需要上拉供电。
根据本发明的第二个方面，提供了一种I2C总线上拉供电电路，包括：电压采样电路、开关控制电路、第一开关器件及第二开关器件，所述电压采样电路的输入端与所述总线连接，所述电压采样电路的输出端与所述开关控制电路的输入端连接，所述开关控制电路的输出端分别与所述第一开关器件的控制端及所述第二开关器件的控制端连接，所述第一开关器件的输入端连接有第一电源，所述第二开关器件输入端连接有第二电源，所述第一开关器件的输出端与所述第二开关器件的输出端分别与所述总线连接，其中，所述第一电源用于提供第一供电电压，所述第二电源用于提供第二供电电压，所述第一供电电压小于所述第二供电电压，且所述第一供电电压大于0伏特；所述电压采样电路，用于检测所述总线当前的电压；所述开关控制电路，用于根据所述总线当前的电压确定所述总线所需的上拉供电电压，基于所述总线所需的上拉供电电压控制所述第一开关器件导通或关断，以及，控制所述第二开关器件导通或关断，以对所述总线进行上拉供电控制。
可选的，所述开关控制电路包括：第一比较电路、第二比较电路及逻辑运算电路，所述第一比较电路与所述第二比较电路的输入端分别与所述电压采样电路的输出端连接，所述第一比较电路与所述第二比较电路的输出端分别与所述逻辑运算电路的输入端连接；所述第一比较电路，用于将所述总线当前的电压与第一电压阈值进行比较，得到第一比较结果，并将所述第一比较结果输出至所述逻辑运算电路；所述第二比较电路，用于将所述总线当前的电压与第二电压阈值进行比较运算，得到第二比较结果，并将所述第二比较结果输出至所述逻辑运算电路；所述逻辑运算电路，用于若基于所述第一比较结果以及所述第二比较结果，判断所述总线当前的电压大于所述第一电压阈值且小于所述第二电压阈值，控制所述第一开关器件关断，以及控制所述第二开关器件导通，其中，所述第二电压阈值小于所述第二供电电压。
可选的，所述开关控制电路还包括：第三比较电路，用于将所述总线当前的电压与第三电压阈值进行比较运算，得到第三比较结果，并将所述第三比较结果输出至所述逻辑运算电路；所述逻辑运算电路，还用于若基于所述第三比较结果判断所述总线当前的电压大于第三电压阈值且小于所述第一电压阈值，控制所述第一开关器件导通，以及控制所述第二开关器件的关断，其中，所述第三电压阈值小于所述第二电压阈值，且所述第三电压阈值大于0伏特。
可选的，所述上拉供电电路还包括：上拉供电检测电路，用于检测所述总线当前的电流，根据所述总线当前的电流确定所述总线当前是否需要上拉供电。
可选的，所述上拉供电检测电路包括：电流采样电路及第四比较电路；所述电流采样电路，用于检测所述总线当前的电流；所述第四比较电路，用于将所述总线当前的电流与预设电流阈值进行比较，若所述总线当前的电流大于所述预设电流阈值，确定所述总线当前需要上拉供电，若所述总线当前的电流小于或等于所述预设电流阈值，则确定所述总线不需要上拉供电。
根据本发明的第三个方面，提供了一种芯片，具有I2C总线接口及上述任意一种I2C总线上拉供电电路，所述供电电路的电压采样电路的输入端、所述第一开关器件及所述第二开关器件的输出端分别与所述I2C总线接口连接。
本发明实施例提供的I2C总线上拉供电方法、电路及芯片，通过在所述总线供电端口上分别连接有第一开关器件及第二开关器件，第一开关器件与第二开关器件的供电电压不同。根据总线当前的电压相应控制开启第一开关器件或第二开关器件，上拉I2C总线到不同的电压，可适应I2C总线上不同器件或外设的供电电压要求，从而在一定程度上提高了I2C总线的兼容性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明I2C总线上拉供电电路一种实施例电路示意框图；
图2为本发明I2C总线上拉供电电路一种实施例电路拓扑示意图；
图3为具有本发明一实施例基于I2C总线的主、从设备间通信过程信号传输与握手示意图；
图4为具有本发明又一实施例基于I2C总线的主、从设备间通信过程信号传输与握手示意图；
图5为本发明I2C总线上拉供电方法一实施例流程示意图；
图6为本发明I2C总线上拉供电方法又一实施例流程示意图；
图7为本发明I2C总线上拉供电方法再一实施例流程示意图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例提供的I2C总线上拉供电电路，适用于芯片(有时也称为集成电路，Integrated circuit)开发与设计中，具体是支持I2C总线通信的集成电路或设备中，也可以适应于I2C总线设计中。便于提高I2C总线及支持I2C总线的设备的兼容性，且可以实现I2C总线的高速模式。
实施例一
图1为本发明I2C总线上拉供电电路一种实施例电路示意框图；图5为本发明I2C总线上拉供电方法一实施例流程示意图；参看图1及图5所示，所述总线的供电端口上分别连接有第一开关器件MP0及第二开关器件MP1，所述第一开关器件MP0连接第一电源VDD1，所述第二开关器件MP1连接第二电源VDD2，所述第一电源提供的第一供电电压小于所述第二电源提供的第二供电电压，且第一供电电压大于0伏特(V)。
其中，I2C总线物理连接简单，分别由SDA(串行数据线)和SCL(串行时钟线)及上拉电阻组成。其通信原理是通过对SCL和SDA高低电平时序的控制，来产生I2C总线协议所需要的信号进行数据的传递。在总线空闲状态时，这两根线一般被上面所接的上拉电阻拉高，保持着高电平。为了便于描述，图1中仅示意了I2C总线的SDA，为便于描述，下文也用SDA进行示例说明，可以理解的是，SCL也适用于本发明实施例的方案。
I2C总线上连接的器件、电路或设备之间通过该总线传输信息，其中，发送信息的器件、电路或设备为主设备或主机；接收信息的器件、电路或设备为从设备或从机。
所述第一开关器件MP0和第二开关器件MP1可以为金属(metal)-氧化物(oxide)-半导体(semiconductor)场效应晶体管，简称MOS管；也可以为三极管。为便于叙述清楚起见，下文中如果出现术语“MOS管”，未有特别说明，即指代开关器件。
所述方法包括：
S110、检测所述总线当前的电压；
S120、根据所述总线当前的电压确定所述总线所需的上拉供电电压；
例如，在检测到总线需要进行上拉供电时，基于总线当前的电压与预设电压阈值确定总线当前所需的上拉供电电压。
本实施例中，可在总线上连接电压采样电路，通过所述电压采样电路实时获取总线的电压，当检测到总线需要进行上拉供电时，可根据总线当前的电压确定出总线当前所需的上拉供电电压。在一些实施例中，具体获取总线电压的方式也可以通过外部设备进行采样。
可以理解的是，逻辑电路或计算机程序本身只能识别或处理电信号，因此，这里确定总线当前所需的上拉供电电压，实质是负责处理或运算的电路或计算机程序输出的电平信号，该电平信号可用来表征总线当前所需的上拉供电电压。
S130、基于所述总线所需的上拉供电电压控制所述第一开关器件导通或关断，以及，控制所述第二开关器件导通或关断，以对所述总线进行上拉供电控制。
例如，基于总线当前所需的上拉供电电压确定用于控制第一开关器件MP0导通或关闭的第一控制信号与用于控制第二开关器件MP1导通或关闭的第二控制信号。
其中，第一控制信号以及第二控制信号可以用高电平或低电平表示，图1中，第一开关器件MP0与第二开关器件MP1可分别采用P型MOS管，对于P型MOS管，控制端(栅极)控制信号为低电平时导通，高电平时关断，处于截止状态；第一开关器件与第二开关器件的输入端指的是漏极，输出端指的是源极。
在确定出第一控制信号以及第二控制信号后，可发送第一控制信号给第一开关器件MP0以及发送第二控制信号给第二开关器件MP1，以使所述第一开关器件MP0在第一控制信号的作用下导通或关断，以及使第二开关器件MP1在第二控制信号的作用下导通或关断，以实现对总线上拉供电的控制。
本实施例中，将确定的控制信号输出给第一开关器件MP0及第二开关器件MP1，控制第一开关器件MP0与第二开关器件MP1导通或关断，从而实现对总线上拉供电的控制。由于第一开关器件MP0与第二开关器件MP1分别连接的电源的供电电压不同，当第一开关器件MP0或第二开关器件MP1导通时，I2C总线的上拉供电电压至少具有两种，可以兼容总线上不同供电电压的器件。
可以理解的是，基于本发明的技术构思，通过在I2C总线上连接多个不同供电电压的上拉有源开关器件，配合本实施例提供的上拉供电方法，便于提高I2C总线或支持I2C总线的器件或设备的兼容性。
本发明实施例提供的I2C总线上拉供电方法，通过在总线供电端口上分别连接有第一开关器件MP0及第二开关器件MP1，第一开关器件MP0与第二开关器件MP1的供电电压不同，根据I2C总线当前的电压相应控制开启第一开关器件MP0或第二开关器件MP1上拉I2C总线到不同的电压，可适应总线上不同器件或外设的供电电压要求，从而在一定程度上提高了I2C总线的兼容性。
如图1所示，基于与前述实施例相同或相应的技术构思，本发明实施例还提供了一种I2C总线上拉供电电路，可以实现上面描述的I2C总线上拉供电方法。
所述I2C总线上拉供电电路包括：电压采样电路、开关控制电路、第一开关器件MP0及第二开关器件MP1，所述电压采样电路的输入端用于与总线连接，所述电压采样电路的输出端用于与所述开关控制电路的输入端连接，所述开关控制电路的输出端分别与所述第一开关器件MP0的控制端及第二开关器件MP1的控制端连接，所述第一开关器件MP0的输入端连接有第一电源，所述第二开关器件MP1的输入端连接有第二电源，所述第一开关器件MP0的输出端与第二开关器件MP1的输出端分别用于与所述总线连接，所述第一电源提供的第一供电电压小于所述第二电源提供的第二供电电压，且第一供电电压大于0伏特。
所述电压采样电路，用于检测所述总线当前的电压；所述开关控制电路，用于根据所述总线当前的电压确定所述总线所需的上拉供电电压，基于所述总线所需的上拉供电电压控制所述第一开关器件导通或关断，以及，控制所述第二开关器件导通或关断以对所述总线进行上拉供电控制。
本发明实施例提供的I2C总线上拉供电电路，包括电压采样电路、开关控制电路、第一开关器件MP0及第二开关器件MP1，通过将所述电压采样电路的输入端与总线连接，电压采样电路的输出端与所述开关控制电路的输入端连接，所述开关控制电路的输出端分别与所述第一开关器件MP0控制端及第二开关器件MP1的控制端连接，所述第一开关器件MP0的输入端连接有第一电源VDD1，所述第二开关器件MP1的输入端连接有第二电源VDD2，所述第一开关器件MP0的输出端与第二开关器件MP1的输出端与所述总线连接，第一电源提供的第一供电电压小于第二电源提供的第二供电电压。可以在总线有上拉需求时，根据总线当前的电压控制第一开关器件MP0或第二开关器件MP1导通，加速总线上拉过程，使总线快速上拉到不同的电压，可适应总线上不同器件或外设的供电电压要求；从而在一定程度上提高了总线的兼容性。
另外，可以理解的是，在I2C总线上会连接有一些电容(图中未示意出)，由于通过低阻抗的有源上拉电路(即包括本实施例中的各开关器件)对I2C总线上电容进行充电的速率，远大于仅通过外部上拉电阻向I2C总线供电的速率。因此，通过本实施例的供电控制电路，对总线上的电容进行充电，将使所有支持I2C通信的电路或设备之间的总线传输速率加速，便于实现I2C通信高速模式。
参看图2及图6所示，在一些实施例中，根据所述总线当前的电压确定所述总线所需的上拉供电电压，可包括：
步骤111：若所述总线当前的电压大于第一电压阈值且小于第二电压阈值，则确定所述总线所需的上拉供电电压为所述第二供电电压，其中，所述第二电压阈值小于所述第二供电电压，第一电压阈值大于0V。在一些实施例中，所述第一电压阈值可以为0.7倍的第一供电电压，所述第二电压阈值可以为0.7倍的第二供电电压。
仍以图6所示为例，在一些实施例中，基于所述总线所需的上拉供电电压控制所述第一开关器件导通或关断，以及，控制所述第二开关器件导通或关断以对所述总线进行上拉供电控制，可包括：步骤112：若所述总线所需的上拉供电电压为所述第二供电电压，控制所述第一开关器件关断，以及控制所述第二开关器件导通。例如，可以根据第一开关器件的特性，以高电平或低电平信号作为控制信号来控制第一开关器件关断，同理，也可以根据第二开关器件的特性，以高电平或低电平作为控制信号来控制第二开关器件导通。
继续参看图2所示，与该实施例对应提供的I2C总线上拉供电电路，与前述实施例提供的上拉供电电路基本相同，不同之处在于，所述开关控制电路包括：第一比较电路、第二比较电路及逻辑运算电路，所述第一比较电路与第二比较电路的输入端分别与所述电压采样电路的输出端连接，所述第一比较电路与第二比较电路的输出端分别与逻辑运算电路的输入端连接。
所述第一比较电路，用于将总线当前的电压与第一电压阈值进行比较，得到第一比较结果，并将所述第一比较结果输出至逻辑运算电路。第二比较电路，用于将总线当前的电压与第二电压阈值进行比较，得到第二比较结果，并将所述第二比较结果输出至逻辑运算电路。
逻辑运算电路，用于若基于所述第一比较结果以及所述第二比较结果，判断总线当前的电压大于第一电压阈值且小于第二电压阈值，控制所述第一开关器件关断，以及控制所述第二开关器件导通，其中，所述第二电压阈值小于所述第二供电电压。
如图2所示，在该实施例中，第一比较电路、第二比较电路可以包括比较器或运算放大器及反相器，所述比较器或运算放大器的输入端与电压采样电路的输出端分别连接，其输出端连接于所述反相器。所述逻辑运算电路可以包括与非门电路。
继续参看图2及图7所示，在又一些实施例中，根据所述总线当前的电压确定所述总线所需的上拉供电电压，可包括：步骤121：若所述总线当前的电压大于第三电压阈值小于所述第一电压阈值，则确定所述总线所需的上拉供电电压为所述第一供电电压，其中，所述第三电压阈值小于所述第二电压阈值，且第三电压阈值大于0伏特。在一些实施例中，所述第三电压阈值可以为0.3倍的所述第一供电电压。
仍以图7所示为例，在一些实施例中，基于所述总线所需的上拉供电电压控制所述第一开关器件导通或关断，以及，控制所述第二开关器件导通或关断以对所述总线进行上拉供电控制，可包括：步骤122：若所述总线所需的上拉供电电压为所述第一供电电压，控制所述第一开关器件导通，以及控制所述第二开关器件关断。例如，可以根据第一开关器件的特性，以高电平或低电平信号作为控制信号来控制第一开关器件导通，同理，也可以根据第二开关器件的特性，以高电平或低电平作为控制信号来控制第二开关器件关断。
继续参看图2所示，与该上拉供电方法实施例相对应，还提供了又一种上拉供电电路，与前述提供的上拉供电电路基本相同，不同之处在于，所述开关控制电路还可包括：第三比较电路，用于将所述总线当前的电压与第三电压阈值进行比较运算，得到第三比较结果，并将所述第三比较结果输出至所述逻辑运算电路；所述逻辑运算电路，还用于若基于所述第三比较结果判断所述总线当前的电压大于第三电压阈值且小于所述第一电压阈值，控制所述第一开关器件导通，以及控制所述第二开关器件的关断，其中，所述第三电压阈值小于所述第二电压阈值，且第三电压阈值大于0伏特。
在进行上拉供电之前，需要检测总线是否需要开启有源器件进行上拉供电。在又一些实施例中，所述方法还可包括：在检测所述总线当前的电压之前，检测所述总线当前的电流；根据所述总线当前的电流确定所述总线当前是否需要上拉供电。一些具体实现方式中，可以包括但不限于设置用于与总线连接的上拉供电检测电路，用于根据检测到的总线当前的电流确定总线当前是否需要上拉供电。可以理解的是，本发明实施例中的上拉供电检测电路在I2C总线工作过程中，可以以预设时间间隔持续检测总线的电流，以实时确定总线是否需要上拉供电。
在一些场景下，开启有源开关器件(其为单一有源开关器件)的时间需要时钟计数，对于不同的应用场景，需要的计数时间不确定。如果计数时间过短，可能无法满足I2C协议的上升时间，若计数时间过长，则会增加功耗；当I2C主机发送完数据时需要释放数据总线，主机依旧基于时钟计数会开启上拉电流源，同时会有对应的从机进行握手，将数据总线进行下拉，此时总线上的数据将会出现错乱，且有电源到地的大电流存在。
本实施例中，由于根据总线当前的电流确定总线当前是否需要上拉供电，可以在一定程度上提高总线上拉时间控制准确性；当在主机与从机完整数据传输，实现握手时，可以准确地检测到总线不需要再进行上拉，发送电平控制信号至开关控制电路，开关控制电路关断当前导通的MOS管，从而避免数据握手时，总线上可能出现错乱，且有电源到地的大电流存在的问题。
具体地，根据所述总线当前的电流确定所述总线当前是否需要上拉供电，可包括：
若所述总线当前的电流大于预设电流阈值，确定所述总线当前需要上拉供电；
若总线当前的电流小于或等于所述预设电流阈值，确定所述总线当前不需要上拉供电。
继续参看图2所示，对应地，提供的上拉供电电路与前述实施例电路拓扑基本相同，不同之处在于，所述上拉供电检测电路具体包括：电流采样电路及第四比较电路。
所述电流采样电路，用于检测所述总线当前的电流。
所述第四比较电路，用于将所述总线当前的电流与预设电流阈值进行比较，若所述总线当前的电流大于所述预设电流阈值，确定所述总线当前需要上拉供电，若所述总线当前的电流小于或等于所述预设电流阈值，则确定所述总线不需要上拉供电。
其中，所述第四比较电路可以为比较器或运算放大器。参看图2所示，在又一些可替代实施例中，所述第四比较电路包括比较器，所述比较器包括同相输入端+、反相输入端-及输出端，所述电流采样电路还用于将电流的大小转换成电压信号；
所述第四比较电路，用于接收所述电压信号，并将所述电压信号与第四电压阈值进行比较；若所述电压信号大于第四电压阈值，则输出高电平，确定总线当前需要导通开关器件进行上拉供电；若总线当前的电流小于或等于预设电流阈值，则输出低电平，确定总线当前不需要导通开关器件进行上拉供电。
其中，若判断所述总线当前的电流大于预设电流阈值，或其电压大于第四电压阈值，在图2所示的电路图中，表明当前电流方向向下。反之，则表明当前电流方向向上。
本实施例中，经过电压信号与第四阈值电压比较后，输出高电平或低电平，即输出电平信号1或0。
具体地，所述开关控制电路，具体用于在基于所述电压信号与第四电压阈值进行比较运算之后，若比较结果为所述电压信号大于第四电压阈值，则输出高电平1，即确定需要开启有源开关器件。
在另一些确定检测是否需要向I2C总线上拉供电的实施例中，所述电流采样电路，还用于将所述电流的大小转换成电压值。
所述第四比较器O1，具体可用于读取采样的总线在第一时刻的第一电压值与第二时刻的第二电压值；将所述第一电压值与第二电压值进行求差运算；将所述求差运算的结果与预设电压阈值进行比较运算，得到比较结果；基于该比较结果输出高电平或低电平，确定总线当前是否需要导通开关器件上拉供电。
本实施例中，通过读取总线在不同时刻的电压值，根据不同时刻电压值的差值与预设电压阈值进行比较，确定出I2C总线的供电状态，例如，预设电压阈值可为0；若第一电压值与第二电压值的差值为负数，即电压在升高，则表明I2C总线正处于供电模式下为总线上的电容进行充电状态，第四比较器O1输出总线当前需要导通开关器件上拉供电的开启信号，即高电平1；反之则表明I2C总线上电容处于放电状态，第四比较器O1输出总线当前不需要导通开关器件上拉供电的开启信号，即低电平0。
需要说明的是，本实施例在进行求差运算时，第一电压值可为减数，第二电压值可为被减数。
可以理解的是，也可将减数与被减数调换，即第二电压值为减数，第一电压为被减数；在调换之后，确定总线当前需要导通开关器件上拉供电的标准与前述判定标准相反，即若差值为正数，输出高电平；反之，则为低电平。
在又一些确定检测是否需要向I2C上拉供电的实施例中的实施例中，所述第四电压阈值还可以替换为预设电压斜率阈值；所述电流采样电路，还用于将所述电流的大小转换成电压值；
所述第四比较器O1，具体用于读取采样的SDA在第一时刻的第一电压值与第二时刻的第二电压值；对第一时刻及第二时刻的电压变化进行微分得到电压斜率；将所述电压斜率与预设电压斜率阈值进行比较运算，得到比较结果；基于所述比较结果确定SDA当前是否需要导通开关器件上拉供电。
所谓电压斜率是表征信号上升沿或下降沿的陡峭度，根据电压斜率也可以确定出信号是处于上升沿还是下降沿。例如，电压斜率大于0，处于上升沿，电压斜率小于0，处于下降沿。
本发明实施例中，通过获取SDA一定时间间隔的电压斜率，可以确定出SDA上电容充放电状态。若电压斜率大于0，正处于充电状态，输出高电平信号，确定SDA当前需要导通开关器件上拉供电；反之，则输出低电平信号，确定SDA当前不需要导通开关器件上拉供电。
如图2所示，在一些实施例中，所述电流采样电路可包括采样电阻Rt，所述电流采样电路接地端串联有电容Ct，所述电容Ct的下极板接地。
本实施例中，通过在电流采样电路，具体为采样电阻Rt接地端串联电容Ct，一则可以降低采样电阻Rt的漏电流；二则可以使采样电阻Rt选择较小阻值的电阻实现。当然，该电容在一定程度上也起到低通滤波的作用。
所述第四比较器O1优选为迟滞比较器，也称为滞回比较器。通过选用迟滞比较器可以增强总线的抗干扰能力。
在第四比较器O1输出高电平，即确定SDA当前需要导通开关器件上拉供电时，通过第一比较器至第三比较器根据SDA当前的电压判断开启哪一个有源开关器件，以通过相应供电电压的有源上拉开关器件快速上拉SDA至预定电压。
另外，可以理解的是，基于比较器可以基于电流或电压进行判断是否需要供电的技术构思，前述各比较器基于电压大小判断分段开启的开关器件的技术方案，在一些实施例中，也可以通过检测电流大小实现分段开启对应供电电压的有源开关器件，以向I2C总线分段供电，从而提高I2C总线设备的兼容性。
示例性地，参看图2所示，在本发明的一具体上拉供电电路实现方式中，I2C总线上拉供电电路可包括：电压采样电路、开关控制电路、上拉供电检测电路、第一开关器件MP0及第二开关器件MP1。
其中，第一开关器件MP0输入端连接有第一电源VDD1，所述第二开关器件MP1输入端连接有第二电源VDD2，一些实施例中，所述第一电源提供的供电电压为1.8V，所述第二电源提供的供电电压为3.3V；所述第一开关器件MP0的输出端与第二开关器件MP1的输出端分别用于与SDA连接，以在SDA需要上拉时，根据开关控制电路发送的控制信号使相应的开关器件导通，以向SDA上拉供电，加速SDA上拉过程。
开关控制电路包括第一比较器O2、第二比较器O4、第三比较器O3、第一反相器U1、第二反相器U2、第一与非门IG1及第二与非门IG2；所述第一比较器O2、第二比较器O4、第三比较器O3的同相输入端分别与电压采样电路连接，其反相输入端分别连接有用于输入预设电压阈值(也即俗称的比较基准电压或参考电压)的基准电路，第一电压阈值可为0.7VDD1、第二电压阈值可为0.7VDD2、第三电压阈值可为0.3VDD1。
所述第一比较器O2的输出端设有所述第一反相器U1，所述第二比较器O4的输出端设有所述第二反相器U2。
所述上拉供电检测电路可包括：电流采样电路及第四比较电路；所述第四比较电路包括第四比较器O1，所述电流采样电路的输出端连接于所述第四比较器O1额输入端；
所述第四比较器O1的输出端分成两路，一路与第一反相器U1及第三比较器O3的输出端连接至第一与非门IG1的输入端，第一与非门IG1的输出端分出两路，第一路连接于第一开关器件MP0的控制端；
所述第四比较器O1的输出端分出的另一路与第一与非门IG1的输出端分出的第二路及第二反相器U2额输出端分别连接至第二与非门IG2，所述第二与非门IG2的输出端连接于第二开关器件MP1的控制端。
当第一与非门IG1输出PG0＝0时，第一上拉MOS管MP0开启；当PG0＝1时，第一上拉MOS管MP0关闭；当PG1＝0时，第二上拉MOS管MP1开启；当PG1＝1时，第二上拉MOS管MP1关闭。MP0、MP1所接上拉电源分别为VDD1、VDD2(VDD1＝1.8V，VDD2＝3.3V)，导通之后开启相应电压的上拉开关器件(本文中，上拉开关器件包括第一开关器件或第二开关器件，由于第一开关器件与第二开关器件漏极连接有电源，通常也称为有源开关器件，或上拉开关器件。)将SDA快速上拉，可兼容不同电压的I2C设备。
参看图1及2所示，在一些实施例中，所述供电控制电路还包括下拉电路，所述下拉电路上端用于连接所述SDA，所述下拉电阻下端接电源地。其中，所述下拉电路包括NMOS管NG0及电阻Rs；所述NMOS管NG0为开关器件，所述电阻Rs主要起到限流保护作用。当上拉开关器件关闭时，发送控制信号给下拉电路使下拉开关器件导通，电流由下向上向SDA上电容供电，维持SDA低电平状态。
在一些基于I2C通信的场景中，I2C总线上连接的器件或设备，其中，发送信息的器件、电路或设备为主设备或主机；接收信息的器件、电路或设备为从设备或从机。
为了帮助理解本发明实施例技术方案及技术效果，结合一具体基于12C总线SDA通信实例对主、从设备间的通信过程说明如下：
图3为具有本发明一实施例基于I2C总线的主、从设备间通信过程信号传输与握手示意图。参看图3所示，公知，I2C总线通信包括数据传输和握手，在数据传输与握手过程中，供电电路用于上拉I2C总线。在图3中，I2C总线以SDA为例进行说明，具体如图3所示，当确定上拉电源电压VDD＝VDD1，即采用有源第一MOS管上拉SDA，如图3所示，t0～t4为数据传输阶段，t4时刻为握手阶段。t0时刻，主设备Master控制信号NG0从0-＞1，从设备Slaver控制信号NG0＝0，SDA从VCC-＞0，此时ic电流方向向上，ΔV＜0，O1＝0(O1输出的电平信号)，上拉管MP0、MP1关闭。
t1时刻，主设备Master控制信号NG0从1-＞0，从设备Slaver控制信号NG0＝0，SDA从0-＞1，此时ic电流方向向下，ΔV＞Vt，O1＝1，t1～t2，总线SDA电压＜0.3VDD1，O2＝0，O3＝0，O4＝0，PG0＝1，PG1＝0，上拉管MP1开启，MP0关闭，MP1对SDA进行快速充电。
t2～t3，0.3VDD1＜SDA电压＜0.7VDD1，O2＝0，O3＝1，PG0＝0，PG1＝1，上拉管MP1关闭，MP0开启，VDD1通过MP0对数据SDA进行快速充电。t3时刻，SDA电压上升至0.7VDD1，O2＝1，O3＝1，Q4＝0，上拉管MP0关闭，ΔV＜Vt，O1＝0，PG0＝1，PG1＝1，上拉管MP0、MP1均关闭。
t4时刻，主设备Master控制信号NG从1-＞0，从设备Slaver控制信号从0-＞1，此时SDA维持低电平，ic≈0，ΔV≈0，上拉管MP0、MP1均关闭。
当确定上拉电源电压VDD＝VDD2，即采用有源第二MOS管上拉I2CSDA，如图4所示，t0～t5为数据传输阶段，t5时刻为握手阶段。
t0时刻，主设备Master控制信号NG0从0-＞1，从设备Slaver控制信号NG0＝0，SDA从VCC-＞0，此时ic电流方向向上，ΔV＜0，O1＝0，上拉管MP0、MP1关闭。
t1时刻，主设备Master控制信号NG0从1-＞0，从设备Slaver控制信号NG0＝0，SDA从0-＞1，此时ic电流方向向下，ΔV＞Vt，O1＝1，t1～t2，SDA电压＜0.3VDD1，O2＝0，O3＝0，O4＝0，PG0＝1，PG1＝0，上拉管MP1开启，MP0关闭，MP1对SDA进行快速充电。
t2～t3，0.3VDD1＜SDA电压＜0.7VDD1，O2＝0，O3＝1，Q4＝0，PG0＝0，PG1＝1，上拉管MP1关闭，MP0开启，VDD1通过MP0对SDA进行快速充电；t3～t4，0.7VDD1＜SDA电压＜0.7VDD2，O2＝1，O3＝1，O4＝0，ΔV＞Vt，O1＝1，PG0＝1，PG1＝0，上拉管MP0关闭，MP1导通。t4时刻，SDA电压＞0.7VDD2，ΔV＜Vt，O1＝0，PG0＝PG1＝1，上拉管均关闭；t5时刻，主设备Master控制信号NG从1-＞0，从设备Slaver控制信号从0-＞1，此时SDA维持低电平，ic≈0，ΔV≈0，上拉管MP0、MP1均关闭。
本发明实施例提供的具体的I2C总线上拉供电电路，可自动判断是否需要开启上拉电路，便于准确控制上拉有源器件开启时间，既能自适应I2C总线的SDA上电容负载加速充电的要求，又能有效节省功耗；在确定出需要开启上拉电路时，基于检测的SDA电压，分段开启相应电压的上拉开关器件将SDA快速上拉，可兼容不同电压的I2C设备。
实施例二
基于与实施例一相同的技术构思，本发明实施例提供了一种芯片，具有I2C总线接口及实施例一中任一所述的I2C总线上拉供电电路，所述供电电路的电压采样电路输入端、第一开关器件及第二开关器件的输出端分别与所述I2C总线接口连接。
本发明实施例提供的芯片，支持I2C通信，根据总线当前的电压，相应控制开启第一开关器件或第二开关器件上拉I2C总线到不同的电压，可适应总线上不同器件或外设的供电电压要求；从而在一定程度上提高了I2C总线的兼容性。
进一步地，通过上拉有源器件可以实现对I2C总线上电容的快速充电，且通过所述总线供电电路可准确判断出I2C总线是否需要上拉供电，以加速I2C总线上拉过程，实现I2C总线高速模式；还可以在上拉充电接近饱和时，准确及时关闭开关器件，以降低功耗。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
为了描述的方便，描述以上继电器控制系统是以功能分为各种功能单元/电路/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质还可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (13)

1.一种I 2C总线上拉供电方法，其特征在于，所述总线的供电端口上分别连接有第一开关器件及第二开关器件，所述第一开关器件连接第一电源，所述第二开关器件连接第二电源，所述第一电源提供的第一供电电压小于所述第二电源提供的第二供电电压，所述第一供电电压大于0伏特，所述方法包括：
检测所述总线当前的电压；
根据所述总线当前的电压确定所述总线所需的上拉供电电压；
基于所述总线所需的上拉供电电压控制所述第一开关器件导通或关断，以及，控制所述第二开关器件导通或关断，以对所述总线进行上拉供电控制；
在所述根据所述总线当前的电压确定所述总线所需的上拉供电电压之前，所述方法还包括：读取采样的总线在第一时刻的第一电压值与第二时刻的第二电压值；将所述第一电压值与第二电压值进行求差运算；将所述求差运算的结果与预设电压阈值进行比较运算，得到比较结果；基于该比较结果输出高电平或低电平，用于确定总线当前是否需要导通开关器件上拉供电。
2.根据权利要求1所述的上拉供电方法，其特征在于，根据所述总线当前的电压确定所述总线所需的上拉供电电压，包括：
若所述总线当前的电压大于第一电压阈值且小于第二电压阈值，则确定所述总线所需的上拉供电电压为所述第二供电电压，其中，所述第二电压阈值小于所述第二供电电压。
3.根据权利要求2所述的方法，其特征在于，基于所述总线所需的上拉供电电压控制所述第一开关器件导通或关断，以及，控制所述第二开关器件导通或关断，包括：
若所述总线所需的上拉供电电压为所述第二供电电压，控制所述第一开关器件关断，以及控制所述第二开关器件导通。
4.根据权利要求2所述的上拉供电方法，其特征在于，根据所述总线当前的电压确定所述总线所需的上拉供电电压，包括：
若所述总线当前的电压大于第三电压阈值小于所述第一电压阈值，则确定所述总线所需的上拉供电电压为所述第一供电电压，其中，所述第三电压阈值小于所述第二电压阈值，且所述第三电压阈值大于0伏特。
5.根据权利要求4所述的上拉供电方法，其特征在于，基于所述总线所需的上拉供电电压控制所述第一开关器件导通或关断，以及，控制所述第二开关器件导通或关断，包括：
若所述总线所需的上拉供电电压为所述第一供电电压，控制所述第一开关器件导通，以及控制所述第二开关器件关断。
6.根据权利要求1所述的上拉供电方法，其特征在于，所述方法还包括：
在检测所述总线当前的电压之前，检测所述总线当前的电流；
根据所述总线当前的电流确定所述总线当前是否需要上拉供电。
7.根据权利要求6所述的上拉供电方法，其特征在于，根据所述总线当前的电流确定所述总线当前是否需要上拉供电，包括：
若所述总线当前的电流大于预设电流阈值，确定所述总线当前需要上拉供电；
若总线当前的电流小于或等于所述预设电流阈值，确定所述总线当前不需要上拉供电。
8.一种I 2C总线上拉供电电路，其特征在于，包括：电压采样电路、开关控制电路、第一开关器件及第二开关器件，所述电压采样电路的输入端与所述总线连接，所述电压采样电路的输出端与所述开关控制电路的输入端连接，所述开关控制电路的输出端分别与所述第一开关器件的控制端及所述第二开关器件的控制端连接，所述第一开关器件的输入端连接有第一电源，所述第二开关器件输入端连接有第二电源，所述第一开关器件的输出端与所述第二开关器件的输出端分别与所述总线连接，其中，所述第一电源用于提供第一供电电压，所述第二电源用于提供第二供电电压，所述第一供电电压小于所述第二供电电压，且所述第一供电电压大于0伏特；
所述电压采样电路，用于检测所述总线当前的电压；
所述开关控制电路，用于根据所述总线当前的电压确定所述总线所需的上拉供电电压，基于所述总线所需的上拉供电电压控制所述第一开关器件导通或关断，以及，控制所述第二开关器件导通或关断，以对所述总线进行上拉供电控制；
所述开关控制电路，还用于在所述根据所述总线当前的电压确定所述总线所需的上拉供电电压之前，读取采样的总线在第一时刻的第一电压值与第二时刻的第二电压值；将所述第一电压值与第二电压值进行求差运算；将所述求差运算的结果与预设电压阈值进行比较运算，得到比较结果；基于该比较结果输出高电平或低电平，用于确定总线当前是否需要导通开关器件上拉供电。
9.根据权利要求8所述的上拉供电电路，其特征在于，
所述开关控制电路包括：第一比较电路、第二比较电路及逻辑运算电路，所述第一比较电路与所述第二比较电路的输入端分别与所述电压采样电路的输出端连接，所述第一比较电路与所述第二比较电路的输出端分别与所述逻辑运算电路的输入端连接；
所述第一比较电路，用于将所述总线当前的电压与第一电压阈值进行比较，得到第一比较结果，并将所述第一比较结果输出至所述逻辑运算电路；
所述第二比较电路，用于将所述总线当前的电压与第二电压阈值进行比较运算，得到第二比较结果，并将所述第二比较结果输出至所述逻辑运算电路；
所述逻辑运算电路，用于若基于所述第一比较结果以及所述第二比较结果，判断所述总线当前的电压大于所述第一电压阈值且小于所述第二电压阈值，控制所述第一开关器件关断，以及控制所述第二开关器件导通，其中，所述第二电压阈值小于所述第二供电电压。
10.根据权利要求9所述的上拉供电电路，其特征在于，所述开关控制电路还包括：
第三比较电路，用于将所述总线当前的电压与第三电压阈值进行比较运算，得到第三比较结果，并将所述第三比较结果输出至所述逻辑运算电路；
所述逻辑运算电路，还用于若基于所述第三比较结果判断所述总线当前的电压大于第三电压阈值且小于所述第一电压阈值，控制所述第一开关器件导通，以及控制所述第二开关器件的关断，其中，所述第三电压阈值小于所述第二电压阈值，且所述第三电压阈值大于0伏特。
11.根据权利要求8所述的上拉供电电路，其特征在于，所述上拉供电电路还包括：
上拉供电检测电路,用于检测所述总线当前的电流，根据所述总线当前的电流确定所述总线当前是否需要上拉供电。
12.根据权利要求11所述的上拉供电电路，其特征在于，所述上拉供电检测电路包括：
电流采样电路及第四比较电路；
所述电流采样电路，用于检测所述总线当前的电流；
所述第四比较电路，用于将所述总线当前的电流与预设电流阈值进行比较，若所述总线当前的电流大于所述预设电流阈值，确定所述总线当前需要上拉供电，若所述总线当前的电流小于或等于所述预设电流阈值，则确定所述总线不需要上拉供电。
13.一种芯片，其特征在于，具有I 2C总线接口及权利要求8至12任一项所述的I 2C总线上拉供电电路，所述I 2C总线上拉供电电路的电压采样电路的输入端、所述第一开关器件及所述第二开关器件的输出端分别与所述I 2C总线接口连接。
CN202011532754.3A 2020-12-22 2020-12-22 一种i2c总线上拉供电方法、电路及芯片 Active CN112650377B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011532754.3A CN112650377B (zh) 2020-12-22 2020-12-22 一种i2c总线上拉供电方法、电路及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011532754.3A CN112650377B (zh) 2020-12-22 2020-12-22 一种i2c总线上拉供电方法、电路及芯片

Publications (2)

Publication Number Publication Date
CN112650377A CN112650377A (zh) 2021-04-13
CN112650377B true CN112650377B (zh) 2022-09-02

Family

ID=75360233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011532754.3A Active CN112650377B (zh) 2020-12-22 2020-12-22 一种i2c总线上拉供电方法、电路及芯片

Country Status (1)

Country Link
CN (1) CN112650377B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114817104B (zh) * 2022-04-20 2023-07-14 苏州浪潮智能科技有限公司 一种iic上拉电压切换电路及切换方法
CN116232311B (zh) * 2023-05-08 2023-09-12 紫光同芯微电子有限公司 一种单总线通信芯片的输入电路及芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543993A (zh) * 2010-10-28 2012-07-04 瑞萨电子株式会社 用于无线通信的半导体装置
CN103259519A (zh) * 2013-05-27 2013-08-21 苏州贝克微电子有限公司 漏极开路信号的有源上拉电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4960531B2 (ja) * 2008-05-22 2012-06-27 エルエスアイ コーポレーション スリープモードを備えたバッテリバックアップシステム
US7800408B2 (en) * 2008-09-08 2010-09-21 Microchip Technology Incorporated High speed transient active pull-up I2C
CN102156525B (zh) * 2011-03-11 2012-09-12 福建星网锐捷网络有限公司 电源热插拔控制方法、电路及设备
US8587152B2 (en) * 2011-03-27 2013-11-19 The Boeing Company Sequential shunt regulator with analog fill control
CN107209539B (zh) * 2015-01-26 2020-04-28 罗姆股份有限公司 供电装置及其控制电路、受电装置及其控制电路、使用它的电子设备及充电适配器、异常检测方法
CN105704866B (zh) * 2016-04-26 2017-11-07 杰华特微电子（杭州）有限公司 控制电路及控制方法
CN106844274B (zh) * 2016-12-26 2019-08-30 龙迅半导体（合肥）股份有限公司 一种i2c总线的辅助电路
CN107562671B (zh) * 2017-08-02 2020-09-11 广东美的制冷设备有限公司 通讯总线供电电路
CN207473599U (zh) * 2017-12-04 2018-06-08 山东高云半导体科技有限公司 一种i2c总线控制接口电路
CN109240860B (zh) * 2018-07-26 2022-02-08 烽火通信科技股份有限公司 一种上升沿加速电路及安装有该加速电路的总线电路
CN209419502U (zh) * 2018-12-29 2019-09-20 杰华特微电子（杭州）有限公司 供电电路、控制电路以及开关电源

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543993A (zh) * 2010-10-28 2012-07-04 瑞萨电子株式会社 用于无线通信的半导体装置
CN103259519A (zh) * 2013-05-27 2013-08-21 苏州贝克微电子有限公司 漏极开路信号的有源上拉电路

Also Published As

Publication number Publication date
CN112650377A (zh) 2021-04-13

Similar Documents

Publication Publication Date Title
CN112650377B (zh) 一种i2c总线上拉供电方法、电路及芯片
CN110912224B (zh) 一种充电装置及充电装置控制方法
CN106664270B (zh) 数据通信系统、数据通信装置以及传感器装置
CN204465489U (zh) 一种新型低压上电复位电路
JP2007288612A (ja) データ通信装置、データ通信システム及びデータ通信方法
JP4263023B2 (ja) ２線式データ通信方法、システム、コントロール装置およびデータ記憶装置
CN110622011B (zh) 用于开漏通信系统的中继器
US7872501B2 (en) Device for transforming input in output signals with different voltage ranges
CN104205650B (zh) 基于反相器和开关电容器的静噪检测器装置和方法
CN112583063A (zh) 控制器、充电线缆、识别充电线缆的系统及方法
CN109240860B (zh) 一种上升沿加速电路及安装有该加速电路的总线电路
CN105281719A (zh) 高速时脉比较器与其方法
CN102187577A (zh) 对电源不敏感的电压电平转换器
JP4393351B2 (ja) データ通信装置、データ通信システム及びデータ通信方法
CN102638257A (zh) 输出电路、包括输出电路的系统以及控制输出电路的方法
JPH09181259A (ja) 電気的良導体の検出システム
CN202602615U (zh) 一种轨到轨使能信号的控制电路及电平转换电路
CN112953221B (zh) 一种电压转换装置
CN112702176B (zh) 一种i2c总线供电控制电路、控制方法及芯片
CN209267548U (zh) 一种快速低功耗单端接口
US9407255B2 (en) Circuit
CN202721658U (zh) 一种集成上电复位功能的开关电源芯片
CN105096908A (zh) 用来产生显示设备中水平同步信号的电路及相关的方法
CN217037163U (zh) 电平转换电路
CN111984575A (zh) 信号传输电路与方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant