CN106844274B - 一种i2c总线的辅助电路 - Google Patents

一种i2c总线的辅助电路 Download PDF

Info

Publication number
CN106844274B
CN106844274B CN201611220952.XA CN201611220952A CN106844274B CN 106844274 B CN106844274 B CN 106844274B CN 201611220952 A CN201611220952 A CN 201611220952A CN 106844274 B CN106844274 B CN 106844274B
Authority
CN
China
Prior art keywords
bus
level
grid
pmos tube
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611220952.XA
Other languages
English (en)
Other versions
CN106844274A (zh
Inventor
郭祥浩
陈�峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Long Xun Semiconductor (hefei) Ltd By Share Ltd
Original Assignee
Long Xun Semiconductor (hefei) Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Long Xun Semiconductor (hefei) Ltd By Share Ltd filed Critical Long Xun Semiconductor (hefei) Ltd By Share Ltd
Priority to CN201611220952.XA priority Critical patent/CN106844274B/zh
Publication of CN106844274A publication Critical patent/CN106844274A/zh
Application granted granted Critical
Publication of CN106844274B publication Critical patent/CN106844274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G06F13/4077—Precharging or discharging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供的一种I2C总线的辅助电路，当I2C总线的串行数据线或串行时钟线传输的信号由高电平向低电平跳变时，PMOS管的栅极的电平向下跳变，当其电平低于一定值时，PMOS管导通，NMOS管的栅极也瞬间变为高电平，NMOS管导通，进而I2C总线相应点的电平被强制拉低。然后随着电容的放电，NMOS管的栅极电平降低到一定值时NMOS管截止，I2C总线相应点电平不再被强制拉低。本发明提供的上述技术方案通过电路设计加速相应线路传输的信号向低电平跳变的速度，从而保证接收到的数据时序与发送的数据时序是相同的。进而延长了I2C总线的数据传输距离。

Description

一种I2C总线的辅助电路
技术领域
本发明涉及I2C(Inter－Integrated Circuit)总线领域，更具体地说，涉及一种I2C总线的辅助电路。
背景技术
I2C总线是由PHILIPS公司开发的两线式串行总线，通过串行数据(SDA)线和串行时钟(SCL)线在器件间传递信息。I2C总线设计的初衷是应用于微控制器与其外围设备通信的，由于其简单方便，越来越多的被应用到远距离传输。但是随着传输距离的增加，线上的寄生电容，寄生电感，和电阻也会随之增加，当距离达到一定长度之后，I2C总线的通信会失败，进而限制了I2C总线的应用。I2C总线长距离传输失败的原因是I2C总线上的数据跳变沿变得很缓慢，接收端通过采样接收到的数据时序和原始的数据时序不同了。
发明内容
有鉴于此，本发明提出一种I2C总线的辅助电路，欲摆脱I2C总线传输的距离限制。
为了实现上述目的，现提出的方案如下：
一种I2C总线的辅助电路，包括：PMOS管、NMOS管、第一电阻、第二电阻、第三电阻、电容、直流电源；
所述PMOS管的栅极作为输入端，所述PMOS管的源极与所述直流电源相连，所述PMOS管的漏极与所述电容的一端相连；
所述电容的另一端与所述NMOS管的栅极相连；
所述NMOS管的源极接地，所述NMOS管的漏极与所述第三电阻的一端相连，且所述NMOS管的漏极作为输出端；
所述第三电阻的另一端与所述直流电源相连；
所述第一电阻的一端接地，所述第一电阻的另一端与所述NMOS管的栅极相连；
所述第二电阻的一端连接所述PMOS管的栅极，所述第二电阻的另一端连接所述PMOS管的源极。
优选的，所述电路还包括：串联于所述PMOS管的栅极与所述I2C总线之间的第四电阻。
优选的，所述电路还包括：串联于所述PMOS管的栅极与所述I2C总线之间的比较器；
所述比较器的同相输入端与所述I2C总线相连，所述比较器的反向输入端与电压基准源相连，所述比较器的电源端与所述直流电源相连，所述比较器的接地端接地。
与现有技术相比，本发明的技术方案具有以下优点：
上述技术方案提供的I2C总线的辅助电路，当I2C总线的串行数据线或串行时钟线传输的信号由高电平向低电平跳变时，PMOS管的栅极的电平向下跳变，当其电平低于一定值时，PMOS管导通，NMOS管的栅极也瞬间变为高电平，NMOS管导通，进而I2C总线相应点的电平被强制拉低。然后随着电容的放电，NMOS管的栅极电平降低到一定值时NMOS管截止，I2C总线相应点电平不再被强制拉低。本发明提供的上述技术方案通过电路设计加速相应线路传输的信号向低电平跳变的速度，从而保证接收到的数据时序与发送的数据时序是相同的。进而延长了I2C总线的数据传输距离。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种I2C总线的辅助电路的结构图；
图2为本发明实施例提供的另一种I2C总线的辅助电路的结构图；
图3为本发明实施例提供的另一种I2C总线的辅助电路的结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
参见图1所示，为本发明实施例提供一种I2C总线的辅助电路，在I2C总线的串行数据线和串行时钟线上均设置本发明实施例提供的辅助电路，且连接在I2C总线的slave端附近，该电路包括：PMOS管Q1、NMOS管Q2、第一电阻R1、第二电阻R2、第三电阻R3、电容C2、直流电源VCC；
所述PMOS管Q1的栅极作为输入端，所述PMOS管Q1的源极与所述直流电源VCC相连，所述PMOS管Q1的漏极与所述电容C2的一端相连；
所述电容C2的另一端与所述NMOS管Q2的栅极相连；
所述NMOS管Q2的源极接地，所述NMOS管Q2的漏极与所述第三电阻R3的一端相连，且所述NMOS管Q2的漏极作为输出端；
所述第三电阻R3的另一端与所述直流电源VCC相连；
所述第一电阻R1的一端接地，所述第一电阻R1的另一端与所述NMOS管Q2的栅极相连；
所述第二电阻R2的一端连接所述PMOS管Q1的栅极，所述第二电阻R2的另一端连接所述PMOS管Q1的源极。
下面对I2C总线的辅助电路的工作原理进行详细阐述：
当I2C总线空闲时，串行数据线和串行时钟线传输的信号都是高电平，PMOS管Q1的源极和栅极的电平均为直流电源VCC的电平，PMOS管为截止状态，NMOS管Q2的漏极的电平为低电平，NMOS管为截止状态，本发明实施例提供的I2C总线的辅助电路不起作用。
当I2C总线的串行数据线或串行时钟线传输的信号由高电平向低电平跳变时，PMOS管Q1的栅极的电平由高电平向低电平跳变，当其电平低于一定值时，PMOS管Q1导通，PMOS管Q1的漏极瞬间变为高电平，NMOS管Q1的栅极也瞬间变为高电平，NMOS管Q2导通，NMOS管Q2的漏极电平被强制拉低，进而I2C总线相应点的电平被强制拉低。PMOS管Q1导通条件是Vgs≤Vgs(th)，其中Vgs表示PMOS管Q1的栅极与源极之间的电位差(Vb-VCC)，Vgs(th)通常为-0.7V。通常情况下VCC＝5V，则Vb降低到4.3V时，PMOS管Q1开始导通。
然后随着电容C2的放电，NMOS管Q2的栅极电平降低到一定值时NMOS管Q2截止，I2C总线相应点的电平不再被强制拉低。NMOS管Q2的导通持续时间由RC放电回路(电容C2和第一电阻R1)的充放电时间决定。NMOS管Q2的栅极的电平符合以下公式：
T＝0，表示PMOS管Q1导通的瞬间，电容C2通交流，NMOS管Q2的栅极电平Vd等于VCC，然后按照时间常数(R1*C2)放电，当Vd等于NMOS管Q2的开启电压Vgs(th)时，NMOS管Q2开始回到截止状态，Vd＝Vgs(th)求解出来的T值为，NMOS管Q2的导通持续时间。通常直流电源VCC是个定值，通过调节C2和R1的取值，实现NMOS管Q2导通持续的时间设置。
当I2C总线的串行数据线或串行时钟线传输的信号由低电平向高电平跳变时，PMOS管Q1的栅极的电平由低电平向高电平跳变，当其电平高于一定值时，PMOS管Q1变为截止状态，PMOS管Q1的漏极变为低电平，NMOS管Q1的保持在低电平，NMOS管Q2保持在截止状态，进而I2C总线相应点(E)的电平不被强制拉低。
即当I2C总线的串行数据线和串行时钟线传输的信号都是高电平，或者，当I2C总线的串行数据线或串行时钟线传输的信号由低电平向高电平跳变时，本发明实施例提供的I2C总线的辅助电路不对串行数据线和串行时钟线传输的信号有任何影响；当I2C总线的串行数据线或串行时钟线传输的信号由高电平向低电平跳变时，NMOS管Q2导通，I2C总线的相应线路的E点电平被强制拉低，加速相应线路传输的信号向低电平跳变的速度，且，当相应线路传输的信号跳变到低电平后，随着电容C2充电完成，NMOS管Q2的栅极电平回到低电平，NMOS管Q2截止，不再拉低E点电平，结束对相应线路传输的信号的影响。
上述技术方案提供的I2C总线的辅助电路，当I2C总线的串行数据线或串行时钟线传输的信号由高电平向低电平跳变时，PMOS管的栅极的电平向下跳变，当其电平低于一定值时，PMOS管导通，NMOS管的栅极也瞬间变为高电平，NMOS管导通，进而I2C总线相应点的电平被强制拉低。然后随着电容的放电，NMOS管的栅极电平降低到一定值时NMOS管截止，I2C总线相应点电平不再被强制拉低。本发明提供的上述技术方案通过电路设计加速相应线路传输的信号向低电平跳变的速度，从而保证接收到的数据时序与发送的数据时序是相同的。进而延长了I2C总线的数据传输距离。且电路简单，实现的成本较低。
实施例二
本发明实施例提供另一种I2C总线的辅助电路，相对于实施例一提供的方案，还包括串联于所述PMOS管Q1的栅极与所述I2C总线之间的第四电阻R4。图2示出了其具体电路图。
在PMOS管Q1导通瞬间A点电压符合下面公式：
由此公式推导出：
在PMOS管Q1导通瞬间，PMOS管Q1的栅极电平Vb是确定的，因此，通过调节第四电阻R4和第二电阻R2的比值，可以设置串行数据线或者串行时钟线由高电平向低电平跳变时，跳变到什么程度，PMOS管Q1和NMOS管Q2开始导通。
Q2的导通只在SCL或者SDA由高向低跳变的过程中发生，通过调节R2和R3的阻值的比例关系，可以设置SCL或者SDA向下跳变到哪个电平，Q2开始导通；通过调节C2和R5的值，可以调节C2充电放电的时间，从而可以调节Q2导通时间的长短。
实施例三
本发明实施例提供另一种I2C总线的辅助电路，相对于实施例一提供的方案，还包括串联于所述PMOS管Q1的栅极与所述I2C总线之间的比较器。图3示出了其具体结构图。
所述比较器的同相输入端与所述I2C总线相连，所述比较器的反向输入端与电压基准源VREF相连，所述比较器的电源端与所述直流电源VCC相连，所述比较器的接地端接地。
B点的开启电压可由比较器的输出端控制，比较器通过比较A点的电压Va和VREF的关系，来决定是否将B点电压拉低。具体的，当Va＞VREF时，比较器输出高电平，PMOS管Q1处于截止状态；Va≤VREF时，比较器输出低电平PMOS管Q1开始导通。通过比较器，能比较精准的设置PMOS管Q1导通和A点电压的关系，并且响应速度较快。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体与另一个实体区分开来，而不一定要求或者暗示这些实体之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对本发明所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (3)

1.一种I2C总线的辅助电路，其特征在于，包括：PMOS管、NMOS管、第一电阻、第二电阻、第三电阻、电容和直流电源；
所述PMOS管的栅极作为输入端，所述PMOS管的源极与所述直流电源相连，所述PMOS管的漏极与所述电容的一端相连；
所述电容的另一端与所述NMOS管的栅极相连；
所述NMOS管的源极接地，所述NMOS管的漏极与所述第三电阻的一端相连，且所述NMOS管的漏极作为输出端；
所述第三电阻的另一端与所述直流电源相连；
所述第一电阻的一端接地，所述第一电阻的另一端与所述NMOS管的栅极相连；
所述第二电阻的一端连接所述PMOS管的栅极，所述第二电阻的另一端连接所述PMOS管的源极。
2.根据权利要求1所述的电路，其特征在于，还包括：串联于所述PMOS管的栅极与所述I2C总线之间的第四电阻。
3.根据权利要求1所述的电路，其特征在于，还包括：串联于所述PMOS管的栅极与所述I2C总线之间的比较器；
所述比较器的同相输入端与所述I2C总线相连，所述比较器的反向输入端与电压基准源相连，所述比较器的电源端与所述直流电源相连，所述比较器的接地端接地。
CN201611220952.XA 2016-12-26 2016-12-26 一种i2c总线的辅助电路 Active CN106844274B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611220952.XA CN106844274B (zh) 2016-12-26 2016-12-26 一种i2c总线的辅助电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611220952.XA CN106844274B (zh) 2016-12-26 2016-12-26 一种i2c总线的辅助电路

Publications (2)

Publication Number Publication Date
CN106844274A CN106844274A (zh) 2017-06-13
CN106844274B true CN106844274B (zh) 2019-08-30

Family

ID=59136490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611220952.XA Active CN106844274B (zh) 2016-12-26 2016-12-26 一种i2c总线的辅助电路

Country Status (1)

Country Link
CN (1) CN106844274B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112367066B (zh) * 2020-11-10 2024-09-10 苏州坤元微电子有限公司 一种应用于无极性双总线的信号调理系统和方法
CN112650377B (zh) * 2020-12-22 2022-09-02 海光信息技术股份有限公司 一种i2c总线上拉供电方法、电路及芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362654B1 (en) * 2000-08-17 2002-03-26 U.S. Philips Corporation Bidirectional repeater using high and low threshold detection
CN101196867A (zh) * 2007-12-18 2008-06-11 南京异或科技有限公司 用于连接串口或通用串行总线架构接口装置
CN101770443A (zh) * 2009-01-07 2010-07-07 成都市华为赛门铁克科技有限公司 一种内部集成电路总线时序调节方法、相应装置及系统
CN103066988A (zh) * 2012-12-18 2013-04-24 深圳国微技术有限公司 一种限制输出端电压摆率的接口电路及其实现方法
CN105915050A (zh) * 2016-04-28 2016-08-31 西安航天民芯科技有限公司 一种由i2c控制的四路输出可调电源管理系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362654B1 (en) * 2000-08-17 2002-03-26 U.S. Philips Corporation Bidirectional repeater using high and low threshold detection
CN101196867A (zh) * 2007-12-18 2008-06-11 南京异或科技有限公司 用于连接串口或通用串行总线架构接口装置
CN101770443A (zh) * 2009-01-07 2010-07-07 成都市华为赛门铁克科技有限公司 一种内部集成电路总线时序调节方法、相应装置及系统
CN103066988A (zh) * 2012-12-18 2013-04-24 深圳国微技术有限公司 一种限制输出端电压摆率的接口电路及其实现方法
CN105915050A (zh) * 2016-04-28 2016-08-31 西安航天民芯科技有限公司 一种由i2c控制的四路输出可调电源管理系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"2线总线上升时间加速电路";MAXIM专栏;《国外电子元器件》;20080505(第5期);第73-74页

Also Published As

Publication number Publication date
CN106844274A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
CN104239240A (zh) 具有整合功能usb接口的电子装置
US10673477B2 (en) Communication device, adapter device, communication system
TWM499008U (zh) 輸出電壓可調式開關電源電路
CN106844274B (zh) 一种i2c总线的辅助电路
CN102609066A (zh) 多相电源供电电路
WO2022188361A1 (zh) Mbus主机发送电路、总线系统及信号发送方法
CN105553247A (zh) 开关电源的输出过压打嗝保护装置
CN109213711A (zh) 一种串口转换电路
WO2022134379A1 (zh) 总线通信电路及装置
CN104167724A (zh) 一种隔离型双向通信信号防雷器
US9608476B2 (en) Charging system and charging method thereof
CN107222213B (zh) 一种基于单片机技术的模数转换器
CN108599309A (zh) 多口usb快充电路
CN107562671B (zh) 通讯总线供电电路
EP3021638A1 (en) Remote radio unit and associated device
US8379357B2 (en) Resistance determining system for over voltage protection circuit
CN207677707U (zh) 一种精准可靠的uart通讯电平转换电路
CN107947782B (zh) 一种提高光耦传输特性的电路
CN213906694U (zh) 总线通信电路及装置
CN105261345B (zh) T‑con负载变化的电压控制电路、显示面板及显示装置
TW202331445A (zh) 快充協定晶片及其系統
CN207148219U (zh) 一种防反接、防温漂的电阻检测电路
CN105099138A (zh) 基于光耦传输的供电电路以及光耦传输模块
CN107491281B (zh) 一种扩展ddc通道的电路
US10756706B2 (en) PWM filter circuit and related control system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant