JP2017212585A - リンギング抑制回路 - Google Patents
リンギング抑制回路 Download PDFInfo
- Publication number
- JP2017212585A JP2017212585A JP2016104320A JP2016104320A JP2017212585A JP 2017212585 A JP2017212585 A JP 2017212585A JP 2016104320 A JP2016104320 A JP 2016104320A JP 2016104320 A JP2016104320 A JP 2016104320A JP 2017212585 A JP2017212585 A JP 2017212585A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- start timing
- ringing
- differential signal
- suppression circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
【課題】通信ドライバなどによる波形調整を妨げることなくリンギングを抑制する。【解決手段】リンギング抑制回路5は、伝送線路3を介して差動信号を伝送することで他のノードとの通信を行う通信回路6を備えたノードに設けられたものであり、抑制部7、動作制御部8および設定部9を備えている。抑制部7は、差動信号の伝送に伴い発生するリンギングを抑制する動作を行う。動作制御部8は、抑制部7の動作を制御するものであり、差動信号の信号レベルがレセッシブに変化したことを検出すると所定の開始タイミングで抑制部7による動作を開始する。設定部9は、抑制部7による動作の開始タイミングを調整する。【選択図】図1
Description
本発明は、一対の通信線を介した差動信号の伝送に伴い発生するリンギングを抑制するリンギング抑制回路に関する。
一対の通信線からなる伝送線路を介してデジタル信号を伝送する場合、受信側においては、信号レベルが変化するタイミングで信号エネルギーの一部が反射することで、オーバーシュートやアンダーシュートのような波形の歪み、すなわちリンギングが生じる問題がある。従来、このような波形歪みを抑制するため、様々な技術が提案されている。
例えば、通信バス間にスイッチング素子を設け、差動信号のレベルが変化したことを検出すると上記スイッチング素子を一定期間オンさせるといった簡単な構成のリンギング抑制回路でリンギングを抑制して通信の信頼性を高める技術が提案されている(例えば、特許文献1参照)。
上記した従来技術では、差動信号のレベルがドミナントからレセッシブに変化したことが検出されてからスイッチング素子のゲートに接続される抵抗の値などにより定まる一定時間が経過した時点でスイッチング素子がオンされる。つまり、上記従来技術では、スイッチング素子のオンタイミングが固定となっている。そのため、例えば差動信号のレベルがレセッシブに変化した後も波形調整を行うような構成の通信ドライバが存在する場合、その波形調整中にスイッチング素子がオンする可能性がある。そうすると、波形の調整が妨げられて波形に歪みが生じ、その結果、放射ノイズの増加を招くおそれがある。
本発明は上記事情に鑑みてなされたものであり、その目的は、通信ドライバなどによる波形調整を妨げることなくリンギングを抑制することができるリンギング抑制回路を提供することにある。
請求項1に記載のリンギング抑制回路(5、41、61)は、一対の通信線(3P、3N)を介して差動信号を伝送することで他のノード(2)との通信を行う通信回路(6)を備えたノード(2)に設けられたものであり、抑制部(7)、動作制御部(8)および調整部(9、43、52、53、55〜57、63)を備えている。抑制部は、差動信号の伝送に伴い発生するリンギングを抑制する動作を行う。動作制御部は、抑制部の動作を制御するものであり、差動信号の信号レベルがレセッシブに変化したことを検出すると所定の開始タイミングで抑制部による動作を開始する。
ここで、抑制部による動作の開始タイミングは、調整部により調整することが可能となっている。そのため、差動信号の信号レベルがレセッシブに変化した後も波形調整を行うような構成の通信ドライバが存在する場合でも、その波形調整が終了してから抑制部による動作を開始するように上記開始タイミングを調整すれば、抑制部の動作によって波形の調整が妨げられることはない。したがって、上記構成によれば、通信ドライバなどによる波形調整を妨げることなくリンギングを抑制することができる。
以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
(第1実施形態)
以下、本発明の第1実施形態について図1〜図5を参照して説明する。
(第1実施形態)
以下、本発明の第1実施形態について図1〜図5を参照して説明する。
図2に示す通信ネットワーク1は、車両に搭載される複数のノード2間の制御通信のために、それらのノード2がツイストペア線で構成される伝送線路3を介して接続されたネットワークである。各ノード2は、それぞれ車両の状態を検出するためのセンサ類やセンサからの情報に基づいてアクチュエータをコントロールする電子制御装置である。各ノード2には、それぞれ図示しない通信回路が設けられており、伝送線路3での通信プロトコル、例えばCANプロトコルに従って送信データや受信データを通信信号に変換し、他のノード2との通信を行う。伝送線路3の途中には、適宜、伝送線路3を分岐するための分岐コネクタ4が設けられている。
図1に示すリンギング抑制回路5は、通信回路6とともに、図2に示したノード2に設けられる。リンギング抑制回路5は、抑制部7、動作制御部8および設定部9を備える。抑制部7は、高電位側信号線3Pおよび低電位側信号線3Nからなる伝送線路3のインピーダンスを低下させることにより、差動信号の伝送に伴い発生するリンギングを抑制する動作を行う。なお、高電位側信号線3Pおよび低電位側信号線3Nは、一対の通信線に相当するものであり、以下、単に信号線3Pおよび信号線3Nと省略することもある。
動作制御部8は、抑制部7による動作を制御する。具体的には、動作制御部8は、差動信号の信号レベルがレセッシブを表すレベルに変化したことを検出すると所定の開始タイミングで抑制部7による動作を開始させる。設定部9は、外部より与えられる開始タイミング設定値に基づいて、動作制御部8における開始タイミングを設定する。つまり、本実施形態では、抑制部7による動作の開始タイミングを、開始タイミング設定値により調整することが可能となっている。したがって、設定部9は、開始タイミングを調整する調整部に相当する。
このようなリンギング抑制回路5の具体的な構成としては、例えば図3に示すような構成を採用することができる。図3に示すように、リンギング抑制回路5は、通信回路6とともに、信号線3P、3Nの間に並列に接続されている。リンギング抑制回路5は、ソースがいずれも信号線3Nに接続される4つのNチャネル型MOSFETであるトランジスタ10〜13を備えている。
トランジスタ10、12のゲートは、信号線3Pに接続されている。トランジスタ13のドレインは、信号線3Pに接続されており、トランジスタ11、12のドレインは、トランジスタ13のゲートに接続されているとともに可変抵抗器14を介して電源線15に接続されている。可変抵抗器14の抵抗値は、設定部9により設定される。電源線15には、リンギング抑制回路5の動作用の電源電圧VCCが供給される。
トランジスタ10のドレインは、抵抗素子16を介して電源線15に接続されているとともに、抵抗素子17を介してトランジスタ11のゲートに接続されている。また、トランジスタ11のゲートは、コンデンサ18を介して信号線3Nに接続されている。抵抗素子17およびコンデンサ18は、RCフィルタ回路19を構成している。
このような構成において、トランジスタ13により抑制部7が構成されている。なお、トランジスタ13は、スイッチング素子に相当し、そのゲートは導通制御端子に相当する。また、トランジスタ10〜12、可変抵抗器14、抵抗素子16およびRCフィルタ回路19により動作制御部8が構成されている。
可変抵抗器14および設定部9の具体的な構成としては、例えば図4に示すような構成を採用することができる。図4に示すように、可変抵抗器14は、一方の端子がトランジスタ13のゲートに接続された3つの抵抗素子R1〜R3と、それら抵抗素子R1〜R3のそれぞれと電源線15との間を開閉する3つのスイッチS1〜S3とにより構成されている。スイッチS1〜S3は、例えばPチャネル型MOSFETなどにより構成することができる。
設定部9は、設定値取得部20および選択回路21により構成されている。設定値取得部20は、開始タイミング設定値を取得し、その取得した開始タイミング設定値に基づいて、スイッチS1〜S3のオンオフを指令する指令信号を出力する。設定値取得部20は、通信などを介して外部より開始タイミング設定値を取得する構成を採用することができる。また、設定値取得部20は、例えば開始タイミング設定値が予め記憶された不揮発性メモリなどの記憶部から、開始タイミング設定値を読み出すことで取得する構成を採用することもできる。選択回路21は、設定値取得部20から与えられる指令信号に従い、スイッチS1〜S3をオンオフする。
次に、上記構成の作用について説明する。
この場合、伝送線路3は、ハイレベル、ロウレベルの2値信号を差動信号として伝送する。例えば、電源電圧が5Vの場合、信号線3P、3Nは、非ドライブ状態においていずれも中間電位である2.5Vに設定され、差動電圧は0Vであり、差動信号はレセッシブを表すロウレベルとなる。
この場合、伝送線路3は、ハイレベル、ロウレベルの2値信号を差動信号として伝送する。例えば、電源電圧が5Vの場合、信号線3P、3Nは、非ドライブ状態においていずれも中間電位である2.5Vに設定され、差動電圧は0Vであり、差動信号はレセッシブを表すロウレベルとなる。
そして、通信回路6の送信回路(図示略)が伝送線路3をドライブすると、信号線3Pは例えば3.5V以上に、信号線3Nは例えば1.5V以下にドライブされ、差動電圧は2V以上となり、差動信号はドミナントを表すハイレベルとなる。また、図示しないが、信号線3P、3Nの両端は120Ωの抵抗素子により終端されている。したがって、差動信号の信号レベルがハイレベルからロウレベルに変化する際には、伝送線路3が非ドライブ状態となり伝送線路3のインピーダンスが高くなることから、差動信号波形にリンギングが発生する。
そこで、リンギング抑制回路5は、差動信号の信号レベルがハイレベルからレセッシブを表すロウレベルに変化したことをトリガとして、トランジスタ13をターンオンさせて抑制部7による抑制動作を開始する。この動作は、次のようにして実現される。すなわち、差動信号のレベルがハイレベルの場合、トランジスタ10、12がオンしているため、トランジスタ11はオフしている。したがって、トランジスタ13はオフ状態となっている。
この状態から、差動信号の信号レベルがハイレベルからロウレベルに変化すると、トランジスタ10、12がターンオフするため、トランジスタ13がターンオンする。すると、信号線3P、3Nの間は、トランジスタ13のオン抵抗を介して接続されることになり、インピーダンスが低下する。これにより、差動信号の信号レベルがハイレベルからロウレベルに変化する立ち下がり期間に発生する波形歪みのエネルギーが上記オン抵抗により消費され、リンギングが抑制される。
ここで、トランジスタ13のターンオン時間は、可変抵抗器14の抵抗値を含む時定数により定まる。そのため、抑制部7による動作が開始される開始タイミングは、可変抵抗器14の抵抗値の設定により調整することができる。具体的には、可変抵抗器14の抵抗値を低くするほど開始タイミングが早くなり、抵抗値を高くするほど開始タイミングが遅くなる。このように、本実施形態では、抑制部7による動作が開始される開始タイミング、つまり差動信号の信号レベルがレセッシブを表すロウレベルに変化してから抑制部7による動作が開始されるまでの時間を調整することが可能となっている。
以上説明した本実施形態によれば、次のような効果が得られる。
従来のリンギング抑制回路では、抑制動作の開始タイミングは固定されていた。そのため、従来のリンギング抑制回路では、例えば、図5(a)に示すように、差動信号のレベルが十分に低下しないうちに、例えば差動信号が0.8V付近からトランジスタ13のゲート電圧が上昇し、差動信号が0Vになるまでに抑制動作が行われてしまう可能性がある。そうすると、差動信号の波形に歪みが生じ、放射ノイズが増加するおそれがある。
従来のリンギング抑制回路では、抑制動作の開始タイミングは固定されていた。そのため、従来のリンギング抑制回路では、例えば、図5(a)に示すように、差動信号のレベルが十分に低下しないうちに、例えば差動信号が0.8V付近からトランジスタ13のゲート電圧が上昇し、差動信号が0Vになるまでに抑制動作が行われてしまう可能性がある。そうすると、差動信号の波形に歪みが生じ、放射ノイズが増加するおそれがある。
これに対し、本実施形態のリンギング抑制回路5では、抑制部7による動作の開始タイミングは、設定部9により任意の値に設定すること、つまり調整が可能となっている。そのため、例えば、図5(b)に示すように、差動信号のレベルが十分に低下してから、例えば差動信号が0.1V付近からトランジスタ13のゲート電圧が上昇するように開始タイミングを設定することができる。このようにすれば、差動信号に波形歪みが生じることがなくなる。
なお、図5(c)は、図5(a)および図5(b)の各差動信号波形の差分を表している。この図5(c)からも、本実施形態のリンギング抑制回路5によれば、抑制動作の開始タイミングの調整機能が無い従来の構成において開始タイミングが最適ではない場合に生じる140mV程度の波形歪みが解消されることが分かる。
このように、本実施形態のリンギング抑制回路5では、抑制部7による動作の開始タイミングを設定部9により任意の値に設定することが可能となっている。そのため、各ノード2のいずれかの通信回路6が、差動信号の信号レベルがレセッシブに変化した後も波形調整を行うような構成の通信ドライバを備えている場合でも、その波形調整が終了してから抑制部7による動作を開始するように開始タイミングを調整すれば、抑制部7の動作によって波形の調整が妨げられることはない。したがって、本実施形態によれば、通信ドライバなどによる波形調整を妨げることなくリンギングを抑制することができる。
また、本実施形態では、抑制部7は、信号線3P、3Nの間に接続されるトランジスタ13により構成されており、設定部9は、そのトランジスタ13のターンオン時間を可変抵抗器14の抵抗値により調整することで開始タイミングを任意の値に設定するといった比較的簡単な回路構成となっている。したがって、本実施形態によれば、従来のリンギング抑制回路に対し、大幅な回路規模の増加を招くことなく、上述したような効果を得ることができる。
(第2実施形態)
以下、第2実施形態について図6を参照して説明する。
第1実施形態では、トランジスタ13のターンオン時間を調整するための可変抵抗器として、スイッチS1〜S3を介して3つの抵抗素子R1〜R3を並列接続し、スイッチS1〜S3のオンオフにより抵抗値を調整する構成を説明した。しかし、上記可変抵抗器としては、その抵抗値を任意の値に調整することが可能な構成であればよく、例えば、図6に示すような構成でもよい。
以下、第2実施形態について図6を参照して説明する。
第1実施形態では、トランジスタ13のターンオン時間を調整するための可変抵抗器として、スイッチS1〜S3を介して3つの抵抗素子R1〜R3を並列接続し、スイッチS1〜S3のオンオフにより抵抗値を調整する構成を説明した。しかし、上記可変抵抗器としては、その抵抗値を任意の値に調整することが可能な構成であればよく、例えば、図6に示すような構成でもよい。
図6に示す可変抵抗器31は、3つの抵抗素子R31〜R33と、2つのスイッチS31、S32とにより構成されている。抵抗素子R31〜R33は、電源線15およびトランジスタ13のゲートの間に直列接続されている。スイッチS31は、電源線15と抵抗素子R31、R32の相互接続点との間を開閉する。スイッチS32は、電源線15と抵抗素子R32、R33の相互接続点との間を開閉する。スイッチS31、S32は、例えばPチャネル型MOSFETなどにより構成することができる。
この場合、設定部9の設定値取得部20は、開始タイミング設定値に基づいて、スイッチS31、S32のオンオフを指令する指令信号を出力する。また、設定部9の選択回路21は、設定値取得部20から与えられる指令信号に従い、スイッチS31、S32をオンオフする。このような構成によっても、抵抗値を任意の値に調整することができ、ひいては、抑制部7による動作の開始タイミングを調整することができる。したがって、本実施形態によっても、第1実施形態と同様の作用および効果を得ることができる。
なお、可変抵抗器として、3つの抵抗素子R1〜R3を並列に接続する構成や3つの抵抗素子R31〜R33を直列に接続する構成を説明したが、並列または直列に接続する抵抗素子の数は、2つでもよいし、4つ以上でもよい。そして、抵抗素子の数や、それらの抵抗値については、必要とする開始タイミングに応じて適宜変更すればよい。また、抵抗素子を直列に接続する構成と並列に接続する構成とを組み合わせて、所望する開始タイミングを実現することも可能である。
(第3実施形態)
以下、第3実施形態について図7および図8を参照して説明する。
図7に示すように、本実施形態のリンギング抑制回路41は、第1実施形態のリンギング抑制回路5に対し、可変抵抗器14に代えて可変電流源42を備えている点が異なる。可変電流源42の電流値は、設定部43により設定される。
以下、第3実施形態について図7および図8を参照して説明する。
図7に示すように、本実施形態のリンギング抑制回路41は、第1実施形態のリンギング抑制回路5に対し、可変抵抗器14に代えて可変電流源42を備えている点が異なる。可変電流源42の電流値は、設定部43により設定される。
可変電流源42および設定部43の具体的な構成としては、例えば図8に示すような構成を採用することができる。図8に示すように、可変電流源42は、Pチャネル型MOSFETであるトランジスタ44、45、ダイオードD41、抵抗素子R41〜R44およびスイッチS41〜S43により構成されている。
トランジスタ44のドレインは、ダイオードD41を順方向に介してトランジスタ13のゲートに接続されている。トランジスタ44、45は、互いのソースおよびゲートがそれぞれ共通に接続されている。また、トランジスタ45のゲートおよびドレインは接続されている。したがって、トランジスタ44、45によりカレントミラー回路が構成されている。トランジスタ45のドレインと回路の基準電位となるグランドとの間には、抵抗素子R41〜R44が直列接続されている。
スイッチS41は、抵抗素子R41、R42の相互接続点とグランドとの間を開閉する。スイッチS42は、抵抗素子R42、R43の相互接続点とグランドとの間を開閉する。スイッチS43は、抵抗素子R43、R44の相互接続点とグランドとの間を開閉する。スイッチS41〜S43は、例えばNチャネル型MOSFETなどにより構成することができる。
設定部43の設定値取得部46は、取得した開始タイミング設定値に基づいて、スイッチS41〜S43のオンオフを指令する指令信号を出力する。選択回路47は、設定値取得部46から与えられる指令信号に従い、スイッチS41〜S43をオンオフする。このような構成によれば、スイッチS41〜S43のオンオフに応じて、トランジスタ13がターンオンする際にゲートに供給される電流の値が変化する。
したがって、このような構成によっても、トランジスタ13のターンオン時間を任意の値に調整することができ、ひいては、抑制部7による動作の開始タイミングを調整することができる。したがって、本実施形態によっても、第1実施形態と同様の作用および効果を得ることができる。
(第4および第5実施形態)
以下、第4および第5実施形態について図9および図10を参照して説明する。
上記各実施形態では、通信などを介して取得した開始タイミング設定値や予め記憶部に記憶された開始タイミング設定値などに基づいて開始タイミングの調整を行う構成を説明したが、例えば製造段階などでの初期的な調整において開始タイミングの調整を行うことも可能である。
以下、第4および第5実施形態について図9および図10を参照して説明する。
上記各実施形態では、通信などを介して取得した開始タイミング設定値や予め記憶部に記憶された開始タイミング設定値などに基づいて開始タイミングの調整を行う構成を説明したが、例えば製造段階などでの初期的な調整において開始タイミングの調整を行うことも可能である。
図9に示すように、第4実施形態の可変抵抗器51は、図6に示した可変抵抗器31に対し、スイッチS31、S32に代えてヒューズ52、53を備えている点が異なる。この場合、リンギング抑制回路を含む電子制御装置などの製造工程において、所望する開始タイミングとなるように、ヒューズ52、53の溶断が行われる。したがって、第4実施形態では、設定値取得部20および選択回路21からなる設定部9が不要となり、ヒューズ52、53が調整部に相当する。
図10に示すように、第5実施形態の可変電流源54は、図8に示した可変電流源42に対し、スイッチS41〜S43に代えてヒューズ55〜57を備えている点が異なる。この場合、リンギング抑制回路を含む電子制御装置などの製造工程において、所望する開始タイミングとなるように、ヒューズ55〜57の溶断が行われる。したがって、第5実施形態では、設定値取得部46および選択回路47からなる設定部43が不要となり、ヒューズ55〜57が調整部に相当する。
これらの構成によっても、トランジスタ13のターンオン時間を任意の値に調整することができ、ひいては、抑制部7による動作の開始タイミングを調整することができる。したがって、第4および第5実施形態によっても、第1実施形態と同様の作用および効果を得ることができる。さらに、第4および第5実施形態によれば、設定部9、43が不要となるため、その分だけ、回路規模を小さく抑えることができる。
(第6実施形態)
以下、第6実施形態について図11〜図13を参照して説明する。
図11に示すように、第6実施形態のリンギング抑制回路61は、差動信号に歪みが生じているか否かを検出する歪み検出部62を備えている。調整部63は、歪み検出部62の検出結果に基づいて、抑制部7による動作の開始タイミングを調整する。つまり、本実施形態では、差動信号に歪みが生じているか否かに基づいて、開始タイミングが自動調整されるようになっている。
以下、第6実施形態について図11〜図13を参照して説明する。
図11に示すように、第6実施形態のリンギング抑制回路61は、差動信号に歪みが生じているか否かを検出する歪み検出部62を備えている。調整部63は、歪み検出部62の検出結果に基づいて、抑制部7による動作の開始タイミングを調整する。つまり、本実施形態では、差動信号に歪みが生じているか否かに基づいて、開始タイミングが自動調整されるようになっている。
歪み検出部62の具体的な構成としては、例えば図12に示すような構成を採用することができる。図12に示すように、歪み検出部62は、微分回路64、コンパレータ65、電圧源66、ボルテージフォロア67およびエッジ検出回路68を備えている。微分回路64は、コンデンサC61および抵抗素子R61の直列回路から構成されており、その入力端子となるコンデンサC61の一方の端子は信号線3Nに接続されている。微分回路64の出力端子となるコンデンサC61の他方の端子および抵抗素子R61の一方の端子は、コンパレータ65の非反転入力端子に接続されている。抵抗素子R61の他方の端子は、基準電源線69に接続されている。
電圧源66は、基準電源線69の電位を基準として、差動信号の歪み検出のためのしきい値となる閾値電圧を生成するもので、その閾値電圧はコンパレータ65の反転入力端子に与えられている。ボルテージフォロア67は、OPアンプにより構成されており、その入力端子(OPアンプの非反転入力端子)には所定の基準電位が与えられており、その出力端子(OPアンプの出力端子)は基準電源線69に接続されている。
エッジ検出回路68は、Dフリップフロップにより構成されており、その入力端子Dには、回路の電源電圧が与えられている。エッジ検出回路68のクロック端子Cには、コンパレータ65の出力信号が与えられている。エッジ検出回路68の出力端子Qから出力される出力信号は、調整部63に与えられている。調整部63は、エッジ検出回路68に対し、後述するようなタイミングでリセット信号を出力する。
次に、上記構成の作用および効果について説明する。
第1実施形態で前述したとおり、差動信号のレベルが十分に低下しないうちに抑制動作が行われると差動信号の波形に歪みが生じる。そして、差動信号の波形に歪みが生じる期間における差動信号の低下の傾きは、波形に歪みが生じていない期間における傾きに比べ、急峻なものとなる。つまり、差動信号の波形に歪みが生じる期間では、差動信号の変化量が大きくなる(変化率が高くなる)。
第1実施形態で前述したとおり、差動信号のレベルが十分に低下しないうちに抑制動作が行われると差動信号の波形に歪みが生じる。そして、差動信号の波形に歪みが生じる期間における差動信号の低下の傾きは、波形に歪みが生じていない期間における傾きに比べ、急峻なものとなる。つまり、差動信号の波形に歪みが生じる期間では、差動信号の変化量が大きくなる(変化率が高くなる)。
本実施形態では、このような点に着目し、歪み検出部62は、信号線3Nの電圧波形を微分することで波形の変化量を判定し、波形の変化量がしきい値以上になると差動信号の波形に歪みが生じていると判断する。そして、歪み検出部62により波形に歪みが生じていると判断されると、調整部63は、抑制部7の動作開始を遅らせるように開始タイミングを調整する。
以下、図13のタイミングチャートを参照しながら、上記構成による動作を説明する。なお、この場合、開始タイミングの設定値は、例えば、設定値Ta、TbおよびTcの3つであり、それらのうち設定値Taが最も早いタイミングであり、設定値Tcが最も遅いタイミングであるとする。
図13に示すように、差動信号のレベルが十分に低下するまでに抑制動作が開始されると差動信号の波形に歪みが生じる。これに伴い、時刻t1にて微分回路64の出力電圧が上昇して閾値電圧に達すると、コンパレータ65の出力信号がハイレベルに転じる。すると、エッジ検出回路68の出力信号がハイレベルとなり、これを受けて調整部63は、開始タイミングの設定値を1段階遅らせる。例えば、この場合、当初の開始タイミングが設定値Taであったとすると、それよりも1段階遅い設定値Tbに変更される。なお、設定値は複数段階遅らせてもよい。
調整部63は、開始タイミングを変更した後、あるいは変更すると同時に、エッジ検出回路68に対し、リセット信号を出力する。これにより、エッジ検出回路68の出力信号はロウレベルに転じる。上記構成では、このような動作が繰り返し実行されることで、抑制部7による動作の開始タイミングが最適なタイミングに自動的に調整される。
したがって、本実施形態によれば、通信やメモリなどへの記憶による手動での調整が不要になるというメリットがある。また、伝送線路3に接続されるノード2の数が変更されるなどして、差動信号がドミナントからレセッシブに変化する際の信号の傾き(変化率)が変化した場合でも、それに応じて自動的に最適な開始タイミングで抑制動作を実施することができる。
(第7実施形態)
以下、第7実施形態について図14を参照して説明する。
第6実施形態では、歪み検出部62により歪みが検出されると直ちに開始タイミングが変更されるようになっていたが、歪み検出部62により複数回連続して歪みが検出されると開始タイミングを変更するようにしてもよい。このような変更は、図14に示すように、歪み検出部62と調整部63との間にノイズ除去フィルタ71を追加することで実現可能である。
以下、第7実施形態について図14を参照して説明する。
第6実施形態では、歪み検出部62により歪みが検出されると直ちに開始タイミングが変更されるようになっていたが、歪み検出部62により複数回連続して歪みが検出されると開始タイミングを変更するようにしてもよい。このような変更は、図14に示すように、歪み検出部62と調整部63との間にノイズ除去フィルタ71を追加することで実現可能である。
このような構成によれば、例えば信号線3Nに重畳するノイズなどに起因して差動信号の波形に歪みが生じていると誤判定する可能性が低くなる。その結果、抑制部7による動作の開始タイミングが誤ったタイミングに設定されることを防止できる。
(その他の実施形態)
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
抑制部7および動作制御部8の具体的構成としては、差動信号のレベルが変化すると伝送線路3のインピーダンスを低下させて差動信号の伝送に伴い発生するリンギングを抑制する動作を行い得る構成であれば、適宜変更可能である。例えば、抑制部7として、特開2012−244220号公報に記載されているような構成、つまり信号線3P、3N間に複数のスイッチング素子を直列接続した構成を採用してもよい。あるいは、抑制部7として、信号線3P、3N間にスイッチング素子および抵抗素子を直列接続した構成を採用してもよい。そして、この場合、動作制御部8の構成についても、抑制部7の変更に合わせて変更すればよい。
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
抑制部7および動作制御部8の具体的構成としては、差動信号のレベルが変化すると伝送線路3のインピーダンスを低下させて差動信号の伝送に伴い発生するリンギングを抑制する動作を行い得る構成であれば、適宜変更可能である。例えば、抑制部7として、特開2012−244220号公報に記載されているような構成、つまり信号線3P、3N間に複数のスイッチング素子を直列接続した構成を採用してもよい。あるいは、抑制部7として、信号線3P、3N間にスイッチング素子および抵抗素子を直列接続した構成を採用してもよい。そして、この場合、動作制御部8の構成についても、抑制部7の変更に合わせて変更すればよい。
第6および第7実施形態では、差動信号の波形に歪みが無いと判断された場合、開始タイミングの変更は行われず、現状の開始タイミングが維持されるようになっていた。しかし、差動信号の波形に歪みが無いと判断された場合、開始タイミングの設定値を1段階または複数段階早めるように変更してもよい。また、歪み検出部62は、信号線3Nの電圧波形を微分することで波形の変化量を判定していたが、信号線3Pの電圧波形を微分することで波形の変化量を判定してもよい。この場合、歪み検出部62の構成を適宜変更すればよい。
通信プロトコルはCANに限ることなく、一対の通信線を介して差動信号を伝送する通信プロトコルであれば適用が可能である。
通信プロトコルはCANに限ることなく、一対の通信線を介して差動信号を伝送する通信プロトコルであれば適用が可能である。
2…ノード、3P…高電位側信号線、3N…低電位側信号線、5、41、61…リンギング抑制回路、6…通信回路、7…抑制部、8…動作制御部、9、43…設定部、52、53、55〜57…ヒューズ、13…トランジスタ、62…歪み検出部、63…調整部。
Claims (9)
- 一対の通信線(3P、3N)を介して差動信号を伝送することで他のノード(2)との通信を行う通信回路(6)を備えたノード(2)に設けられたリンギング抑制回路(5、41、61)であって、
前記差動信号の伝送に伴い発生するリンギングを抑制する動作を行う抑制部(7)と、
前記抑制部の動作を制御するもので、前記差動信号の信号レベルがレセッシブに変化したことを検出すると所定の開始タイミングで前記抑制部による動作を開始する動作制御部(8)と、
前記開始タイミングを調整する調整部(9、43、52、53、55〜57、63)と、
を備えるリンギング抑制回路。 - 前記抑制部は、前記一対の通信線間に接続されるスイッチング素子(13)を備え、
前記動作制御部は、前記抑制部による動作を開始する際、前記スイッチング素子をオンするようになっており、
前記調整部(9、43、52、53、55〜57、63)は、前記スイッチング素子のターンオン時間を調整することで前記開始タイミングを調整する請求項1に記載のリンギング抑制回路。 - 前記調整部(9、52、53)は、前記スイッチング素子の導通制御端子に接続される抵抗の値を調整することにより前記ターンオン時間を調整する請求項2に記載のリンギング抑制回路。
- 前記調整部(43、55〜57)は、ターンオン時に前記スイッチング素子の導通制御端子に供給される電流の値を調整することにより前記ターンオン時間を調整する請求項2に記載のリンギング抑制回路。
- さらに、前記差動信号に歪みが生じているか否かを検出する歪み検出部(62)を備え、
前記調整部(63)は、前記歪み検出部の検出結果に基づいて前記開始タイミングを調整する請求項1から4のいずれか一項に記載のリンギング抑制回路。 - 前記調整部(63)は、前記歪み検出部により歪みが検出されると、前記開始タイミングを変更する請求項5に記載のリンギング抑制回路。
- 前記調整部(63)は、前記歪み検出部により複数回連続して歪みが検出されると、前記開始タイミングを変更する請求項5に記載のリンギング抑制回路。
- 前記調整部(9、43)は、前記通信を介して与えられる設定値に基づいて前記開始タイミングを設定する請求項1から4のいずれか一項に記載のリンギング抑制回路。
- さらに、前記動作開始タイミングの設定値が記憶された記憶部(20、46)を備え、
前記調整部(9、43)は、前記記憶部に記憶された前記設定値に基づいて前記開始タイミングを設定する請求項1から4のいずれか一項に記載のリンギング抑制回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016104320A JP2017212585A (ja) | 2016-05-25 | 2016-05-25 | リンギング抑制回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016104320A JP2017212585A (ja) | 2016-05-25 | 2016-05-25 | リンギング抑制回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017212585A true JP2017212585A (ja) | 2017-11-30 |
Family
ID=60476890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016104320A Pending JP2017212585A (ja) | 2016-05-25 | 2016-05-25 | リンギング抑制回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017212585A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11979253B2 (en) | 2021-03-04 | 2024-05-07 | Kabushiki Kaisha Toshiba | Ringing suppression circuit |
-
2016
- 2016-05-25 JP JP2016104320A patent/JP2017212585A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11979253B2 (en) | 2021-03-04 | 2024-05-07 | Kabushiki Kaisha Toshiba | Ringing suppression circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4265615B2 (ja) | 信号ドライバ | |
US10666320B2 (en) | Ringing suppression circuit | |
JP6555208B2 (ja) | リンギング抑制回路 | |
KR100846369B1 (ko) | 출력 드라이빙 장치 | |
US8884680B2 (en) | Signal electric potential conversion circuit | |
US11546188B2 (en) | Transceiver device for a bus system and operating method therefor | |
JP2008113196A (ja) | 信号検知回路 | |
JP7168332B2 (ja) | リンギング抑制回路 | |
US20120256655A1 (en) | Integrated circuit | |
CN114747184A (zh) | 带环抑制的总线收发器 | |
KR100771544B1 (ko) | 출력회로 | |
JP4808053B2 (ja) | インターフェース回路およびその制御方法 | |
US7456651B2 (en) | On-die termination apparatus for semiconductor memory having exact comparison voltage characteristic and method of controlling the same | |
JP2017212585A (ja) | リンギング抑制回路 | |
JP6524981B2 (ja) | リンギング抑制回路 | |
WO2021039498A1 (ja) | リンギング抑制回路 | |
JP2018045583A (ja) | 信号処理装置 | |
US7518411B2 (en) | Data receiving apparatus using semi-dual reference voltage | |
JP2010219943A (ja) | ドライバ回路 | |
US8773175B2 (en) | Signal transmission circuit for enhancing signal integrity | |
US10348276B2 (en) | Loop delay optimization for multi-voltage self-synchronous systems | |
JP4454013B2 (ja) | 差動出力回路 | |
KR20080000424A (ko) | 반도체 메모리의 출력 버퍼 | |
CN105453435B (zh) | 一种集成电路芯片及其阻抗校准方法 | |
CN112789605B (zh) | 嵌入式通用串行总线2中继器 |