JP4265615B2 - 信号ドライバ - Google Patents
信号ドライバ Download PDFInfo
- Publication number
- JP4265615B2 JP4265615B2 JP2006098048A JP2006098048A JP4265615B2 JP 4265615 B2 JP4265615 B2 JP 4265615B2 JP 2006098048 A JP2006098048 A JP 2006098048A JP 2006098048 A JP2006098048 A JP 2006098048A JP 4265615 B2 JP4265615 B2 JP 4265615B2
- Authority
- JP
- Japan
- Prior art keywords
- pull
- emphasis
- signal
- driver
- voltage power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018514—Interface arrangements with at least one differential stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0282—Provision for current-mode coupling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
本出力ドライバは差動出力ドライバ(differential output driver)における使用に適しており、さらに電流モード論理、CML、のような電流ベースの回路における使用に適している。周知のように、差動出力ドライバは真および相補波形信号各々を2本の出力リード線に出力し、これらは組になって1つのデータ論理信号を構成する。分かり易さの目的から最初の説明は差動ドライバの半分、すなわち差動信号の真のコンポーネントを出力する差動出力ドライバの部分、にのみ適用される。 これはシングル出力ドライバに類似することになる。差動ドライバ全体としてはさらに真の信号(true signal)成分を形成する回路に相似し、真の信号成分の論理的相補を形成するように設計された相補回路を含むことが理解されよう。差動出力ドライバ全体は本考察で後ほど説明される。
38 デジタル・コンパレータ
40 プリ・エンファシス・コントローラ
71 プルアップ
73 プルダウン1
75 プルダウン2
61 制御回路
41 データ用プリ・ドライバ
43 エンファシス用プリ・ドライバ
59 オン/オフ
71 プルアップ
73 プルダウン1
75 プルダウン2
Claims (2)
- 第1の電圧パワーレイルと、前記第1の電圧パワーレイルより低い電圧レベルを有する第2の電圧パワーレイルと、に接続された信号ドライバであって、
前記第1の電圧パワーレイルと出力ノードとの間に接続される第1のプルアップ装置と、
前記第2の電圧パワーレイルに接続される第1のプルダウン装置と、
前記第1のプルダウン装置と前記出力ノードを選択的に接続するデータ切り替え装置と、
前記第2の電圧パワーレイルに接続される第2のプルダウン装置と、
前記第2のプルダウン装置と前記出力ノードを選択的に接続するエンファシス切替え装置と、
前記第1の電圧パワーレイルに一端が接続された第3のプルアップ装置と、前記第2の電圧パワーレイルに一端が接続された第1の電流源と、前記第3のプルアップ装置の他端と前記第1の電流源の他端とを選択的に接続する第1の切り替え回路と、を含み、前記データ切替え装置を制御するデータ用プリ・ドライバと、
前記第1の電圧パワーレイルに一端が接続された第4のプルアップ装置と、前記第2の電圧パワーレイルに一端が接続された第2の電流源と、前記第4のプルアップ装置の他端と前記第2の電流源の他端とを選択的に接続する第2の切り替え回路と、を含み、前記エンファシス切替え装置を制御するエンファシス用プリ・ドライバと、
前記第1の切り替え回路、前記第2の切り替え回路、前記第1の電流源、及び前記第2の電流源を制御する制御回路と、
を含む、信号ドライバ。 - 第1のデータ信号と及び前記第1のデータ信号と差動信号を構成する第2のデータ信号を出力し、第1の電圧パワーレイルと、前記第1の電圧パワーレイルより低い電圧レベルを有する第2の電圧パワーレイルと、に接続された信号ドライバであって、
前記第1の電圧パワーレイルと前記第1のデータ信号を出力する第1の出力ノードとの間に接続される第1のデータ・プルアップ装置と、
前記第2の電圧パワーレイルに接続される第1のデータ・プルダウン装置と、
前記第1のデータ・プルダウン装置と前記第1の出力ノードを選択的に接続する第1のデータ切り替え装置と、
前記第2の電圧パワーレイルに接続される第1のエンファシス・プルダウン装置と、
前記第1のエンファシス・プルダウン装置と前記第1の出力ノードを選択的に接続する第1のエンファシス切替え装置と、
前記第1の電圧パワーレイルに一端が接続された第2のデータ・プルアップ装置と、前記第2の電圧パワーレイルに一端が接続された第1の電流源と、前記第2のデータ・プルアップ装置の他端と前記第1の電流源の他端とを選択的に接続する第1の切り替え回路と、を含み、前記第1のデータ切替え装置を制御する第1のデータ用プリ・ドライバと、
前記第1の電圧パワーレイルに一端が接続された第1のエンファシス・プルアップ装置と、前記第2の電圧パワーレイルに一端が接続された第2の電流源と、前記第1のエンファシス・プルアップ装置の他端と前記第2の電流源の他端とを選択的に接続する第2の切り替え回路と、を含み、前記第1のエンファシス切替え装置を制御する第1のエンファシス用プリ・ドライバと、
前記第1の電圧パワーレイルと前記第2のデータ信号を出力する第2の出力ノードとの間に接続される第3のデータ・プルアップ装置と、
前記第2の電圧パワーレイルに接続される第3のデータ・プルダウン装置と、
前記第3のデータ・プルダウン装置と前記第2の出力ノードを選択的に接続する第2のデータ切り替え装置と、
前記第2の電圧パワーレイルに接続される第3のエンファシス・プルダウン装置と、
前記第3のエンファシス・プルダウン装置と前記第2の出力ノードを選択的に接続する第2のエンファシス切替え装置と、
前記第1の電圧パワーレイルに一端が接続された第4のデータ・プルアップ装置と、前記第2の電圧パワーレイルに一端が接続された第3の電流源と、前記第4のデータ・プルアップ装置の他端と前記第3の電流源の他端とを選択的に接続する第3の切り替え回路と、を含み、前記第2のデータ切替え装置を制御する第2のデータ用プリ・ドライバと、
前記第1の電圧パワーレイルに一端が接続された第2のエンファシス・プルアップ装置と、前記第2の電圧パワーレイルに一端が接続された第4の電流源と、前記第2のエンファシス・プルアップ装置の他端と前記第4の電流源の他端とを選択的に接続する第4の切り替え回路と、を含み、前記第2のエンファシス切替え装置を制御する第2のエンファシス用プリ・ドライバと、
前記第1〜第4の切り替え回路、前記第1〜4の電流源を制御する制御回路と、
を含む、信号ドライバ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/095,882 US7233165B2 (en) | 2005-03-31 | 2005-03-31 | High speed driver for serial communications |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006287939A JP2006287939A (ja) | 2006-10-19 |
JP4265615B2 true JP4265615B2 (ja) | 2009-05-20 |
Family
ID=37030805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006098048A Expired - Fee Related JP4265615B2 (ja) | 2005-03-31 | 2006-03-31 | 信号ドライバ |
Country Status (3)
Country | Link |
---|---|
US (1) | US7233165B2 (ja) |
JP (1) | JP4265615B2 (ja) |
CN (1) | CN100557978C (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7471107B1 (en) | 2004-05-12 | 2008-12-30 | Pmc-Sierra, Inc. | Active biasing in metal oxide semiconductor (MOS) differential pairs |
US20070013411A1 (en) * | 2005-07-14 | 2007-01-18 | Kazi Asaduzzaman | Apparatus and methods for programmable slew rate control in transmitter circuits |
US7560961B1 (en) * | 2006-08-11 | 2009-07-14 | Marvell International Ltd. | Voltage driver circuit |
TWI347083B (en) * | 2006-09-26 | 2011-08-11 | Fujitsu Ltd | Conversion circuit for converting differential signal into single-phase signal |
US7876133B1 (en) * | 2006-09-27 | 2011-01-25 | Cypress Semiconductor Corporation | Output buffer circuit |
US7979039B2 (en) * | 2007-09-24 | 2011-07-12 | Intel Corporation | Pre-distorting a transmitted signal for offset cancellation |
US8315303B1 (en) * | 2008-04-25 | 2012-11-20 | Pmc-Sierra, Inc. | Phase pre-emphasis for a serial data transmitter |
KR100913528B1 (ko) * | 2008-08-26 | 2009-08-21 | 주식회사 실리콘웍스 | 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템 |
US8106684B2 (en) * | 2008-09-24 | 2012-01-31 | Sony Corporation | High-speed low-voltage differential signaling system |
KR101024817B1 (ko) | 2008-11-12 | 2011-03-24 | 주식회사 동부하이텍 | 차동 고대역 강조 구동장치 |
US8269522B2 (en) * | 2009-12-14 | 2012-09-18 | St-Ericsson Sa | Active eye opener for current-source driven, high-speed serial links |
JP2012049784A (ja) * | 2010-08-26 | 2012-03-08 | Renesas Electronics Corp | 出力バッファ回路及び半導体装置 |
US8686781B2 (en) * | 2010-10-19 | 2014-04-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Voltage-mode driver with controllable output swing |
US8446168B2 (en) * | 2010-12-14 | 2013-05-21 | Qualcomm, Incorporated | Pre-emphasis technique for on-chip voltage-driven single-ended-termination drivers |
KR101824518B1 (ko) * | 2011-05-13 | 2018-02-01 | 삼성전자 주식회사 | 전자 기기에서 디바이스 제어 방법 및 장치 |
JP2012243891A (ja) * | 2011-05-18 | 2012-12-10 | Sony Corp | 半導体レーザー駆動回路及び半導体レーザー装置 |
US8736306B2 (en) | 2011-08-04 | 2014-05-27 | Micron Technology, Inc. | Apparatuses and methods of communicating differential serial signals including charge injection |
US9225565B2 (en) | 2012-03-20 | 2015-12-29 | Intel Deutschland Gmbh | Device for generating a vector-modulated output signal and method for generating a vector-modulated output signal |
CN103234640B (zh) * | 2013-04-02 | 2015-07-22 | 电子科技大学 | 一种红外焦平面阵列的扫描控制电路 |
US9065399B2 (en) * | 2013-06-14 | 2015-06-23 | Altera Corporation | Programmable high-speed voltage-mode differential driver |
TWI722090B (zh) * | 2016-02-22 | 2021-03-21 | 日商新力股份有限公司 | 傳送裝置、傳送方法及通訊系統 |
US10374601B2 (en) | 2017-05-04 | 2019-08-06 | Hamilton Sundstrand Corporation | Discrete input |
US10476256B2 (en) | 2017-05-05 | 2019-11-12 | Hamilton Sundstrand Corporation | Ground/voltage open input |
KR102624455B1 (ko) * | 2019-04-16 | 2024-01-11 | 에스케이하이닉스 주식회사 | 구동 회로 및 이를 포함하는 광 송신기 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5857001A (en) * | 1997-02-10 | 1999-01-05 | International Business Machines Corporation | Off chip driver with precompensation for cable attenuation |
JPH1125678A (ja) * | 1997-06-27 | 1999-01-29 | Samsung Electron Co Ltd | 出力ドライバ及び半導体メモリ装置 |
TW440767B (en) * | 1998-06-02 | 2001-06-16 | Fujitsu Ltd | Method of and apparatus for correctly transmitting signals at high speed without waveform distortion |
TW415145B (en) * | 1998-06-03 | 2000-12-11 | Texas Instruments Inc | Dynamic output control circuit |
US6393062B1 (en) * | 1998-09-21 | 2002-05-21 | Maxim Integrated Products, Inc. | Methods and circuits for generating a preemphasis waveform |
US6212229B1 (en) * | 1998-12-16 | 2001-04-03 | General Dynamics Government Systems Corporation | Adaptive pre-emphasis technique |
US6466626B1 (en) * | 1999-02-23 | 2002-10-15 | International Business Machines Corporation | Driver with in-situ variable compensation for cable attenuation |
US6313682B1 (en) * | 1999-12-08 | 2001-11-06 | Analog Devices, Inc. | Pulse generation circuit and method with transmission pre-emphasis |
US6518792B2 (en) * | 2001-06-11 | 2003-02-11 | Sun Microsystems, Inc. | Method and circuitry for a pre-emphasis scheme for single-ended center taped terminated high speed digital signaling |
US6956407B2 (en) * | 2003-11-04 | 2005-10-18 | Altera Corporation | Pre-emphasis circuitry and methods |
-
2005
- 2005-03-31 US US11/095,882 patent/US7233165B2/en not_active Expired - Fee Related
-
2006
- 2006-03-31 CN CNB2006100733597A patent/CN100557978C/zh not_active Expired - Fee Related
- 2006-03-31 JP JP2006098048A patent/JP4265615B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7233165B2 (en) | 2007-06-19 |
US20060220685A1 (en) | 2006-10-05 |
JP2006287939A (ja) | 2006-10-19 |
CN1841934A (zh) | 2006-10-04 |
CN100557978C (zh) | 2009-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4265615B2 (ja) | 信号ドライバ | |
US7733128B2 (en) | Transmitting apparatus | |
US6288581B1 (en) | Low-voltage differential-signalling output buffer with pre-emphasis | |
US7215144B2 (en) | Pre-emphasis driver with constant impedance | |
JP4756965B2 (ja) | 出力バッファ回路 | |
KR100433019B1 (ko) | 출력 버퍼 회로 | |
KR101290080B1 (ko) | 프리엠퍼시스 회로 및 이를 구비한 차동 전류 신호전송 시스템 | |
US7164299B2 (en) | Output buffer circuit having pre-emphasis function | |
US8253445B2 (en) | Output circuit having pre-emphasis function | |
US7355449B1 (en) | High-speed serial data transmitter architecture | |
KR100714486B1 (ko) | 출력 드라이버 | |
JP5543402B2 (ja) | リンギング抑制回路 | |
KR20140084399A (ko) | 디엠퍼시스 버퍼 회로 | |
EP2201680A2 (en) | Reduced voltage differential receiver | |
US8289066B2 (en) | Gate control circuit for high bandwidth switch design | |
TWI454058B (zh) | 低電壓差動訊號驅動器 | |
JP3949636B2 (ja) | Lvdsドライバー回路 | |
JP2009503985A (ja) | 高速ドライバ等化方法及びシステム | |
WO2017221508A1 (ja) | リンギング抑制回路 | |
KR20180042396A (ko) | 송신기에서 변조 신호를 생성하기 위한 송신기 회로 및 방법 | |
KR102409872B1 (ko) | 송신 회로 및 반도체 장치 | |
JP2009540750A (ja) | 帯域幅制限負荷用のトライステートドライバ | |
EP4175179A1 (en) | Integrated circuit having a differential transmitter circuit | |
WO2021039498A1 (ja) | リンギング抑制回路 | |
JP2004312614A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |