CN210895420U - 一种基于fpga的cpu低速接口功能自动检测装置 - Google Patents

Abstract

本实用新型公开了一种基于FPGA的CPU低速接口功能自动检测装置，包括CPU，LCD显示模块、JTAG（Joint Test Action Group）接口、Mini‑USB接口、DB9接口、外设电路和FPGA模组，所述CPU基础电路功能模块中的USB模块、SPI接口模块、UART接口模块、I2C接口模块、CAN接口模块、GPIO端口模块和LCD显示模块通过外设电路连接有FPGA模组，通过基于FPGA的主控机构，对CPU各部分模块进行功能检测，判断CPU功能模块是否达到使用要求，结构简单，设计合理，提高了CPU使用和筛选的稳定性和有效性。按照测试需求在一个测试程序中完成CPU芯片的各个功能模块的测试，避免了传统测试方法中对同一个CPU芯片不同功能进行测试时，针对各测试项目返回进行编译，可有效缩短测试时间，并降低测试难度和测试操作复杂度。

Description

一种基于FPGA的CPU低速接口功能自动检测装置

技术领域

本实用新型涉及FPGA和CPU数据通信接口的应用技术领域，具体为一种基于FPGA的CPU低速接口功能自动检测装置。

背景技术

目前，随着计算机硬件集成技术的飞速发展，计算机的核心部件，如主板、CPU等的功能日趋精细复杂，CPU在出厂前都应经过相应的检测工序，以测试其品质是否完好。传统的CPU测试方法是：将CPU置入主板，然后放入测试工站通电测试，直接测试CPU的运行状况，同时传统技术中的检测方式也带来了测试效率低、不全面、测试成本高的问题。FPGA已经被越来越广泛的应用到了各种电子产品中，是一种具有丰富硬件资源、强大并行处理能力和灵活可重配置能力的逻辑器件。这些特征使得FPGA在数据处理、通信、网络等很多领域得到了越来越多的广泛应用。将FPGA和CPU电路功能检测结合起来，可以很大程度上提高检测的速度和精度，节约投入成本，避免因CPU功能不全导致板卡失效的损失，特别针对国产军用或者民用CPU提供定制模板方案，实现自主可控的测试平台。

实用新型内容

本实用新型的目的在于提供一种基于FPGA的CPU低速接口功能自动检测装置，以解决上述背景技术中提出的问题。

为解决上述技术问题，本实用新型提供如下技术方案：一种基于FPGA的CPU低速接口功能自动检测装置，包括CPU，LCD显示模块、JTAG（Joint Test Action Group）接口、Mini-USB接口、DB9接口、外设电路和FPGA模组，所述CPU基础电路功能模块中的USB模块、SPI接口模块、UART接口模块、I2C接口模块、CAN接口模块、GPIO端口模块和LCD显示模块通过外设电路连接有FPGA模组。

优选的，所述CPU基础电路、LCD显示模块、JTAG接口、Mini-USB接口、DB9接口、外设电路以及FPGA模组均集成安装在一块电路板上。

优选的，所述CPU基础电路功能模块中的USB模块通过DP、DM数据线和FPGA模块的I/O端口连接，FPGA模块侧使用PHY芯片，PHY芯片控制线和数据线接入FPGA模块，FPGA模块通过 ID接口引出配置，同时接出Mini-USB接口观测数据传输情况；所述CPU基础电路功能模块中的SPI接口、UART接口、I2C接口以及GPIO端口直接与主控FPGA相连接，所述CPU基础电路功能模块中的CAN模块接口，经过外围电路收发器与主控FPGA的CAN通道互连，同时CPU另外的两路CAN通道通过外围电路互连通信。

优选的，所述FPGA主控，采用Xilinx的XC7Z020-1CLG400C作为主控芯片，集成PS端单核/双核Cortex-A9 ARM+PL端Artix-7构架可编程逻辑资源，支持USB2.0接口以及I2CSPI常见接口。

优选的，所述CPU芯片程序下载采用JTAG接口，该装置的应用接口还包括电源接口、电源开关、USB接口、主控芯片DEBUG和CPU的DEBUG接口，正面包含LCD显示模组、CPU、指示灯和按键。

优选的，所述SPI接口模块、UART模块接口、I2C模块接口和GPIO模块端口通过0欧姆电阻串联，所述CPU的SPI接口模块与FPGA的SPI进行通信，并通过0欧姆电阻，将CPU的SPI接口模块的SCLK、MOSI、MISO和SSN端分别与FPGA的SPI部分的SCLK、MOSI、MISO、SSN端相连接；USB模块使用USB3320C芯片作为外部PHY芯片并与CPU的DM、DP端口相连。

优选的，所述CAN接口模块通过外围电路收发器与主控FPGA的CAN通道连接，CPU接口模块另外的两路CAN通道通过外围电路互连通信，通过命令帧测试收发功能。

优选的，所述CPU侧的UART串行数据接口RX和TX通过0欧姆电阻分别和FPGA侧的UART串行数据接口RX和TX相连，所述FPGA的外部UART1部分使用转换芯片MAX3232E，接口为DB9，用于和上位机通信。

优选的，所述CPU部分的I2C模块接口与FPGA的I2C部分进行通信，通过0欧姆电阻，将CPU的I2C模块接口的SCL、SDA分别与FPGA的I2C部分的SCL、SDA相连接。

优选的，所述CPU的GPIO端口模块与FPGA的GPIO部分通过0欧姆电阻互相连接，用于测试输入输出。

与现有技术相比，本实用新型的有益效果是：

通过基于FPGA的主控机构，对CPU各部分模块进行功能检测，判断CPU功能模块是否达到使用要求，结构简单，设计合理，提高了CPU使用和筛选的稳定性和有效性。按照测试需求在一个测试程序中完成CPU芯片的各个功能模块的测试，避免了传统测试方法中对同一个CPU芯片不同功能进行测试时，针对各测试项目返回进行编译，可有效缩短测试时间，并降低测试难度和测试操作复杂度。

附图说明

图1为本实用新型本实用新型的检测装置的系统构架图；

图2为本实用新型CPU和FPGA的电源部分的原理图；

图3为本实用新型CPU和FPGA的UART部分的原理图；

图4为本实用新型CPU和FPGA的USB部分的原理图；

图5为本实用新型CPU和FPGA的SPI部分的原理图；

图6为本实用新型CPU和FPGA的CAN部分的原理图；

图7为本实用新型CPU和FPGA的I2C部分的原理图；

图8为本实用新型CPU和FPGA的GPIO部分的原理图；

图9为该检测装置的软件测试流程构架图。

具体实施方式

本实用新型实施例提供了一种基于FPGA的CPU低速接口功能自动检测装置。下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例

请参阅图1-9，本实施例提供了本新型实用一种基于FPGA的CPU低速接口功能自动检测装置由电源系统、CPU、外围电路、FPGA、LCD模组以及FPGA串口电路组成，各个模块集成在电路板上，其中LCD模组可自主拆卸，FPGA由专用接插件连接，所述CPU基础电路功能模块中的USB模块、SPI接口模块、UART接口模块、I2C接口模块、CAN接口模块、GPIO端口模块和LCD显示模块通过外设电路连接有FPGA模组。

本装置中，所述CPU芯片程序下载采用JTAG接口，该装置的应用接口还包括电源接口、电源开关、USB接口、主控芯片DEBUG和CPU的DEBUG接口，正面包含LCD显示模组、CPU、指示灯和按键

其中，CPU基础电路、LCD显示模块、JTAG接口、Mini-USB接口、DB9接口、外设电路以及FPGA模组均集成安装在一块电路板上。

本实用新型中，为整个检测装置供电，采用单电源供电，请参阅图1，输入电源电压：直流+5V。实际检测时采用交流220V转直流5V电源转换器，然后通过电源芯片分别产生CPU和FPGA所需要的供电电压，可以使用型号为TPS75533的芯片作为+3.3V电源芯片，然后产生的+3.3V电源通过两枚MAX8556芯片分别产生+1.5V和+1.8V电压供CPU内核和FPGA使用。CPU程序下载采用CPU的JTAG接口，同时具有上电指示灯观测检测板状态。CPU可以使用STM32系列或者其他具有相似功能的芯片，FPGA使用的是Xilinx的XC7Z020-1CLG400C作为主控芯片，集成PS端单核/双核Cortex-A9 ARM+PL端Artix-7构架可编程逻辑资源，支持USB2.0等多种高速接口，以及I2C、SPI等常见接口，不论是低速还是高速通信协议都可以轻松实现，比较简单方便。

所述FPGA主控，采用Xilinx的XC7Z020-1CLG400C作为主控芯片，集成PS端单核/双核Cortex-A9 ARM+PL端Artix-7构架可编程逻辑资源，支持USB2.0接口以及I2CSPI常见接口。

请参阅图3，CPU和FPGA互连部分：CPU侧的UART串行数据接口RX和TX通过0欧姆电阻分别和FPGA侧的UART串行数据接口RX和TX相连，上电完成后通过CPU的UART接收主控XC7Z020的FPGA的UART0发送的测试命令。测试命令分为两种：1自测试命令：CPU完成自测试，例如CAN模块自测试，CPU的UART返回测试结果，同时LCD显示测试结果。2 与主控相互通信测试：接收主控数据包并发回，主控校验返回数据是否正确。 FPGA的外部UART1部分使用转换芯片MAX3232E，接口为DB9，用于和上位机通信。

请参阅图4，CPU模块中的USB模块，支持USB2.0高速标准，支持OTG功能，经过DP、DM数据线和FPGA的I/O端口连接，FPGA侧使用PHY芯片，控制线和数据线接入FPGA，ID接口引出配置，通过拨码开关选择模式，CPU和FPGA之间可随意转换Host和Device模式，同时接出Mini-USB接口观测数据传输情况，注意Mini-USB的外壳地（EGND）通过磁珠和检测装置板的地（GND）连接在一起。

请参阅图5，CPU的SPI部分与FPGA的SPI部分进行通信，通过0欧姆电阻，CPU的SPI接口模块的SCLK、MOSI、MISO和SSN端分别与FPGA的SPI部分的SCLK、MOSI、MISO、SSN端相连接，然后互发命令进行测试。

请参阅图6，CPU部分的CAN0和CAN1通道通过外围电路互连通信，通过命令帧测试收发功能。CAN2通道与FPGA的CAN通道互连，进行收发测试。每路使用LED，作为数据接收RX、发送TX的指示。

请参阅图7 ，CPU部分的I2C接口模块与FPGA的I2C部分进行通信，通过0欧姆电阻，将CPU的I2C部分的SCL、SDA分别与FPGA的I2C部分的SCL、SDA相连接，互发命令进行测试。同时通过上拉电阻接至3.3V作为兼容设计，可根据特性上拉电阻选焊。

请参阅图8，CPU的GPIO端口模块与FPGA的GPIO部分通过0欧姆电阻互相连接，测试输入输出。

请参阅图9 ，上电完成后，主控接收按键或者串口测试命令开始进行CPU测试。PC端采用上位机应用程序接收主控发送的测试命令，用户可以直接通过界面设置被测芯片序号ID，然后选择测试某个模块或者进行自动测试。测试方式分为两种：1自测试命令：CPU完成自测试，通过UART返回测试结果，同时LCD显示测试结果。2与FPGA相互通信测试：CPU接收主控数据包并发回，主控校验返回数据是否正确。上位机通过PC_UART经过串口转换芯片发测试模块指令0xXY到FPGA，其中X表示不同模块号，Y表示同模块号，自动测试开始测试模块。FPGA收到指令开始正常功能测试，FPGA通过FPGA的UART0发送测试指令0xABCD到CPU的CPU的UART接口模块，其中A表示不同模块号，B表示同模块编号，C表示0：自测试，1：与FPGA通信，D表示测试功能编号。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

Claims (10)

1.一种基于FPGA的CPU低速接口功能自动检测装置，其特征在于：包括CPU，LCD显示模块、JTAG（Joint Test Action Group）接口、Mini-USB接口、DB9接口、外设电路和FPGA模组，所述CPU基础电路功能模块中的USB模块、SPI接口模块、UART接口模块、I2C接口模块、CAN接口模块、GPIO端口模块和LCD显示模块通过外设电路连接有FPGA模组。

2.根据权利要求1所述的一种基于FPGA的CPU低速接口功能自动检测装置，其特征在于：所述CPU基础电路、LCD显示模块、JTAG接口、Mini-USB接口、DB9接口、外设电路以及FPGA模组均集成安装在一块电路板上。

3.根据权利要求1所述的一种基于FPGA的CPU低速接口功能自动检测装置，其特征在于：所述CPU基础电路功能模块中的USB模块通过DP、DM数据线和FPGA模块的I/O端口连接，FPGA模块侧使用PHY芯片，PHY芯片控制线和数据线接入FPGA模块，FPGA模块通过 ID接口引出配置，同时接出Mini-USB接口观测数据传输情况；所述CPU基础电路功能模块中的SPI接口、UART接口、I2C接口以及GPIO端口直接与主控FPGA相连接，所述CPU基础电路功能模块中的CAN模块接口，经过外围电路收发器与主控FPGA的CAN通道互连，同时CPU另外的两路CAN通道通过外围电路互连通信。

4.根据权利要求1所述的一种基于FPGA的CPU低速接口功能自动检测装置，其特征在于：所述FPGA主控，采用Xilinx的XC7Z020-1CLG400C作为主控芯片，集成PS端单核/双核Cortex-A9 ARM+PL端Artix-7构架可编程逻辑资源，支持USB2.0接口以及I2CSPI常见接口。

5.根据权利要求1所述的一种基于FPGA的CPU低速接口功能自动检测装置，其特征在于：所述CPU芯片程序下载采用JTAG接口，该装置的应用接口还包括电源接口、电源开关、USB接口、主控芯片DEBUG和CPU的DEBUG接口，正面包含LCD显示模组、CPU、指示灯和按键。

6.根据权利要求3所述的一种基于FPGA的CPU低速接口功能自动检测装置，其特征在于：所述SPI接口模块、UART模块接口、I2C模块接口和GPIO模块端口通过0欧姆电阻串联，所述CPU的SPI接口模块与FPGA的SPI进行通信，并通过0欧姆电阻，将CPU的SPI接口模块的SCLK、MOSI、MISO和SSN端分别与FPGA的SPI部分的SCLK、MOSI、MISO、SSN端相连接；USB模块使用USB3320C芯片作为外部PHY芯片并与CPU的DM、DP端口相连。

7.根据权利要求3所述的一种基于FPGA的CPU低速接口功能自动检测装置，其特征在于：所述CAN接口模块通过外围电路收发器与主控FPGA的CAN通道连接，CPU接口模块另外的两路CAN通道通过外围电路互连通信，通过命令帧测试收发功能。

8.根据权利要求3所述的一种基于FPGA的CPU低速接口功能自动检测装置，其特征在于：所述CPU侧的UART串行数据接口RX和TX通过0欧姆电阻分别和FPGA侧的UART串行数据接口RX和TX相连，所述FPGA的外部UART1部分使用转换芯片MAX3232E，接口为DB9，用于和上位机通信。

9.根据权利要求3所述的一种基于FPGA的CPU低速接口功能自动检测装置，其特征在于：所述CPU部分的I2C模块接口与FPGA的I2C部分进行通信，通过0欧姆电阻，将CPU的I2C模块接口的SCL、SDA分别与FPGA的I2C部分的SCL、SDA相连接。

10.根据权利要求3所述的一种基于FPGA的CPU低速接口功能自动检测装置，其特征在于：所述CPU的GPIO端口模块与FPGA的GPIO部分通过0欧姆电阻互相连接，用于测试输入输出。

Images