CN215222165U - 曼彻斯特译码装置 - Google Patents
曼彻斯特译码装置 Download PDFInfo
- Publication number
- CN215222165U CN215222165U CN202022474119.6U CN202022474119U CN215222165U CN 215222165 U CN215222165 U CN 215222165U CN 202022474119 U CN202022474119 U CN 202022474119U CN 215222165 U CN215222165 U CN 215222165U
- Authority
- CN
- China
- Prior art keywords
- peripheral interface
- serial peripheral
- manchester
- signal
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
本实用新型公开一种曼彻斯特译码装置，包括序列周边接口，设定成为从设备的操作。所述序列周边接口通过信号接收端点以及定时捕捉端点，接收曼彻斯特格式的输入信号，且通过所述序列周边接口的内部运作，依序取得所述输入信号的上升缘与下降缘。所述序列周边接口根据内部时钟，依照所述上升缘与所述下降缘取得串行数据，以供后续使用。
Description
技术领域
本实用新型涉及一种曼彻斯特译码技术，且特别是关于曼彻斯特译码装置，使用序列周边接口进行曼彻斯特译码。
背景技术
随着电子装置的功能增加，对于两端的电子设备之间通信的数据量也随着大幅增加。因应大量数据的传输其会增加信号频率来提升传输速度。传输速度的增加，相对的也需要更多的编码以及译码的处理。数字的数据例如先通过曼彻斯特的编码后传送给远程的电子设备。在操作上，此远程的电子设备也可以视为是从设备(slave device)。远程的电子设备在接收到传送的曼彻斯特信号后，需要进行曼彻斯特信号译码，以取得所传送的数字的数据串。数据串的数值是由“0”与“1”所组成一串数据，其分别对应信号的低水平与高水平。
根据曼彻斯特信号的编码方式，其数据值是与脉冲的宽度来表现，其有利于远距离的传送。如此，根据一般的方式，接收端的电子设备，即是从设备需要有处理器例如中央处理单元来解析脉冲的宽度，进而决定数据的数值。也就是说，传统的曼彻斯特译码一般使用软件中断计算脉冲宽度来决定曼彻斯特码，其包含“0”或“1”的侦测。对于需要侦测较高频率的曼彻斯特信号，中央处理单元相对较大。
由于中央处理单元还会用于整体设备的操作，因此减少因为曼彻斯特信号的译码而消耗中央处理单元的工作资源的议题，在设计上是需要进一步考虑。
实用新型内容
本实用新型提出关于曼彻斯特信号的译码的机制，其使用序列周边接口的功能，适当调整后即可对曼彻斯特信号译码，而不需要使用中央处理单元对信号脉冲宽度的解析来达到译码。
在一实施例，本实用新型提供一种曼彻斯特译码装置，包括序列周边接口，设定成为从设备的操作。所述序列周边接口通过信号接收端点以及定时捕捉端点，接收曼彻斯特格式的输入信号，且通过所述序列周边接口的内部运作，依序取得所述输入信号的上升缘与下降缘。所述序列周边接口根据内部时钟，依照所述上升缘与所述下降缘取得串行数据，以供后续使用。
在一实施例，对于所述曼彻斯特译码装置，所述序列周边接口还包括对所述串行资料进行反相处理，以得到输入信号所携带的串行数据。
在一实施例，对于所述曼彻斯特译码装置，序列周边接口的片选端是接地，以将所述序列周边接口设定成为所述从设备的操作。
在一实施例，对于所述曼彻斯特译码装置，所述序列周边接口的主机输出从机输入接脚当作所述信号接收端点，接收所述输入信号。
在一实施例，对于所述曼彻斯特译码装置，所述序列周边接口的时钟输入端点与内部时钟端点连接，由所述序列周边接口的所述内部时钟提供给所述时钟输入端点。
在一实施例，对于所述曼彻斯特译码装置，所述序列周边接口的译码操作，不涉及处理单元的运作。
在一实施例，对于所述曼彻斯特译码装置，根据所述内部时钟的上升缘时间点，侦测所述输入信号的所述上升缘或所述下降缘，以决定数据“1”或是数据“0”的数据。
在一实施例，对于所述曼彻斯特译码装置，将数据反相，以得到所述输入信号的数据串。
在一实施例，对于所述曼彻斯特译码装置，所述数据串以8个位数据构成一个字数据。
所述序列周边接口不涉及侦测脉冲宽度来决定数据值。
附图说明
包含附图以便进一步理解本实用新型，且附图并入本说明书中并构成本说明书的一部分。附图说明本实用新型的实施例，并与描述一起用于解释本实用新型的原理。
图1是本实用新型一实施例，使用序列周边接口达成曼彻斯特译码装置的结构示意图；及
图2是本实用新型一实施例，使用序列周边接口进行曼彻斯特译码机制的信号关系示意图。
附图标号说明
100:曼彻斯特译码装置
102、104、106、108、110:端点
112:输入信号
114:时钟
116:串行数据
118:信号
150:信号
具体实施方式
本实用新型是关于曼彻斯特信号的译码装置，可以不需要使用处理器，例如中央处理单元，CPU，来解析信号的脉冲宽度。本实用新型的曼彻斯特译码装置，在一实施利可以使用序列周边界面(Serial Peripheral Interface，SPI)的硬件处理功能，在适当调整序列周边接口的操作方式，可以接收曼彻斯特信号进行译码。
在一实施例，序列周边接口所具备的功能进行曼彻斯特信号的译码，如此曼彻斯特译码装置可以在序列周边接口应体架构下达成，不需要涉入中央处理单元的处理。
以下举多个实施例来说明，但是本实用新型不限于所举的实施例。
图1是本实用新型一实施例，使用序列周边接口达成曼彻斯特译码装置的结构示意图。参阅图1，在一实施例，曼彻斯特译码装置100是序列周边接口的设备。序列周边接口用于一串位数据，由主设备传送给从设备。在序列周边接口具备的能力，是可以根据信号的上升缘或是下较缘，依照时钟的周期来决定信号在对应周期的逻辑水平，其低水平与高水平而决定位数据的数值是“0”或是“1”。
从硬件的设置上来看，序列周边接口包含多个端点，例如端点102是主机输出从机输入端点，以SPI_MOSI表示。其它的端点还包括端点104，是上升缘或下降缘捕捉端点，以Timer_capture表示，也称为定时捕捉端点。在操作上，端点102与端点 104同时接收曼彻斯特格式的输入信号。端点106是内部时钟端点，以GPIO表示。端点108是输出时端点，以SPI_CLK。在操作上，在端点106提供的内部时钟当作时钟114，回授到端点108，也就是直接采用序列周边接口内部的时钟来当作解码的时钟114。端点110是片选端点，以SPI_SS表示，可以设定序列周边接口成为从设备的操作。
在一实施例，从整体来看，曼彻斯特译码装置是将序列周边接口设定成为从设备的操作，例如其片选端点SPI_SS接地，维持低电压。所述序列周边接口通过信号接收端点102以及上升缘或下降缘捕捉端点104，接收曼彻斯特格式的输入信号112，且通过所述序列周边接口的内部运作，依序取得所述输入信号的上升缘与下降缘，其如图2的机制。所述序列周边接口根据在端点116内部时钟，依照所述上升缘与所述下降缘取得串行数据，以供后续使用。更例如，将取得的串行数据反相后，得到输入信号所携带的数据的位数值，将其储存后供其它后续操作的使用。
图2是本实用新型一实施例，使用序列周边接口进行曼彻斯特译码机制的信号关系示意图。参阅图1、图2，信号150代表一串序列的位数据，例如是以8个位数据当作一个字数据的“01011001”。
根据曼彻斯特编码的机制，其转换成以脉冲宽度来代表位数据的输入信号112。输入信号112包含上升缘与下降缘。上升缘后面的信号的逻辑水平是对应高水平的“1”。下降缘后面的信号的逻辑水平是对应低水平的“0”。从端点104输入的输入信号112，其上升缘与下降缘可以被侦测到。
由于序列周边接口从端点108输入的时钟114，修改为由端点106的内部时钟提供。根据时钟114的周期，可以侦测当下周期的输入信号的信号前缘是上升缘或下降缘。上升缘代表信号的逻辑水平是对应高水平的“1”。下降缘代表信号的逻辑水平是对应低水平的“0”。使用内部的时钟114进行前述的译码，可以得到此阶段的串行数据116。信号118可以终止一串的数据，例如是8个位数的一个封包单元。
于此可以注意到，资料116的内容是“10100110”，也就是输入信号112的内容“01011001”的反相。因此在一实施例，可以在后续对串行资料116进行反相，得到输入信号112的内容。于此，反相的操作不限于特定方式。例如输入信号112也可以先反相后输入。又或是在使用时钟114译码时，也可以直接就反相。又或是在外部电路进行反相。本实用新型不限于反相的方式。
本实用新型提出曼彻斯特信号的译码装置，其使用序列周边接口的功能，通过适当调整后，依照序列周边接口所具有的功能即可对曼彻斯特信号译码，而不需要使用中央处理单元对信号脉冲宽度的解析来达到译码。
对应高频率的信号传送的操作时，本实用新型可以不实质消耗中央处理单元的运算负载，而达成曼彻斯特信号的译码。节省的中央处理单元的负载可以提升在高频率信号传送的操作条件下的整体效能。
最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
Claims (5)
1.一种曼彻斯特译码装置，其特征在于，包括:
序列周边接口，设定成为从设备的操作，通过信号接收端点以及定时捕捉端点，接收曼彻斯特格式的输入信号，且通过所述序列周边接口的内部运作，依序取得所述输入信号的上升缘与下降缘，
其中所述序列周边接口根据内部时钟，依照所述上升缘与所述下降缘取得串行数据，以供后续使用。
2.根据权利要求1所述曼彻斯特译码装置，其特征在于，所述序列周边接口还包括对所述串行数据进行反相处理，以得到输入信号所携带的串行数据。
3.根据权利要求1所述曼彻斯特译码装置，其特征在于，序列周边接口的片选端点是接地，以将所述序列周边接口设定成为所述从设备的操作。
4.根据权利要求1所述曼彻斯特译码装置，其特征在于，所述序列周边接口的主机输出从机输入接脚当作所述信号接收端点，接收所述输入信号。
5.根据权利要求1所述曼彻斯特译码装置，其特征在于，所述序列周边接口的时钟输入端点与内部时钟端点连接，由所述序列周边接口的所述内部时钟提供给所述时钟输入端点。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022474119.6U CN215222165U (zh) | 2020-10-30 | 2020-10-30 | 曼彻斯特译码装置 |
| TW110206578U TWM623493U (zh) | 2020-10-30 | 2021-06-07 | 曼徹斯特解碼裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022474119.6U CN215222165U (zh) | 2020-10-30 | 2020-10-30 | 曼彻斯特译码装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN215222165U true CN215222165U (zh) | 2021-12-17 |
Family
ID=79416919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202022474119.6U Active CN215222165U (zh) | 2020-10-30 | 2020-10-30 | 曼彻斯特译码装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN215222165U (zh) |
| TW (1) | TWM623493U (zh) |
-
2020
- 2020-10-30 CN CN202022474119.6U patent/CN215222165U/zh active Active
-
2021
- 2021-06-07 TW TW110206578U patent/TWM623493U/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TWM623493U (zh) | 2022-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10579581B2 (en) | Multilane heterogeneous serial bus | |
| KR20060082196A (ko) | 단일 라인을 이용한 직렬 데이터 통신 방법 및 그 장치 | |
| US9426082B2 (en) | Low-voltage differential signaling or 2-wire differential link with symbol transition clocking | |
| CN114817114B (zh) | 一种mipi接口、及其控制方法、装置及介质 | |
| EP3117527B1 (en) | Method for using error correction codes with n factorial or cci extension | |
| CN215222165U (zh) | 曼彻斯特译码装置 | |
| US20190095273A1 (en) | Parity bits location on i3c multilane bus | |
| JP3330555B2 (ja) | 同期回路 | |
| US20200097434A1 (en) | Enhanced high data rate technique for i3c | |
| CN114124106B (zh) | 一种lz4解压缩方法、系统、存储介质及设备 | |
| US10990348B2 (en) | Detection method and detection device for audio signal | |
| US20220039231A1 (en) | Light-emitting diode driver and light-emitting diode driving device | |
| CN213783280U (zh) | 曼彻斯特收发装置 | |
| CN210201839U (zh) | 一种传输协议自适应解码系统 | |
| CN110971342B (zh) | Mipi信号编码方法、装置、移动设备、及系统 | |
| US20230289320A1 (en) | Device for decoding the data communication under universal serial bus standard | |
| JPH1155231A (ja) | シリアルインタフェイス装置 | |
| CN217821588U (zh) | 一种usb数据解码电路、芯片及系统 | |
| WO2023104210A1 (zh) | 数据传输芯片及电子设备 | |
| JP3070926B2 (ja) | ハ―ドウェア・ビット・コ―ダ | |
| JPS63164554A (ja) | デ−タ速度自動認識システム | |
| TWI475395B (zh) | 手持式電子裝置及其資料傳輸方式 | |
| JP2000295108A (ja) | 信号処理装置 | |
| CN117370244A (zh) | 一种usb数据解码电路、方法、芯片及系统 | |
| CN118101127A (zh) | 数据传输方法及装置、芯片、通信设备和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |