TWI556205B - 信號傳送與接收系統及相關顯示器之時序控制器 - Google Patents

信號傳送與接收系統及相關顯示器之時序控制器 Download PDF

Info

Publication number
TWI556205B
TWI556205B TW104117922A TW104117922A TWI556205B TW I556205 B TWI556205 B TW I556205B TW 104117922 A TW104117922 A TW 104117922A TW 104117922 A TW104117922 A TW 104117922A TW I556205 B TWI556205 B TW I556205B
Authority
TW
Taiwan
Prior art keywords
data
signal
timing controller
channel
source driver
Prior art date
Application number
TW104117922A
Other languages
English (en)
Other versions
TW201635263A (zh
Inventor
林湛斐
朱育杉
李國銘
Original Assignee
奇景光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奇景光電股份有限公司 filed Critical 奇景光電股份有限公司
Publication of TW201635263A publication Critical patent/TW201635263A/zh
Application granted granted Critical
Publication of TWI556205B publication Critical patent/TWI556205B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

信號傳送與接收系統及相關顯示器之時序控制器
本發明係有關於一顯示器，尤指一信號傳送與接收系統及一相關顯示器之時序控制器。
在一傳統點對點(point to point, P2P)時序控制器中，係利用一單一資料率傳送圖框資料至多個源極驅動器，然而，使用一單一資料率來傳送該圖框資料將導致高電磁干擾(electromagnetic interference, EMI)峰值，此外，由於該點對點時序控制器使用一串列器/解串列器 (serializer/ deserializer, SerDes)介面以傳送該圖框資料，故該資料傳輸率相當高(例如，高於1Gb/s)，因此，傳統展頻技巧較難應用於該點對點時序控制器。
此外，在一顯示系統中，該時序控制器係透過至少一資料通道(資料線)以及一鎖定通道 (lock channel)連接至該源極驅動器，其中該鎖定通道的一電壓位準係由該源極驅動器所決定，且該時序控制器參考該鎖定通道的該電壓位準以決定傳送一訓練信號或一資料信號至該源極驅動器。詳細來說，當開啟該顯示系統時，控制該鎖定通道的該電壓位準來對應一邏輯值’0’，而該時序控制器傳送該訓練信號至該源極驅動器，且一包含於該源極驅動器內的一時脈資料回復 (clock and data recovery, CDR)電路根據來自該時序控制器的該訓練信號，利用鎖頻與鎖相產生一內部時脈。在該源極驅動器確定該內部時脈的頻率及相位被鎖住後，該源極驅動器控制該鎖定通道來使該電壓位準對應一邏輯值’1’，而當該鎖定通道的該電壓位準對應該邏輯值’1’時，該時序控制器傳送該資料信號至該源極驅動器，而包含於該源極驅動器的該時脈資料回復電路則使用該內部時脈來取樣該資料信號以產生回復資料。
在上述傳統顯示系統中，當該資料信號的一資料傳輸率在該鎖定通道的該電壓位準對應邏輯值’1’的過程中發生改變，該時脈資料回復電路可能發生死鎖(dead lock)且無法使用該內部時脈取樣該資料信號以產生該正確的回復資料。
本發明的一目標為提供一信號傳送與接收系統以及一相關顯示器的時序控制器，其鎖定通道可藉由該時序控制器以及該源極驅動器控制，以解決上述問題。
根據本發明一實施例，一顯示器的一信號傳送與接收系統包含有一時序控制器以及至少一源極驅動器，其中該時序控制器係用以傳送一訓練信號以及一資料信號，而該源極驅動器係透過至少一資料通道以及一鎖定通道耦接至該時序控制器，且該源極驅動器係用以透過該資料通道接收該訓練信號以及該資料信號。該時序控制器藉由參考該鎖定通道的一電壓位準傳送該訓練信號或該資料信號至該源極驅動器，且該鎖定通道的該電壓位準可透過該時序控制器以及該源極驅動器控制。
根據本發明另一實施例，一顯示器的一時序控制器係透過至少一資料通道以及一鎖定通道耦接至一源極驅動器，該時序控制器藉由參考該鎖定通道的一電壓位準傳送一訓練信號或一資料信號至該源極驅動器，且該鎖定通道的該電壓位準可透過該時序控制器以及該源極驅動器控制。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或者透過其他裝置或連接手段間接地電氣連接至該第二裝置。
參考第1圖，第1圖為根據本發明一實施例之一顯示系統100的示意圖，如第1圖所示，顯示系統100包含一時序控制器100以及一顯示面板120，其中該顯示面板120包含至少一源極驅動器 (在此實施例中，包含多個源極驅動器122_1-122_N)以及一主動顯示區124(該主動顯示區124亦可稱作一主動陣列)。在此實施例中，時序控制器110為一點對點時序控制器，且時序控制器110使用一串列器/解串列器介面分別傳送圖框資料至源極驅動器122_1-122_N，且顯示系統100為一液晶顯示器(liquid crystal display, LCD)。
除此之外，在顯示系統100中，時序控制器110係透過至少一資料通道以及一鎖定通道耦接至源極驅動器122_1-122_N中的每一驅動器(在此實施例中，有兩個資料通道以用來傳輸差動信號)以作為一信號傳輸與接收系統。詳細來說，時序控制器110係透過資料通道132_1以及一鎖定通道134耦接至該源極驅動器，且時序控制器110係透過資料通道132_2以及鎖定通道134耦接至源極驅動器122_2，…，以及時序控制器110係透過資料通道132_N以及鎖定通道134耦接至源極驅動器122_N。資料通道132_1-132_N中的每一資料通道係用以傳送一訓練信號或一資料信號，例如自時序控制器至源極驅動器122_1-122_N的R/G/B信號以及控制信號，而鎖定通道134係用以提供一電壓位準V LOCK予時序控制器110及源極驅動器122_1-122_N來決定其操作狀態。特別地，在此實施例中，鎖定通道134的電壓位準V LOCK可透過時序控制器110以及源極驅動器122­_1-122_N控制。
參考第2圖，第2圖為根據本發明一實施例之時序控制器110及源極驅動器122_1的操作狀態的示意圖，如第1圖所示，當時序控制器110及源極驅動器122_1-122_N的其中之一控制鎖定通道134使該電壓位準對應一邏輯值’0’(即V LOCK=0)，時序控制器110進入一訓練狀態並透過資料通道132_1-132_N分別傳送該訓練信號(如一時脈信號)至源極驅動器122_1-122_N；此時，源極驅動器122_1-122_N中的每一驅動器接收該訓練信號，且包含於源極驅動器122_1-122_N中的每一驅動器的一時脈資料回復電路係根據該訓練信號且藉由鎖頻及鎖相產生一內部時脈。當時序控制器110及源極驅動器122_1-122_N的其中之一控制鎖定通道134使該電壓位準對應一邏輯值’1’(即V LOCK=1)，時序控制器110進入一正常狀態並透過資料通道132_1-132_N分別傳送該資料信號至源極驅動器122_1-122_N；此時，源極驅動器122_1-122_N中的每一驅動器接收該資料信號，且包含於源極驅動器122_1-122_N中的每一驅動器的該時脈資料回復電路使用該內部時脈以取樣該資料信號以產生回復資料以供進一步使用。
參考第3圖，第3圖為根據本發明一實施例之時序控制器100以及源極驅動器122_1細部電路結構的示意圖，如第3圖所示，時序控制器110包含一控制電路(在此實施例中，該控制電路係用一電晶體M1實現)、緩衝器312及318、一延遲電路314以及一多工器316。此外，源極驅動器122_1包含一控制電路(在此實施例中，該控制電路係用一電晶體M2實現)、一緩衝器322、一多工器324以及一時脈資料回復電路326。
在第3圖中，在時序控制器110的一信號Train_TX以及在源極驅動器122_1的一信號LOCK_RX係用以控制鎖定通道134的電壓位準V LOCK，其中信號Train_TX係在時序控制器110內產生，而信號LOCK_RX係產生自源極驅動器122_1的時脈資料回復電路326。在傳送器端(即時序控制器110)，緩衝器312輸出一信號LOCK_TX，且延遲電路314延遲信號LOCK_TX以產生一信號LOCK_TX_dly；而多工器316透過緩衝器318以參考一資料有效信號Data_Valid以及信號LOCK_TX_dly來選擇性地輸出該訓練信號或該資料信號至資料通道132。此外，在接收器端(即源極驅動器122_1)，緩衝器322根據鎖定通道134的電壓位準V LOCK輸出一信號 ，且多工器324藉由參考一信號Train_RX以選擇性地輸出來自資料通道132的訓練信號/資料信號或是輸出時脈資料回復電路326所產生的內部時脈，其中信號Train_RX的相位與信號 相反。
當時序控制器110在正常狀態時，至少有兩種情形鎖定通道134將會下降使該電壓位準對應該邏輯值’0’(即V LOCK=0)，其一為源極驅動器122_1的該內部時脈未被鎖住，另一為時序控制器110需要改變/轉變該資料信號的一資料傳輸率。當源極驅動器122_1的該內部時脈未被鎖住時，源極驅動器122_1降低鎖定通道134的該電壓位準使時序控制器110進入該訓練狀態並傳送該訓練信號，而源極驅動器122_1使用來自時序控制器110的該訓練信號以重新產生該內部時脈；此外，當時序控制器110需要改變/轉變該資料信號的該資料率時，時序控制器110自動降低鎖定通道134的該電壓位準並進入該訓練狀態以強迫源極驅動器122_1重新產生該內部時脈，上述兩種情況將在第4圖與第5圖的實施例中說明。
同時參考第3圖與第4圖，第4圖為當源極驅動器的時脈資料回復未被鎖定時第3圖所示信號的時序圖，需注意的是，在第4圖中，假設信號Train_TX為0。如第4圖所示，當時脈資料回復電路326判斷該內部時脈未被鎖住時，時脈資料回復電路326改變信號LOCK_RX的一電壓位準(步驟S41)使電晶體M2降低鎖定通道134的電壓位準V LOCK至接地(步驟S42)，接著，據此改變信號LOCK_TX以及Train_RX的電壓位準(步驟S43)，且延遲電路314延遲信號LOCK_TX以產生信號LOCK_TX_dly(步驟S44)，接著，多工器316藉由參考資料有效信號Data_Valid以及信號LOCK_TX_dly開始輸出該訓練信號至源極驅動器122_1(假設Data_Valid=1)(步驟S45)，而多工器324藉由參考信號Train_RX輸出該訓練信號至時脈資料回復電路326，且時脈資料回復電路326根據該訓練信號並藉由鎖頻和鎖相開始產生該內部時脈。
在該內部時脈的相位及頻率被鎖住後，時脈資料回復電路326再次改變信號LOCK_RX的該電壓位準以關閉電晶體M2使電壓位準V LOCK被提升至一供應電壓V DD(步驟S47)，接著，據此改變信號LOCK_TX以及Train_RX的電壓位準，且延遲電路314延遲信號LOCK_TX以產生信號LOCK_TX_dly(步驟S49)，接著，多工器316藉由資料有效信號Data_Valid以及信號LOCK_TX_dly開始輸出該資料信號至源極驅動器122_1(假設Data_Valid=1)(步驟S49’)，且多工器324藉由參考信號Train_RX輸出該內部時脈至時脈資料回復電路326，且時脈資料回復電路326開始使用該內部時脈以取樣該資料信號來產生該回復資料。
同時參考第3圖及第5圖，第5圖為當該時序控制器改變該資料信號的資料傳輸率時第3圖所示信號的時序圖。如第5圖所示，在Data_Valid=0的過程中，時序控制器110中的多工器316藉由參考資料有效信號Data_Valid及信號LOCK_TX_dly開始輸出該訓練訊號至源極驅動器122_1，因此，時序控制器110在此過程中可改變資料傳輸率。詳細來說，當時序控制器110需要使用不同資料傳輸率來傳送該資料信號時，時序控制器110改變信號Train_TX的一電壓位準(步驟S51)以開啟電晶體M1以降低信號LOCK_TX的電壓位準V LOCK至接地(步驟S52)，接著，據此改變信號LOCK_TX以及Train_RX的電壓位準(步驟S53)，接著，延遲電路314延遲信號LOCK_TX以產生信號LOCK_TX_dly(步驟S54)，且多工器316輸出該訓練信號至源極驅動器122_1(步驟S55)，接著，多工器324藉由參考信號Train_RX輸出該訓練信號至時脈資料回復電路326，而時脈資料回復326電路根據該訓練信號藉由鎖頻及鎖相開始產生該內部時脈。
自步驟S51經過一特定時間週期後，時序控制器110再次改變信號Train_TX的該電壓位準(步驟S56)以關閉電晶體M1來使電壓位準V LOCK提升至供應電壓V DD(步驟S57)，接著，據此改變信號LOCK_TX以及Train_RX的電壓位準(步驟S58)，接著，延遲電路314延遲信號LOCK_TX以產生信號LOCK_TX_dly(步驟S59)，接著，多工器316藉由參考資料有效信號Data_Valid以及信號LOCK_TX_dly開始輸出該資料信號至源極驅動器122_1(假設Data_Valid自0改變至1)(步驟S59’)，且多工器324藉由參考信號Train_RX輸出該內部時脈至時脈資料回復電路326，且時脈資料回復電路326開始使用該內部時脈以取樣該資料信號來產生該回復資料。
需注意的是，在第5圖中係忽略信號LOCK_RX以求簡化，且其假設時脈資料回復電路326在步驟S56前便成功地產生適合的內部時脈，在閱讀上述描述後，本領域具有通常知識者應能理解當時脈資料回復電路326在步驟56後才成功地產生適合的內部時脈時要如何修改第5圖所示的時序圖，因此，進一步描述將在此省略。
除此之外，為了該資料信號的傳輸，時序控制器110對一離散資料傳輸率設定應用多個資料傳輸率，接著，時序控制器110依序地接收多個圖框的圖像資料，並利用多個資料率分別傳送該多個圖框的該(處理過後的)圖像資料至源極驅動器122_1-122_N的每一驅動器，其中對每一圖框而言，其所對應的圖像資料係利用該多個資料傳輸率中的其一來傳送。接著，在自時序控制器110接收該圖像資料後，源極驅動器122_1-122_N傳送相對應的資料至主動顯示區的資料線。
詳細來說，參考第6圖，第6圖為根據本發明一實施例之利用資料傳輸率DR1至DR3傳送圖框的示意圖，其中時序控制器110使用資料傳輸率DR1以傳送地一圖框F1的圖像資料至源極驅動器122_1-122_N，使用資料傳輸率DR2以傳送第二圖框F2的圖像資料至源極驅動器122_1-122_N，使用資料傳輸率DR3以傳送第三圖框F3的圖像資料至源極驅動器122_1-122_N，使用資料傳輸率DR2以傳送第四圖框F4的圖像資料至源極驅動器122_1-122_N，並分別使用資料傳輸率DR1、DR2、DR3、DR2以分別傳送後續圖框F5、F6、F7、F8，…，藉由使用不同資料傳輸率來傳送該圖框資料，將可有效降低電磁干擾峰值。
需注意的是，第6圖僅為範例說明，並非本發明的一限制，舉例來說，資料傳輸率的數量可根據設計者考量來決定，亦即，時序控制器110使用兩個、四個或五個不同的資料傳輸率來傳送圖框資料；第6圖顯示任何兩個相鄰的圖框的圖像資料係分別利用不同的資料傳輸率來傳輸，然而，在其他實施例中，某些相鄰圖框的圖像資料可利用相同傳輸傳輸率來傳送，舉例來說，使用資料傳輸率DR1來傳輸圖框F1-F2以及F4-F5，並使用資料率DR2來傳輸圖框F3以及F6；在其他實施例中，資料傳輸率並非週期性的用以傳送圖框的圖像資料。這些設計上的變化均應隸屬於本發明的範疇。
參考第7圖，第7圖為根據本發明一實施例之圖框700格式的示意圖，其中圖框700包含主動圖像資料以及非主動資料，該主動圖像資料係用以顯示在主動顯示區域124，即第7圖所示”第3區域”；而該非主動資料非顯示在主動顯示區域124，即垂直空白間隙(vertical blanking interval, VBI)資料，即第7圖所示”第1區域”，以及水平空白間隙(horizontal blanking interval, HBI)資料，即第7圖所示”第2區域”以及”第4區域”。在此實施例中，時序控制器110在傳送垂直空白間隙資料至源極驅動器122_1-122N的過程中切換該資料傳輸率，詳細來說，當傳送圖框700的該垂直空白間隙資料至源極驅動器時，設置在時序控制器100中的該硬體或一微處理器(microprocessor, MCU)執行一程式碼以切換一震盪器頻率偏移來切換用以傳送圖框700的圖像資料的資料傳輸率。
參考第8圖，第8圖為圖框F1及F2的信號V LOCK與Train_TX的示意圖，如第6圖與第8圖所示，在每一圖框的初始改變/轉換其資料傳輸率，並且在該垂直空白間隙資料傳輸的過程中，信號Train_TX變為’1’，且時序控制器110進入該訓練狀態且傳輸該訓練信號至源極驅動器112_1-112_N以產生該適合的內部時脈。在該主動信號以及該水平空白間隙資料傳送的過程中，信號Train_TX變為’0’，且時序控制器110進入該正常狀態以傳送該資料信號至源極驅動器112_1-112_N；此外，在一實施例中，當傳送垂直空白間隙資料時，可設定第3圖所示的資料有效信號Data_Valid為邏輯值’0’；且當傳送該主動資料時，可設定第3圖所示的資料有效信號Data_Valid為邏輯值’1’。
需注意的是，第8圖所示的信號Train_TX的時序圖僅為範例說明，並非本發明的一限制。在其他實施例中，在資料傳輸率切換時間後的任何一特定週期中，且在該特定週期係位於傳送該垂直空白間隙資料的時段內時，信號Train_TX可設為為’1’，只要信號Train_TX的電壓位準係根據資料傳輸率的切換時機所決定，這些設計上的變化均應隸屬於本發明的範疇。
簡單歸納本發明，在本發明中，該鎖定通道可使用時序控制器以及源極驅動器來控制，因此，當該源極驅動器的該內部時脈未被鎖定時，或當該時序控制器需改變該資料信號的資料傳輸率時，該鎖定通道的電壓位準可準確地及迅速地被決定使該源極驅動器快速進入鎖頻及鎖相狀態以避免發生該時脈資料回復電路的死鎖。   以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化修飾，皆應屬本發明之涵蓋範圍。
<TABLE border="1" borderColor="#000000" width="_0006"><TBODY><tr><td> 100 </td><td> 顯示系統 </td></tr><tr><td> 110 </td><td> 時序控制器 </td></tr><tr><td> 132_1至132_N </td><td> 資料通道 </td></tr><tr><td> 122_1至122_N </td><td> 源極驅動器 </td></tr><tr><td> 124 </td><td> 主動顯示區 </td></tr><tr><td> 120 </td><td> 顯示面板 </td></tr><tr><td> 134 </td><td> 鎖定通道 </td></tr><tr><td> V<sub>LOCK</sub></td><td> 電壓位準 </td></tr><tr><td> 314 </td><td> 延遲電路 </td></tr><tr><td> VDD </td><td> 供應電壓 </td></tr><tr><td> M1、M2 </td><td> 電晶體 </td></tr></TBODY></TABLE>
316、324‧‧‧多工器
312、318、322‧‧‧緩衝器
326‧‧‧時脈資料回復電路
LOCK_TX_dly、LOCK_TX、Train_TX、LOCK_RX、Train_RX、‧‧‧信號
S41至S49’、S51至S59’‧‧‧步驟
DR1、DR2、DR3‧‧‧資料傳輸率
F1至F8‧‧‧圖框
700‧‧‧圖框
第1圖為根據本發明一實施例之一顯示系統的示意圖。 第2圖為根據本發明一實施例之時序控制器及源極驅動器的操作狀態的示意圖。 第3圖為根據本發明一實施例之時序控制器以及源極驅動器細部電路結構的示意圖。 第4圖為當源極驅動器的時脈資料回復電路未被鎖定時第3圖所示信號的時序圖。 第5圖為當該時序控制器改變該資料信號的資料傳輸率時第3圖所示信號的時序圖。 第6圖為根據本發明一實施例之利用資料傳輸率DR1至DR3來傳送圖框的示意圖。 第7圖為根據本發明一實施例之圖框格式的示意圖。 第8圖為圖框的信號V LOCK與Train_TX的示意圖。
<TABLE border="1" borderColor="#000000" width="_0015"><TBODY><tr><td> 100 </td><td> 顯示系統 </td></tr><tr><td> 110 </td><td> 時序控制器 </td></tr><tr><td> 132_1至132_N </td><td> 資料通道 </td></tr><tr><td> 122_1至122_N </td><td> 源極驅動器 </td></tr><tr><td> 124 </td><td> 主動顯示區 </td></tr><tr><td> 120 </td><td> 顯示面板 </td></tr><tr><td> 134 </td><td> 鎖定通道 </td></tr><tr><td>   </td><td>   </td></tr></TBODY></TABLE>

Claims (16)

  1. 一顯示器的一信號傳送與接收系統，包含：一時序控制器，用以傳送一訓練信號以及一資料信號；以及至少一源極驅動器，透過至少一資料通道以及一鎖定通道耦接至該時序控制器，且用以透過該資料通道接收該訓練信號以及該資料信號；其中該時序控制器參考該鎖定通道的一電壓位準來傳送該訓練信號或該資料信號至該源極驅動器，而該鎖定通道的該電壓位準可透過該時序控制器以及該源極驅動器控制。
  2. 如申請專利範圍第1項的信號傳送與接收系統，其中該源極驅動器包含：一時脈資料回復電路，用以接收該訓練信號以產生一內部時脈，並利用該內部時脈取樣該資料信號以產生回復資料；以及一多工器，耦接至該資料通道，用以自該資料通道接收該訓練信號或該資料信號且自該時脈資料回復電路接收該內部時脈，並且參考該鎖定通道的該電壓位準的一第一邏輯值或一第二邏輯值來輸出該訓練信號/資料訊號或該內部時脈至該時脈資料回復電路。
  3. 如申請專利範圍第2項的信號傳送與接收系統，其中當該鎖定通道的該電壓位準對應該第一邏輯值時，該時脈資料回復電路自該時序控制器接收該訓練信號並根據該訓練信號產生該內部時脈；且當該鎖定通道的該電壓位準對應該第二邏輯值，該時脈資料回復電路自該時序控制器接收該資料信號並使用該內部時脈以取樣該資料信號來產生該回復資料。
  4. 如申請專利範圍第1項的信號傳送與接收系統，其中該時序控制器包含：一延遲電路，用以延遲一信號以產生一延遲信號，其中該信號係根據該鎖定通道的該電壓位準所產生；以及一多工器，用以接收該訓練信號以及該資料信號，並至少參考該延遲信號選擇性地輸出該訓練信號或該資料信號至該源極驅動器。
  5. 如申請專利範圍第1項的信號傳送與接收系統，其中該時序控制器包含：一控制電路，用以參考由該時序控制器內部產生的一控制信號來控制該鎖定通道的該電壓位準。
  6. 如申請專利範圍第5項的信號傳送與接收系統，其中該時序控制器對一離散資料傳輸率設定應用多個資料傳輸率，且該時序控制器分別利用該多個資料傳輸率傳送該資料信號；且該控制信號係在該資料傳輸率的每一切換時間點後的一特定週期中所產生。
  7. 如申請專利範圍第6項的信號傳送與接收系統，其中在該資料傳輸率的每一切換時間點後的該特定週期中，該控制電路控制該鎖定通道的該電壓位準以使該時序控制器傳送該訓練信號至該源極驅動器，並使該源極驅動器進入鎖頻及鎖相狀態。
  8. 如申請專利範圍第7項的信號傳送與接收系統，其中該資料信號包含多個圖框的圖像資料，請對於該多個圖框的每一圖框而言，其所對應的圖像 資料係僅利用該多個資料傳輸率中的其中之一來傳送，且每一圖框包含主動圖像資料以及非主動圖像資料，該主動圖像資料係用以顯示在一顯示面板的的一主動顯示區，該非主動資料非顯示在該顯示面板的該主動顯示區；且該特定週期對應每一圖框的該非主動資料。
  9. 如申請專利範圍第8項的信號傳送與接收系統，其中該特定週期對應每一圖框的一垂直空白間隙(vertical blanking interval,VBI)資料。
  10. 一顯示器的一時序控制器，其中該時序控制器係透過至少一資料通道以及一鎖定通道耦接至一源極驅動器，該時序控制器參考該鎖定通道的一電壓位準傳送一訓練信號或一資料信號至該源極驅動器，且該鎖定通道的該電壓位準可透過該時序控制器以及該源極驅動器來控制。
  11. 如申請專利範圍第10項的時序控制器，其中該時序控制器包含：一延遲電路，用以延遲一信號以產生一延遲信號，其中該信號係根據該鎖定通道的該電壓位準產生；以及一多工器，用以接收該訓練信號以及該資料信號，並參考該至少一延遲信號以選擇性地輸出該訓練信號或是該資料信號至該源極驅動器。
  12. 如申請專利範圍第10項的時序控制器，其中該時序控制器包含：一控制電路，用以參考由該時序控制器內部產生的一控制信號來控制該鎖定通道的該電壓位準。
  13. 如申請專利範圍第12項的時序控制器，其中該時序控制器對一離散 資料傳輸率設定應用多個資料傳輸率，且該時序控制器分別利用該多個資料傳輸率傳送該資料信號；且該控制信號係根據該資料率的切換時間點所產生。
  14. 如申請專利範圍第12項的時序控制器，其中在該資料傳輸率的每一切換時間點後的一特定週期中，該控制電路控制該鎖定通道的該電壓位準以使該時序控制器傳送該訓練信號至該源極驅動器，並使該源極驅動器進入鎖頻及鎖相狀態。
  15. 如申請專利範圍第14項的時序控制器，其中該資料信號包含多個圖框的圖像資料，且對於該多個圖框的每一圖框而言，其所對應的圖像資料係僅利用該多個資料傳輸率中的其中之一來傳送，且每一圖框包含主動圖像資料以及非主動圖像資料，該主動圖像資料係用以顯示在一顯示面板的的一主動顯示區，該非主動資料非顯示在該顯示面板的該主動顯示區；且該特定週期對應每一圖框的該非主動資料。
  16. 如申請專利範圍第15項的時序控制器，其中該特定週期對應每一圖框的一垂直空白間隙(vertical blanking interval,VBI)資料。
TW104117922A 2015-03-26 2015-06-03 信號傳送與接收系統及相關顯示器之時序控制器 TWI556205B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/669,001 US9583070B2 (en) 2015-03-26 2015-03-26 Signal transmitting and receiving system and associated timing controller of display

Publications (2)

Publication Number Publication Date
TW201635263A TW201635263A (zh) 2016-10-01
TWI556205B true TWI556205B (zh) 2016-11-01

Family

ID=56976694

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104117922A TWI556205B (zh) 2015-03-26 2015-06-03 信號傳送與接收系統及相關顯示器之時序控制器

Country Status (3)

Country Link
US (1) US9583070B2 (zh)
CN (1) CN106023910B (zh)
TW (1) TWI556205B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865205B2 (en) * 2015-01-19 2018-01-09 Himax Technologies Limited Method for transmitting data from timing controller to source driver and associated timing controller and display system
CN108242219A (zh) * 2016-12-26 2018-07-03 中华映管股份有限公司 液晶显示装置及其驱动方法
CN108694917B (zh) * 2017-06-09 2021-10-22 京东方科技集团股份有限公司 数据传输方法、组件及显示装置
US10643574B2 (en) * 2018-01-30 2020-05-05 Novatek Microelectronics Corp. Timing controller and operation method thereof
KR102505197B1 (ko) * 2018-07-25 2023-03-03 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
CN108922492B (zh) * 2018-09-18 2021-01-26 京东方科技集团股份有限公司 一种数据驱动器及方法、时序控制器及方法、显示控制装置及显示装置
TWI686783B (zh) * 2018-11-23 2020-03-01 奇景光電股份有限公司 源極驅動器及其操作方法
CN109639259B (zh) * 2018-12-05 2022-07-22 惠科股份有限公司 扩展频谱的方法、芯片、显示面板及可读存储介质
KR20200070497A (ko) * 2018-12-07 2020-06-18 삼성디스플레이 주식회사 클록 트레이닝을 수행하는 데이터 드라이버, 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법
TWI694718B (zh) 2019-01-21 2020-05-21 友達光電股份有限公司 驅動裝置以及其驅動信號產生方法
TWI719476B (zh) * 2019-05-14 2021-02-21 奇景光電股份有限公司 顯示控制系統及其時序控制器
CN111986628A (zh) * 2019-05-22 2020-11-24 奇景光电股份有限公司 显示控制系统及其时序控制器
US11087708B2 (en) * 2019-06-05 2021-08-10 Himax Technologies Limited Method for transmitting data from timing controller to source driver and associated timing controller and display system
CN112711295A (zh) * 2019-10-25 2021-04-27 瑞昱半导体股份有限公司 时序产生器、时序产生方法以及控制芯片
CN111030726B (zh) * 2019-12-13 2022-02-25 展讯通信（上海）有限公司 射频前端控制电路及其控制方法、射频前端控制芯片、系统、存储介质、终端
KR102665605B1 (ko) 2019-12-27 2024-05-14 삼성전자주식회사 듀얼 소스 드라이버, 그것을 포함하는 디스플레이 장치, 및 그것의 동작 방법
US11557246B2 (en) * 2020-09-30 2023-01-17 Boe Technology Group Co., Ltd. Pixel circuit and method for controlling the same, and display device
CN115223488B (zh) 2022-05-30 2024-05-10 北京奕斯伟计算技术股份有限公司 数据传输方法、装置、时序控制器及存储介质
CN115248788A (zh) * 2022-05-30 2022-10-28 北京奕斯伟计算技术股份有限公司 数据传输方法、装置、时序控制器及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264135C (zh) * 2003-03-07 2006-07-12 友达光电股份有限公司 可修补数据线的缺陷的平面显示器及其修补方法
TW201044481A (en) * 2009-06-15 2010-12-16 Au Optronics Corp Driver circuit structure and method for repairing the same
CN101211026B (zh) * 2006-12-27 2011-04-06 三星电子株式会社 显示器基板、包括该基板的液晶显示设备及其修补方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100382139C (zh) * 2003-10-30 2008-04-16 华邦电子股份有限公司 液晶显示器及其操作方法
JP5258093B2 (ja) * 2008-08-29 2013-08-07 ルネサスエレクトロニクス株式会社 表示装置及び表示パネルドライバへのデータ送信方法
KR101037559B1 (ko) * 2009-03-04 2011-05-27 주식회사 실리콘웍스 데이터 구동부의 모니터링 수단이 구비된 디스플레이 구동 시스템
KR20120126312A (ko) * 2011-05-11 2012-11-21 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR101995290B1 (ko) * 2012-10-31 2019-07-03 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR102151949B1 (ko) * 2013-12-30 2020-09-04 엘지디스플레이 주식회사 표시장치와 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264135C (zh) * 2003-03-07 2006-07-12 友达光电股份有限公司 可修补数据线的缺陷的平面显示器及其修补方法
CN101211026B (zh) * 2006-12-27 2011-04-06 三星电子株式会社 显示器基板、包括该基板的液晶显示设备及其修补方法
TW201044481A (en) * 2009-06-15 2010-12-16 Au Optronics Corp Driver circuit structure and method for repairing the same
US20100315401A1 (en) * 2009-06-15 2010-12-16 Au Optronics Corp. Driver Circuit Structure and Method for Repairing the Same

Also Published As

Publication number Publication date
CN106023910A (zh) 2016-10-12
US20160284313A1 (en) 2016-09-29
US9583070B2 (en) 2017-02-28
TW201635263A (zh) 2016-10-01
CN106023910B (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
TWI556205B (zh) 信號傳送與接收系統及相關顯示器之時序控制器
KR101319088B1 (ko) 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치
USRE48678E1 (en) Display and operating method thereof
TW201320043A (zh) 顯示元件中轉移資料的方法
US20060092100A1 (en) Display controlling device and controlling method
KR102505197B1 (ko) 표시 장치 및 그것의 구동 방법
KR102502236B1 (ko) 클락 데이터 복구 회로, 이를 포함하는 장치 및 클락 데이터 복구 방법
KR101315084B1 (ko) 임베디드 디스플레이포트 시스템과 그를 위한 패널 셀프 리프레시 모드를 채용한 타이밍 컨트롤러 및 패널 셀프 리프레시 모드 제어 방법
US9812090B2 (en) Display device and driving method thereof
WO2012155401A1 (zh) 定时控制器及具有其的液晶显示器
TWI433090B (zh) 顯示驅動器的處理影像資料傳輸的方法及顯示系統
US9197229B2 (en) Panel driving circuit and ring oscillator clock automatic synchronization method thereof
TWI549105B (zh) 具動態調整輸出之顯示驅動方法及其顯示裝置
US20130073890A1 (en) Signal synchronizing device
TW201534054A (zh) 低電壓差分信號方式傳輸器及低電壓差分信號方式接收器
US9602090B2 (en) Skew adjustment apparatus
CN107767826B (zh) 显示驱动器以及显示装置
TWI410949B (zh) 資料驅動器與用以決定資料驅動器之最佳偏移之方法
TW201106660A (en) Apparatuses for transmitting and receiving data
US8063898B2 (en) Circuit for data synchronization of I2C time controller in display device and method thereof
TWI533608B (zh) 資料接收器及資料接收方法
US9865205B2 (en) Method for transmitting data from timing controller to source driver and associated timing controller and display system
TW201303838A (zh) 源極驅動器陣列與其驅動方法、時序控制器與時序控制方法、以及液晶驅動裝置
US7616708B2 (en) Clock recovery circuit
Ozawa et al. 40.3: A 2Gbps/lane Source Synchronous Intra‐Panel Interface for Large Size and High Refresh Rate Panel with Automatic Calibration