TWI533608B - 資料接收器及資料接收方法 - Google Patents

Description

資料接收器及資料接收方法

本發明是有關於一種資料接收器以及資料接收方法，尤其是有關於一種具有多種偵測功能的資料接收器以及資料接收方法。

在一般的資料傳輸技術之中，傳送端通常都是將資料訊號(DATA)以及時脈訊號(CLK)分開傳送到接收端，而接收端則依據接收到的時脈訊號的頻率來從資料訊號取得所需資料。然而，由於所傳輸的訊號會在其傳輸路徑當中受到RC效應(即電阻、電容效應)的影響而衰減或失真，且由於資料訊號以及時脈訊號是分開傳送，因此二者所受到電阻或電容的影響的程度不一定相同，進而影響了接收端所取得之資料的正確性。

為了改善上述的問題，可以使傳送端在資料傳輸時，將資料訊號以及時脈訊號整合成串列資料並進行編碼(Encoding)之後共同傳輸，而接收端再依據接收到的串列資料還原出所需的時脈訊號，以依據還原的時脈訊號的頻率進行操作。如此一來，便可以使資料訊號以及時脈訊號在傳輸過程中受到電阻或電容的影響程度一致，以提高接收端所取得之資料的正確性。

然而，上述的這種改善方式仍有其缺點。其一是在還原時脈訊號的時候有可能會因為受到雜訊(Noise)的干擾而遲遲無法將還原的時脈訊號鎖在正確頻率，所謂的正確頻率就是傳送端的操作頻率。其二是在還 原時脈訊號時也有可能會因為受到雜訊的干擾而發生時脈訊號的頻率鎖死或是歸零的情況。其三是在還原時脈訊號時也還可能會因為串列資料的頻率變換而鎖錯頻率，例如是鎖在正確頻率的半頻或四分之一頻。以上這些缺點，都會使得接收端無法取得正確的資料。

本發明提供一種資料接收器，此種資料接收器可以解決上述之三種問題。

本發明另提供一種資料接收方法，適用於上述的資料接收器。

本發明提出一種資料接收器，此資料接收器包括串列資料處理模組、零頻偵測單元、資料比對單元、狀態控制單元以及逾時偵測單元。串列資料處理模組用以接收串列資料，以依據所接收的串列資料而產生操作時脈，並動態調整操作時脈之頻率，直到操作時脈之頻率鎖在正確頻率。串列資料處理模組還依據操作時脈來將串列資料還原成並列資料，並依據操作時脈來對並列資料進行資料栓鎖操作，以將並列資料還原成所需資料。串列資料處理模組還用以判斷操作時脈之頻率是否正確，據以產生第一判斷結果，並用以依據重置控制訊號而決定是否重新依據串列資料而產生操作時脈。零頻偵測單元電性耦接串列資料處理模組以接收操作時脈，並判斷所接收到之操作時脈的頻率是否鎖死或歸零，據以產生第二判斷結果。資料比對單元電性耦接串列資料處理模組，並用以依據第一判斷結果來決定是否開始進行操作，且當開始進行操作時，資料比對單元依據操作時脈來取得所需資料中之比對資料，並判斷比對資料是否正確，據以輸出第三判斷結果。狀態控制單元電性耦接串列資料處理模組，用以輸出鎖頻指示訊號，並用以依據第一判斷結果、第二判斷結果與第三判斷結果來改變鎖頻指示訊號之狀態。逾時偵測單元電性耦接狀態控制單元之輸出端， 用以判斷鎖頻指示訊號之狀態在預設時間內是否未轉換成預設狀態，當判斷為是時便產生重置控制訊號。

本發明另提出一種資料接收方法，此資料接收方法適用於具有時脈回復單元之資料接收器，此資料接收方法包括下列步驟：使時脈回復單元依據串列資料而產生操作時脈，並使資料接收器進入訓練模式，以藉由時脈回復單元動態調整操作時脈的頻率；判斷操作時脈在預設時間內是否鎖在正確頻率；當判斷操作時脈在預設時間內並未鎖在正確頻率時，便重置時脈回復單元，並使資料接收器重新進入訓練模式，而當操作時脈在預設時間內已鎖在正確頻率時，便使資料接收器進入確認模式，在確認模式中，係再次判斷該操作時脈是否鎖在正確頻率；當再次判斷出操作時脈已鎖在正確頻率時，便使資料接收器進入接收模式，在接收模式中，係使資料接收器開始正常操作，並隨時判斷操作時脈是否鎖死或歸零，以及隨時判斷操作時脈是否鎖在正確頻率；以及當在接收模式中判斷出操作時脈鎖死或歸零，或者判斷出操作時脈未鎖在正確頻率時，便重置時脈回復單元，並使資料接收器重新進入該訓練模式。

本發明之資料接收器係採用了串列資料處理模組、零頻偵測單元以及資料比對單元來分別進行下述三項操作：判斷還原後的操作時脈之頻率是否正確以產生第一判斷結果、判斷還原後的操作時脈之頻率是否鎖死或歸零以產生第二判斷結果、以及判斷所需資料中的比對資料是否正確以產生第三判斷結果，且本發明之資料接收器還採用了狀態控制單元以依據上述之第一判斷結果、第二段結果以及第三判斷結果來決定所輸出的鎖頻指示訊號之狀態，以及採用了逾時偵測單元來判斷鎖頻指示訊號之狀態在預設時間內是否未轉換成預設狀態而決定是否重置串列資料處理模組，因此本發明之資料接收器可以解決習知技術之三種問題。

100‧‧‧資料接收器

11、16‧‧‧訊號接收單元

12、17‧‧‧時脈回復單元

13、18‧‧‧解串單元

14‧‧‧資料還原單元

15、19‧‧‧計時單元

20、21‧‧‧零頻偵測單元

30‧‧‧資料比對單元

40‧‧‧狀態控制單元

50‧‧‧逾時偵測單元

DATA0P、DATA0N、DATA1P、DATA1N‧‧‧差動訊號

Data‧‧‧所需資料

CLK1、CLK2‧‧‧操作時脈

CDR_LOCK1、CDR_LOCK2、WOD1、WOD2、DataCheck‧‧‧判斷結果

Lock‧‧‧鎖頻指示訊號

Timeout‧‧‧重置訊號

P-Data1、P-Data2‧‧‧並列資料

131‧‧‧N至M位元解碼電路

132‧‧‧解擾頻電路

133‧‧‧串列轉並列轉換器

51~5n、21~23‧‧‧D型正反器

D‧‧‧資料輸入端

Q‧‧‧資料輸出端

CK‧‧‧時脈輸入端

R‧‧‧重置訊號輸入端

QB‧‧‧互補資料輸出端

STB‧‧‧參考時脈

DVDD‧‧‧直流電源

24、25‧‧‧反相器

26‧‧‧及閘

501~505‧‧‧步驟

圖1為依照本發明一實施例之資料接收器的電路方塊示意圖；圖2繪有依照本發明一實施例之解串單元的電路方塊示意圖；圖3為依照本發明一實施例之逾時偵測單元的內部電路圖；圖4為依照本發明一實施例之零頻偵測單元的內部電路圖；圖5為依照本發明一實施例之資料接收方法的流程圖。

圖1為依照本發明一實施例之資料接收器的電路方塊示意圖。如圖1所示，資料接收器100包括訊號接收單元11、16、時脈回復單元12、17、解串單元13、18、資料還原單元14、計時單元15、19、零頻偵測單元20、21、資料比對單元30、狀態控制單元40以及逾時偵測單元50。在本實施例中，訊號接收單元11、時脈回復單元12、解串單元13、資料還原單元14以及計時單元15可被視為一個串列資料處理模組以對由差動訊號(differential signal)DATA0P、DATA0N所傳送的串列資料進行處理。

類似地，訊號接收單元16、時脈回復單元17、解串單元18、資料還原單元14以及計時單元19可被視為另外一個串列資料處理模組以對由差動訊號DATA1P、DATA1N所傳送的另一串列資料進行處理。值得一提的是，上述的資料接收器100係包含有兩個串列資料處理模組以分別對二筆串列資料進行處理，因此資料接收器100可同時進行二個位元之資料傳輸。然而，上述的設計方式並非用以限制本發明，本領域具有通常知識者當可依照實際上的資料處理速度需求而改為採用兩個以上或是僅採用一個串列 資料模組來實現本發明。請參照圖1，由訊號接收單元11、時脈回復單元12、解串單元13、資料還原單元14以及計時單元15所組成的串列資料處理模組在接收到由差動訊號DATA0P、DATA0N所傳送的串列資料後，便會依據此串列資料而產生操作時脈CLK1，並動態調整操作時脈CLK1的頻率，直到操作時脈CLK1的頻率鎖在正確頻率。所謂的正確頻率就是傳送端的操作頻率。此串列資料處理模組還依據操作時脈CLK1來將所接收到的串列資料還原成並列資料P-Data1，且此串列資料處理模組還用以判斷操作時脈CLK1之頻率是否正確，據以產生判斷結果CDR_LOCK1，並用以依據重置控制訊號Timeout而決定是否重新依據接收到的串列資料而產生操作時脈CLK1。

而由訊號接收單元16、時脈回復單元17、解串單元18、資料還原單元14以及計時單元19所組成的另一個串列資料處理模組在接收到由差動訊號DATA1P、DATA1N所傳送的另一串列資料後，便會依據此串列資料而產生操作時脈CLK2(其頻率理應與操作時脈CLK1的頻率相同)，並動態調整操作時脈CLK2的頻率，直到操作時脈CLK2的頻率鎖在正確頻率。此串列資料處理模組還依據操作時脈CLK2來將所接收到的串列資料還原成並列資料P-Data2，且此串列資料處理模組還用以判斷操作時脈CLK2之頻率是否正確，據以產生判斷結果CDR_LOCK2，並用以依據重置控制訊號Timeout而決定是否重新依據接收到的串列資料而產生操作時脈CLK2。由於操作時脈CLK1與CLK2之頻率理應相同，因此判斷結果CDR_LOCK1與CDR_LOCK2之內容亦應相同。至於上述二個串列資料處理模組中的資料還原單元14，其則依據操作時脈CLK1與CLK2之其中任一來對並列資料P-Data1與P-Data2進行資料栓鎖操作，以將並列資料P-Data1與P-Data2還原成所需資料Data。由以上可知，資料還原單元14只需操作時脈CLK1與CLK2之其中任一即可進行資料栓鎖操作。

以下將進一步說明資料接收器100中之各構件的操作，請再繼續參照圖1。訊號接收單元11用以接收由差動訊號DATA0P、DATA0N所 傳送的串列資料，並輸出所接收到的串列資料。時脈回復單元12係電性耦接訊號接收單元11之輸出端，並用以依據訊號接收單元11所輸出的串列資料而產生操作時脈CLK1。此外，時脈回復單元12還會動態調整操作時脈CLK1的頻率，直到操作時脈CLK1的頻率鎖在正確頻率。解串單元13係電性耦接於訊號接收單元11之輸出端與時脈回復單元12之輸出端，並用以依據操作時脈CLK1來將訊號接收單元11輸出的串列資料還原成並列資料P-Data1。計時單元15係電性耦接時脈回復單元12之輸出端，以接收並輸出操作時脈CLK1，並用以判斷操作時脈CLK1的頻率是否正確，據以產生判斷結果CDR_LOCK1。零頻偵測單元20係電性耦接於計時單元15之輸出端以接收操作時脈CLK1，並判斷所接收到之操作時脈CLK1的頻率是否鎖死或歸零，據以產生判斷結果WOD1。

訊號接收單元16用以接收由差動訊號DATA1P、DATA1N所傳送的串列資料，並輸出所接收到的串列資料。時脈回復單元17係電性耦接訊號接收單元16之輸出端，並用以依據訊號接收單元16所輸出的串列資料而產生操作時脈CLK2。此外，時脈回復單元17還會動態調整操作時脈CLK2的頻率，直到操作時脈CLK2的頻率鎖在正確頻率。解串單元18係電性耦接於訊號接收單元16之輸出端與時脈回復單元17之輸出端，並用以依據操作時脈CLK2來將訊號接收單元16輸出的串列資料還原成並列資料P-Data2。計時單元19係電性耦接時脈回復單元17之輸出端，以接收並輸出操作時脈CLK2，並用以判斷操作時脈CLK2的頻率是否正確，據以產生判斷結果CDR_LOCK2。零頻偵測單元21係電性耦接於計時單元19之輸出端以接收操作時脈CLK2，並判斷所接收到之操作時脈CLK2的頻率是否鎖死或歸零，據以產生判斷結果WOD2。

資料還原單元14係電性耦接於解串單元13之輸出端、時脈回復單元12之輸出端、解串單元18之輸出端與時脈回復單元17之輸出端，並用以依據操作時脈CLK1與CLK2之其中任一來對並列資料P-Data1與 P-Data2進行資料栓鎖操作，以將並列資料P-Data1與P-Data2還原成所需資料Data。資料比對單元30係電性耦接於資料還原單元14之輸出端，並電性耦接時脈回復單元12與17之至少一輸出端，以及電性耦接計時單元15與19之至少一輸出端。資料比對單元30用以依據判斷結果CDR_LOCK1與判斷結果CDR_LOCK2的其中之一來決定是否開始進行操作，且當開始進行操作時，資料比對單元30係依據操作時脈CLK1與CLK2的其中之一來取得所需資料Data中之比對資料(圖未示)，並判斷所取得的比對資料是否正確，據以輸出判斷結果DataCheck。當比對資料為正確時，即表示資料比對單元30所接收之操作時脈的頻率為正確(即鎖在正確頻率)；反之，則表示資料比對單元30所接收之操作時脈的頻率不正確。

狀態控制單元40係電性耦接於計時單元15與19之至少一輸出端、零頻偵測單元20與21之輸出端、以及資料比對單元30之輸出端，用以輸出鎖頻指示訊號Lock，並用以依據判斷結果CDR_LOCK1或CDR_LOCK2、判斷結果WOD1與WOD2、與判斷結果DataCheck來改變鎖頻指示訊號Lock之狀態，也就是使其呈現高準位(high)或低準位(low)。在本實施例當中，若狀態控制單元40所接收到的判斷結果CDR_LOCK1或CDR_LOCK2係表示對應的操作時脈係鎖在正確頻率，且判斷結果WOD1與WOD2皆表示對應的操作時脈皆沒有鎖死或歸零的情況，而判斷結果DataCheck亦表示比對資料為正確時(即表示資料比對單元30所接收之操作時脈的頻率為正確)，那麼狀態控制單元40就會將鎖頻指示訊號Lock之狀態由低準位上拉至高準位。

反之，只要狀態控制單元40所接收到的判斷結果CDR_LOCK1或CDR_LOCK2係表示對應的操作時脈未鎖在正確頻率，或是判斷結果WOD1與WOD2其中任一表示出對應的操作時脈有鎖死或歸零的情況，亦或是判斷結果DataCheck表示比對資料不正確時，那麼狀態控制單元40就會將鎖頻指示訊號Lock之狀態維持在低準位。至於逾時偵測單元 50，其係電性耦接狀態控制單元40之輸出端，並用以判斷鎖頻指示訊號Lock之狀態在預設時間內是否未轉換成預設狀態(在此例為高準位)。當判斷為是時，逾時偵測單元50便產生重置控制訊號Timeout，以利用重置控制訊號Timeout來重置時脈回復單元12與17，讓這二個時脈回復單元重新依據所接收到的串列資料來產生操作時脈CLK1與CLK2。藉由上述說明可知，本發明之資料接收器100可以解決習知技術之三種問題。

以下的部分將補充說明本發明一實施例之資料接收器100的操作方式。為了方便說明，本實施例中的資料接收器100係應用於顯示技術領域，但實際上的應用並不以顯示技術領域為限。在本實施例中，資料接收器100係用來實現源極驅動器(source driver，圖未示)之其中一部份的電路，並用以接收一傳送端傳來之二筆串列資料，其中一筆串列資料係由差動訊號DATA0P、DATA0N所傳送，而另一筆串列資料則由差動訊號DATA1P、DATA1N所傳送。所述之傳送端(圖未示)在此例係以顯示裝置中的時序控制器(timing controller，圖未示)來實現，且此時序控制器會依據資料接收器100所輸出之鎖頻指示訊號Lock的狀態來決定其操作方式，例如是決定其所輸出之串列資料的內容(詳後述)。

在時序控制器傳送資料給資料接收器100之前，由於此時資料接收器100尚未接收到任何資料，因此其所產生之鎖頻指示訊號Lock的狀態(例如是低準位)必呈現出操作時脈CLK1與CLK2尚未鎖在正確頻率。因此，時序控制器在開始傳送串列資料給資料接收器100時，所傳送之串列資料中僅包含有多個封包的比對資料，而這些比對資料例如可採用顯示裝置之水平掃描空白期間的資料(以下稱為BK資料)來實現。如此一來，資料接收器100便會進入訓練模式，以藉由時脈回復單元12與17來產生操作時脈CLK1與CLK2，並分別動態調整操作時脈CLK1與CLK2的頻率。若操作時脈CLK1與CLK2其中任一遲遲無法鎖在正確頻率，那麼狀態控制單元40就會將鎖頻指示訊號Lock之狀態維持在低準位。如此一來，只要逾時偵測單 元50判斷鎖頻指示訊號Lock之狀態在預設時間內未轉換成高準位時，便會產生重置控制訊號Timeout去重置時脈回復單元12與17，以讓這二個時脈回復單元重新依據所接收到的串列資料來產生操作時脈CLK1與CLK2。

當操作時脈CLK1與CLK2皆已鎖在正確頻率時，計時單元15與19所產生的判斷結果CDR_LOCK1與CDR_LOCK2便會呈現出此一訊息，因此資料比對單元30就會開始進行操作，使得資料接收器100開始進入確認模式。在一開始進入確認模式時，由於資料比對單元30所輸出的判斷結果DataCheck尚未表示比對資料為正確，因此狀態控制單元40仍會將鎖頻指示訊號Lock之狀態維持在低準位，使得時序控制器仍持續傳送BK資料給資料接收器100。如此一來，資料比對單元30便可持續比對BK資料的正確性，以進一步確認所接收之操作時脈的頻率是否正確(此可視為再次判斷操作時脈是否鎖在正確頻率)。

當資料比對單元30所輸出的判斷結果Data Check表示比對資料為正確(即表示其所接收之操作時脈的頻率為正確)，且計時單元15與19所產生的判斷結果CDR_LOCK1與CDR_LOCK2呈現出操作時脈CLK1與CLK2皆已鎖在正確頻率，而零頻偵測單元20與21所產生的判斷結果WOD1與WOD2皆表示其所接收之操作時脈的頻率並未鎖死或歸零時，那麼狀態控制單元40便會將鎖頻指示訊號Lock之狀態由低準位上拉至高準位。如此一來，資料接收器100就會進入接收模式，也就是開始正常操作，而時序控制器則會開始傳送正常的資料給資料接收器100。所謂的正常資料即是對應顯示裝置之每一掃描線之掃描期間所需的資料，而每一掃描線之掃描期間所需的資料通常包括有一個封包的BAC資料、一個封包的POL資料、多個封包的顯示資料、一個封包的EOL資料以及多個封包的BK資料。所謂的BAC資料係用以表示對應於一掃描線之資料的起始點，所謂的POL資料係用以進行液晶極性反轉之控制，每一封包的顯示資料係對應至一個畫素，而所謂的EOL資料係用以表示對應於一掃描線之資料的結束點，至於BK資料則如 先前所述，在此不再贅述。

在接收模式中，零頻偵測單元20與21會隨時判斷其所接收之操作時脈的頻率是否鎖死或歸零，而一旦零頻偵測單元20與21所產生的判斷結果WOD1與WOD2有任一個表示對應之操作時脈的頻率有鎖死或歸零時，那麼狀態控制單元40便會將鎖頻指示訊號Lock之狀態由高準位下拉至低準位，進而使得逾時偵測單元50能產生重置控制訊號Timeout去重置時脈回復單元12與17。此外，在接收模式中，資料比對單元30也會隨時依據操作時脈CLK1或CLK2來取得所需資料Data中的BK資料，並比對BK資料的正確性。只要一判斷BK資料不正確(即表示資料比對單元30所接收的操作時脈並未鎖在正確頻率)，資料比對單元30所輸出的判斷結果DataCheck就會表示出此資訊，那麼狀態控制單元40便會將鎖頻指示訊號Lock之狀態由高準位下拉至低準位，進而使得逾時偵測單元50能產生重置控制訊號Timeout去重置時脈回復單元12與17。

當然，在接收模式中，只要計時單元15與19所產生的判斷結果CDR_LOCK1或CDR_LOCK2有任一表示對應的操作時脈未鎖在正確頻率，那麼狀態控制單元40也會將鎖頻指示訊號Lock之狀態由高準位下拉至低準位，進而使得逾時偵測單元50能產生重置控制訊號Timeout去重置時脈回復單元12與17。而只要時脈回復單元12與17一被重置，那麼資料接收器100便會重新進入訓練模式。

圖2繪有依照本發明一實施例之解串單元的電路方塊示意圖，此圖所示之解串單元係以圖1之解串單元13為例。如圖2所示，解串單元13包括N至M位元解碼電路131、解擾頻電路132以及串列轉並列轉換器133。N至M位元解碼電路131係電性耦接訊號接收單元11之輸出端與時脈回復單元12之輸出端，用以依據操作時脈CLK1來對訊號接收單元11之輸出訊號進行解碼，其中N與M皆為正整數，且N>M。在本實施例中，N至M位元解碼電路131係用以將所接收之串列資料中的每一封包由包含9位元轉換為 僅包含8位元，也就是N=9，M=8。然而，上述之N與M係可依照設計上的需求做調整，本實施例僅為舉例而並非以此為限。

解擾頻電路132係電性耦接於N至M位元解碼電路131之輸出端與時脈回復單元12之輸出端，用以依據操作時脈CLK1來對N至M位元解碼電路131之輸出訊號進行解擾頻操作。串列轉並列轉換器133係電性耦接解擾頻電路132之輸出端與時脈回復單元12之輸出端，用以依據操作時脈CLK1來對解擾頻電路132之輸出訊號進行串列轉並列之操作，以產生並列資料P-Data1。由圖2所示之解串單元13的電路方塊示意圖可知，資料接收器100之傳送端需有對應的電路構造，亦即必須具有並列轉串列轉換器(圖未示)、擾頻電路(圖未示)與M至N位元編碼電路(圖未示)，其中擾頻電路用以對並列轉串列轉換器之輸出訊號進行擾頻處理，而M至N位元編碼電路用以對擾頻電路之輸出訊號進行編碼處理。

請再參照圖1，圖1中所示之時脈回復單元12與17皆可以是採用鎖相迴路(PLL)或是延遲鎖定迴路(DLL)來實現。其中，鎖相迴路係電性耦接於訊號接收單元11或16之輸出端，且鎖相迴路用以產生操作時脈CLK1或CLK2，並用以比較所接收之串列資料與所產生之操作時脈的相位差，據以動態調整所產生之操作時脈的頻率。此外，延遲鎖定迴路係電性耦接於訊號接收單元11或16之輸出端，且延遲鎖定迴路用以產生操作時脈CLK1或CLK2，並用以比較所接收之串列資料與所產生之操作時脈的相位差，據以動態調整所產生之操作時脈的頻率。上述所列舉之鎖相迴路或是延遲鎖定迴路並不用以限定本發明，其它具有相位比較功能或頻率比較功能之電路均在本發明的保護範圍之內。

圖3為依照本發明一實施例之逾時偵測單元的內部電路圖。如圖3所示，逾時偵測單元50包括多個串接的D型正反器51~5n，每一個D型正反器皆具有資料輸入端D、時脈輸入端CK、資料輸出端Q、互補資料輸出端QB與重置訊號輸入端R。在本實施例中，每一個D型正反器之重置訊號輸 入端R係用以接收鎖頻指示訊號Lock，每一個D型正反器之資料輸入端D與互補資料輸出端QB互相電性耦接，位於第一級之D型正反器51的時脈輸入端CK用以接收參考時脈STB，其餘之每一個D型正反器(如標示52~5n所示)的時脈輸入端CK則電性耦接於前一級之D型正反器的資料輸出端Q，而最後一級之D型正反器5n的資料輸出端Q用以輸出重置控制訊號Timeout。在此例中，參考時脈STB例如可採用顯示裝置中的STB訊號來實現，此STB訊號係用來指示源極驅動器輸出對應於一掃描線之栓鎖資料。

由圖3可知，當鎖頻指示訊號Lock為高準位時，每一個D型正反器均會被重置，所以最後一級之D型正反器5n的資料輸出端Q並不會輸出重置控制訊號Timeout。反之，當鎖頻指示訊號Lock為低準位時，由於每一個D型正反器都不會被重置，因此這些D型正反器便會逐級地傳遞資料，使得最後一級D型正反器5n能輸出重置控制訊號Timeout，這樣便完成了計時操作。當然，逾時偵測單元50中所串接的D型正反器越多，則逾時偵測單元50產生重置控制訊號Timeout所需的時間就越長。換句話說，逾時偵測單元50所計數之預設時間係與其內部串接之D型正反器的數量成正比。

圖4為依照本發明一實施例之零頻偵測單元的內部電路圖，此圖所示之零頻偵測單元係以圖1之零頻偵測單元20為例。如圖4所示，零頻偵測單元20包括D型正反器21~23、反相器24~25與及閘26。每一個D型正反器均具有資料輸入端D、時脈輸入端CK、資料輸出端Q與重置訊號輸入端R。D型正反器21之時脈輸入端CK與重置訊號輸入端R分別用以接收操作時脈CLK1與參考時脈STB，其中參考時脈STB的頻率小於操作時脈CLK的頻率。在此例中，參考時脈STB例如可採用顯示裝置中的STB訊號來實現，此STB訊號係用來指示源極驅動器輸出對應於一掃描線之栓鎖資料。

反相器24之輸入端係電性耦接於D型正反器21之資料輸出端Q，而反相器24之輸出端係電性耦接於D型正反器21之資料輸入端D。反相器25之輸入端係電性耦接於反相器24之輸出端。D型正反器22與D型正反 器23為串接，且D型正反器22與D型正反器23之重置訊號輸入端R皆電性耦接於反相器25之輸出端，D型正反器22與D型正反器23之時脈輸入端CK皆用以接收參考時脈STB，而位於第一級之D型正反器22的資料輸入端D係電性耦接於直流電源OVDD，位於下一級之D型正反器23的資料輸入端D則係電性耦接於第一級D型正反器22的資料輸出端Q。及閘26係用以接收參考時脈STB與位於最後一級之D型正反器23之資料輸出端Q的輸出訊號，並據以產生判斷結果WOD1。

由圖4可知，當操作時脈CLK1之頻率未歸零或鎖死時，反相器25會正常地產生輸出訊號來重置D型正反器22與23，因此及閘26所輸出之判斷結果WOD1持續呈現低準位。然而，當操作時脈CLK1之頻率為歸零或鎖死時，反相器25就不會產生輸出訊號來重置D型正反器22與23，因此D型正反器22與23便會逐級地傳遞資料，進而使得及閘26所輸出的判斷結果WOD1會有呈現高準位的期間。當然，在零頻偵測單元20中，直流電源OVDD與及閘26之間所串連的D型正反器的數目越多，則判斷結果WOD1呈現高準位期間所需的時間就越久。因此，直流電源OVDD與及閘26之間所串連的D型正反器的數目係可依實際之設計需求而定。

當然，前述之資料接收器100還可以再包括有二個等化器單元(圖未示)，每一等化器單元係電性耦接於資料接收器100所接收的串列資料與其中一訊號接收單元的輸入端之間。

依照上述各實施例之教示，本領域具有通常知識者當可歸納出本發明之資料接收器的一些基本操作步驟，一如圖5所示。圖5為依照本發明一實施例之資料接收方法的流程圖，其適用於具有時脈回復單元之資料接收器。請參照圖5，此資料接收方法包括步驟S501~S505。步驟S501：使時脈回復單元依據串列資料而產生操作時脈，並使資料接收器進入訓練模式，以藉由時脈回復單元動態調整操作時脈的頻率。步驟S502：判斷操作時脈在預設時間內是否鎖在正確頻率。步驟S503：當判斷操作時脈在預 設時間內並未鎖在正確頻率時，便重置時脈回復單元，並使資料接收器重新進入訓練模式，而當操作時脈在預設時間內已鎖在正確頻率時，便使資料接收器進入確認模式，在確認模式中，係再次判斷操作時脈是否鎖在正確頻率。步驟S504：當再次判斷出操作時脈已鎖在正確頻率時，便使資料接收器進入接收模式，在接收模式中，係使資料接收器開始正常操作，並隨時判斷操作時脈是否鎖死或歸零，以及隨時判斷操作時脈是否鎖在正確頻率。步驟S505：當在接收模式中判斷出操作時脈鎖死或歸零，或者判斷出操作時脈未鎖在正確頻率時，便重置時脈回復單元，並使資料接收器重新進入訓練模式。

此外，當再次判斷時，一旦判斷出操作時脈並未鎖在正確頻率，便重置時脈回復單元，並使資料接收器重新進入訓練模式。另外，在接收模式中，當判斷出操作時脈未鎖死或未歸零，或者判斷出操作時脈鎖在正確頻率時，便使資料接收器保持在接收模式。

綜上所述，本發明之資料接收器係採用了串列資料處理模組、零頻偵測單元以及資料比對單元來分別進行下述三項操作：判斷還原後的操作時脈之頻率是否正確以產生第一判斷結果、判斷還原後的操作時脈之頻率是否鎖死或歸零以產生第二判斷結果、以及判斷所需資料中的比對資料.是否正確以產生第三判斷結果，且本發明之資料接收器還採用了狀態控制單元以依據上述之第一判斷結果、第二段結果以及第三判斷結果來決定所輸出的鎖頻指示訊號之狀態，以及採用了逾時偵測單元來判斷鎖頻指示訊號之狀態在預設時間內是否未轉換成預設狀態而決定是否重置串列資料處理模組，因此本發明之資料接收器可以解決習知技術之三種問題。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧資料接收器

11、16‧‧‧訊號接收單元

12、17‧‧‧時脈回復單元

13、18‧‧‧解串單元

14‧‧‧資料還原單元

15、19‧‧‧計時單元

20、21‧‧‧零頻偵測單元

30‧‧‧資料比對單元

40‧‧‧狀態控制單元

50‧‧‧逾時偵測單元

DATA0P、DATA0N、DATA1P、DATA1N‧‧‧差動訊號

Data‧‧‧所需資料

CLK1、CLK2‧‧‧操作時脈

CDR_LOCK1、CDR_LOCK2、WOD1、WOD2、DataCheck‧‧‧判斷結果

Lock‧‧‧鎖頻指示訊號

Timeout‧‧‧重置訊號

P-Data1、P-Data2‧‧‧並列資料

Claims (11)

1. 一種資料接收器，包括：一串列資料處理模組，用以接收一串列資料，以依據該串列資料而產生一操作時脈，並動態調整該操作時脈之頻率，直到該操作時脈之頻率鎖在正確頻率，該串列資料處理模組還依據該操作時脈來將該串列資料還原成一並列資料，並依據該操作時脈來對該並列資料進行一資料栓鎖操作，以將該並列資料還原成一所需資料，該串列資料處理模組還用以判斷該操作時脈之頻率是否正確，據以產生一第一判斷結果，並用以依據一重置控制訊號而決定是否重新依據該串列資料而產生該操作時脈；一零頻偵測單元，電性耦接該串列資料處理模組以接收該操作時脈，並判斷所接收到之該操作時脈的頻率是否鎖死或歸零，據以產生一第二判斷結果；一資料比對單元，電性耦接該串列資料處理模組，並用以依據該第一判斷結果來決定是否開始進行操作，且當開始進行操作時，該資料比對單元依據該操作時脈來取得該所需資料中之一比對資料，並判斷該比對資料是否正確，據以輸出一第三判斷結果；一狀態控制單元，電性耦接該串列資料處理模組，用以輸出一鎖頻指示訊號，並用以依據該第一判斷結果、該第二判斷結果與該第三判斷結果來改變該鎖頻指示訊號之狀態；以及一逾時偵測單元，電性耦接該狀態控制單元之輸出端，用以判斷該鎖頻指示訊號之狀態在一預設時間內是否未轉換成一預設狀態，當判斷為是時便產生該重置控制訊號。
2. 如申請專利範圍第1項所述之資料接收器，其中該串列 資料處理模組包括：一訊號接收單元，用以接收並輸出該串列資料；一時脈回復單元，電性耦接該訊號接收單元之輸出端，並用以依據該串列資料而產生該操作時脈，該時脈回復單元還依據該重置控制訊號而決定是否重置；一解串單元，電性耦接該訊號接收單元之輸出端與該時脈回復單元之輸出端，並用以依據該操作時脈來對該串列資料進行該解串操作，以將該串列資料還原成該並列資料；一資料還原單元，電性耦接該解串單元之輸出端與該時脈回復單元之輸出端，並用以依據該操作時脈來對該並列資料進行該資料栓鎖操作，以將該並列資料還原成該所需資料；以及一計時單元，電性耦接該時脈回復單元之輸出端，以接收並輸出該操作時脈，並用以判斷該操作時脈之頻率是否正確，據以產生該第一判斷結果；
3. 如申請專利範圍第2項所述之資料接收器，其中該解串單元包括：一N至M位元解碼電路，電性耦接該訊號接收單元之輸出端與該時脈回復單元之輸出端，用以依據該操作時脈來對該訊號接收單元之輸出訊號進行解碼，其中N與M皆為正整數，且N>M；一解擾頻電路，電性耦接該N至M位元解碼電路之輸出端與該時脈回復單元之輸出端，用以依據該操作時脈來對該N至M位元解碼電路之輸出訊號進行一解擾頻操作；以及一串列轉並列轉換器，電性耦接該解擾頻電路之輸出端與該時脈回復單元之輸出端，用以依據該操作時脈來對該解擾頻電路之輸出訊號進行串列轉並列之操作，以產生該並列資料。
4. 如申請專利範圍第2項所述之資料接收器，其中該時脈回復單元包括一鎖相迴路，該鎖相迴路電性耦接該訊號接收單元之輸出端，且該鎖相迴路用以產生該操作時脈，並用以比較該串列資料與該操作時脈之相位差，據以動態調整該操作時脈的頻率。
5. 如申請專利範圍第2項所述之資料接收器，其中該時脈回復單元包括一延遲鎖定迴路，該延遲鎖定迴路電性耦接該訊號接收單元之輸出端，且該延遲鎖定迴路用以產生該操作時脈，並用以比較該串列資料與該操作時脈之相位差，據以動態調整該操作時脈的頻率。
6. 如申請專利範圍第1項所述之資料接收器，其中該逾時偵測單元包括：多個串接的D型正反器，每一D型正反器皆具有一資料輸入端、一時脈輸入端、一資料輸出端、一互補資料輸出端與一重置訊號輸入端，每一D型正反器之該重置訊號輸入端用以接收該鎖頻指示訊號，每一D型正反器之該資料輸入端與該互補資料輸出端互相電性耦接，位於第一級之D型正反器的該時脈輸入端用以接收一參考時脈，其餘之每一D型正反器的該時脈輸入端則電性耦接前一級之D型正反器的該資料輸出端，而最後一級之D型正反器的該資料輸出端用以輸出該重置控制訊號。
7. 如申請專利範圍第1項所述之資料接收器，其中該零頻偵測單元包括：一第一D型正反器，具有一資料輸入端、一時脈輸入端、一資料輸出端與一重置訊號輸入端，該第一D型正反器之該時脈輸入端與該重置訊號輸入端分別用以接收該操作時脈與一參考時脈，其中該參考時脈的頻率小於該操作時脈的頻率；一第一反相器，其輸入端電性耦接該第一D型正反器之 該資料輸出端，而該第一反相器之輸出端電性耦接該第一D型正反器之該資料輸入端；一第二反相器，其輸入端電性耦接該第一反相器之輸出端；多個串接的第二D型正反器，每一第二D型正反器皆具有一資料輸入端、一時脈輸入端、一資料輸出端與一重置訊號輸入端，每一第二D型正反器之該重置訊號輸入端皆電性耦接該第二反相器之輸出端，每一第二D型正反器之該時脈輸入端皆用以接收該參考時脈，位於第一級之第二D型正反器的該資料輸入端電性耦接一直流電源，而其餘之每一第二D型正反器的該資料輸入端則電性耦接前一級第二D型正反器的該資料輸出端；以及一及閘，用以接收該參考時脈與位於最後一級之第二D型正反器之該資料輸出端的輸出訊號，並據以產生該第二判斷結果。
8. 如申請專利範圍第2項所述之資料接收器，其更包括一等化器單元，該等化器單元電性耦接於該串列資料與該訊號接收單元的輸入端之間。
9. 一種資料接收方法，適用於具有一時脈回復單元之一資料接收器，該資料接收方法包括：使該時脈回復單元依據一串列資料而產生一操作時脈，並使該資料接收器進入一訓練模式，以藉由該時脈回復單元動態調整該操作時脈的頻率；判斷該操作時脈在一預設時間內是否鎖在正確頻率；當判斷該操作時脈在該預設時間內並未鎖在正確頻率時，便重置該時脈回復單元，並使該資料接收器重新進入該訓練模式，而當該操作時脈在該預設時間內已鎖在正確頻率時，便使該資料接收器進入一確認模式，在該確認模式中， 係再次判斷該操作時脈是否鎖在正確頻率；當再次判斷出該操作時脈已鎖在正確頻率時，便使該資料接收器進入一接收模式，在該接收模式中，係使該資料接收器開始正常操作，並隨時判斷該操作時脈是否鎖死或歸零，以及隨時判斷該操作時脈是否鎖在正確頻率；以及當在該接收模式中判斷出該操作時脈鎖死或歸零，或者判斷出該操作時脈未鎖在正確頻率時，便重置該時脈回復單元，並使該資料接收器重新進入該訓練模式。
10. 如申請專利範圍第9項所述之資料接收方法，其中當再次判斷時一旦判斷出該操作時脈並未鎖在正確頻率，便重置該時脈回復單元，並使該資料接收器重新進入該訓練模式。
11. 如申請專利範圍第9項所述之資料接收方法，其中在該接收模式中，當判斷出該操作時脈未鎖死或未歸零，或者判斷出該操作時脈鎖在正確頻率時，便使該資料接收器保持在該接收模式。