JP5664540B2 - 監視回路、マイクロコンピュータ及び通信システム - Google Patents
監視回路、マイクロコンピュータ及び通信システム Download PDFInfo
- Publication number
- JP5664540B2 JP5664540B2 JP2011279616A JP2011279616A JP5664540B2 JP 5664540 B2 JP5664540 B2 JP 5664540B2 JP 2011279616 A JP2011279616 A JP 2011279616A JP 2011279616 A JP2011279616 A JP 2011279616A JP 5664540 B2 JP5664540 B2 JP 5664540B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- input capture
- operating frequency
- monitoring circuit
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
他のシステムから送信される通信データを受信するマイクロコンピュータに内蔵される監視回路であって、
前記通信データの受信波形内のパルスの時間幅を計測するインプットキャプチャと、
前記通信データの通信速度によって決まるビット幅と、前記インプットキャプチャによって計測される時間幅との関係に基づいて、前記マイクロコンピュータの動作周波数の異常を判定する異常判定部とを備える、監視回路を提供するものである。
他のシステムから送信される通信データを受信するマイクロコンピュータであって、
前記通信データの受信波形内のパルスの時間幅を計測するインプットキャプチャと、
前記通信データの通信速度によって決まるビット幅と、前記インプットキャプチャによって計測される時間幅との関係に基づいて、前記マイクロコンピュータの動作周波数の異常を判定する異常判定部とを備える、マイクロコンピュータを提供するものである。
他のシステムと、
前記他のシステムから送信される通信データを受信するマイクロコンピュータを内蔵する制御装置とを備える通信システムであって、
前記マイクロコンピュータは、
前記通信データの受信波形内のパルスの時間幅を計測するインプットキャプチャと、
前記通信データの通信速度によって決まるビット幅と、前記インプットキャプチャによって計測される時間幅との関係に基づいて、前記マイクロコンピュータの動作周波数の異常を判定する異常判定部とを備える、通信システムを提供するものである。
tbit[s]=1/(通信データの通信速度[bps]) ・・・(1)
に従って演算可能である。通信データの通信速度は、通信コントローラ21によって設定されている。異常判定部22は、式(1)で定義できるビット幅tbitの値を通信コントローラ21から取得する。
6 CANバス
7 ECU
8 CANドライバ
9 発振器
10 マイコン(マイクロコンピュータ)
11 送信ライン
12 受信ライン
13 インプットキャプチャライン
16 送信端子
17 受信端子
18 インプットキャプチャ端子
20 監視回路
21 通信コントローラ
22 異常判定部
25 インプットキャプチャ
100 通信システム
Claims (12)
- 他のシステムから送信される通信データを受信するマイクロコンピュータに内蔵される監視回路であって、
前記通信データの受信波形内のパルスの時間幅を計測するインプットキャプチャと、
前記通信データの通信速度によって決まるビット幅と、前記インプットキャプチャによって計測される時間幅との関係に基づいて、前記マイクロコンピュータの動作周波数の異常を判定する異常判定部とを備える、監視回路。 - 前記異常判定部は、前記ビット幅と前記インプットキャプチャによって計測される時間幅との差が許容範囲外であるとき、前記動作周波数の異常と判定する、請求項1に記載の監視回路。
- 前記異常判定部は、前記差が前記許容範囲外であることが継続するとき、前記動作周波数の異常と判定する、請求項2に記載の監視回路。
- 前記異常判定部は、前記ビット幅と前記インプットキャプチャによって計測される時間幅との差が許容範囲外であり、かつ、前記インプットキャプチャによって計測される時間幅が前記ビット幅以上であることが、継続して成立する場合、前記動作周波数の異常と判定する、請求項1に記載の監視回路。
- 前記異常判定部は、前記ビット幅と前記インプットキャプチャによって計測される時間幅との差が許容範囲外であり、かつ、前記インプットキャプチャによって計測される時間幅が前記ビット幅未満である場合、前記動作周波数の異常と判定する、請求項1または4に記載の監視回路。
- 前記異常判定部は、前記ビット幅と、前記インプットキャプチャによって計測される前記受信波形内のスタートビットのパルスの時間幅との関係に基づいて、前記動作周波数の異常を判定する、請求項1から5のいずれか一項に記載の監視回路。
- 前記他のシステムは、複数存在し、
前記異常判定部は、前記ビット幅と、前記他のシステムのうち少なくとも一つのシステムについて前記インプットキャプチャによって計測される時間幅との関係に基づいて、前記動作周波数の異常を判定する、請求項1から6のいずれか一項に記載の監視回路。 - 前記少なくとも一つのシステムは、前記通信データ内の識別情報に応じて判断される、請求項7に記載の監視回路。
- 前記少なくとも一つのシステムは、前記マイクロコンピュータが属するシステムの信頼度と同じ信頼度を有するシステムであるか、または、前記マイクロコンピュータが属するシステムの信頼度よりも高い信頼度を有するシステムである、請求項7又は8に記載の監視回路。
- 前記異常判定部は、前記ビット幅と前記インプットキャプチャによって計測される時間幅との前記他のシステム毎の差が全て許容範囲外であるとき、前記動作周波数の異常と判定する、請求項7に記載の監視回路。
- 他のシステムから送信される通信データを受信するマイクロコンピュータであって、
前記通信データの受信波形内のパルスの時間幅を計測するインプットキャプチャと、
前記通信データの通信速度によって決まるビット幅と、前記インプットキャプチャによって計測される時間幅との関係に基づいて、前記マイクロコンピュータの動作周波数の異常を判定する異常判定部とを備える、マイクロコンピュータ。 - 他のシステムと、
前記他のシステムから送信される通信データを受信するマイクロコンピュータを内蔵する制御装置とを備える通信システムであって、
前記マイクロコンピュータは、
前記通信データの受信波形内のパルスの時間幅を計測するインプットキャプチャと、
前記通信データの通信速度によって決まるビット幅と、前記インプットキャプチャによって計測される時間幅との関係に基づいて、前記マイクロコンピュータの動作周波数の異常を判定する異常判定部とを備える、通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011279616A JP5664540B2 (ja) | 2011-12-21 | 2011-12-21 | 監視回路、マイクロコンピュータ及び通信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011279616A JP5664540B2 (ja) | 2011-12-21 | 2011-12-21 | 監視回路、マイクロコンピュータ及び通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013131019A JP2013131019A (ja) | 2013-07-04 |
JP5664540B2 true JP5664540B2 (ja) | 2015-02-04 |
Family
ID=48908522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011279616A Active JP5664540B2 (ja) | 2011-12-21 | 2011-12-21 | 監視回路、マイクロコンピュータ及び通信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5664540B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2545783B2 (ja) * | 1986-01-18 | 1996-10-23 | 日本電装株式会社 | 制御用コンピュータの異常監視装置 |
JPS62188977A (ja) * | 1986-02-14 | 1987-08-18 | Yamaha Motor Co Ltd | 信号周期計測方法 |
JP2819898B2 (ja) * | 1991-11-21 | 1998-11-05 | 株式会社デンソー | 通信装置のための監視回路 |
JPH06119210A (ja) * | 1992-10-08 | 1994-04-28 | Sumitomo Electric Ind Ltd | マイクロコンピュータのウォッチドッグ相互監視回路 |
JP2980304B2 (ja) * | 1994-07-06 | 1999-11-22 | 沖電気工業株式会社 | クロック障害検出回路 |
JPH0951358A (ja) * | 1995-08-09 | 1997-02-18 | Mitsubishi Electric Corp | Pwm通信システム |
JP2002278620A (ja) * | 2001-03-22 | 2002-09-27 | Aisin Seiki Co Ltd | 制御装置 |
-
2011
- 2011-12-21 JP JP2011279616A patent/JP5664540B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013131019A (ja) | 2013-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110690894B (zh) | 一种时钟失效安全保护方法及电路 | |
EP2211524B1 (en) | Transmitter apparatus, receiver apparatus and communication system | |
EP3170090B1 (en) | Systems and methods for chip to chip communication | |
US9088291B2 (en) | USB apparatus | |
US8718120B2 (en) | Transceiver | |
TWI733082B (zh) | 驅動電路、時序控制器與其抗干擾方法 | |
SE533636C2 (sv) | Anordning vid bussförbindelse i CAN-system | |
JPH0898284A (ja) | データ受信装置,送信装置および通信装置 | |
EP1237282B1 (en) | Circuit for the detection of clock signal period abnormalities | |
CN112637013B (zh) | Can总线报文异常检测方法及装置、设备、存储介质 | |
US8165258B2 (en) | Clock generating device and method thereof | |
JP5664540B2 (ja) | 監視回路、マイクロコンピュータ及び通信システム | |
US7809973B2 (en) | Spread spectrum clock for USB | |
JPH11308102A (ja) | 位相同期回路 | |
CN100461065C (zh) | 时钟/数据恢复电路的频率的调整方法与其装置 | |
US20150019898A1 (en) | Data reception apparatus and method of determining identical-value bit length in received bit string | |
JPH11219305A (ja) | マイクロコンピュータのリセット装置及びマイクロコンピュータのリセット方法 | |
US10116435B2 (en) | Control circuit and control method of communication device | |
US20100014621A1 (en) | Synchronization Determining Circuit, Receiver Including the Synchronization Determining Circuit, and Method of the Receiver | |
US9319216B2 (en) | Operating method of human interface device | |
JP2005252355A (ja) | クロック整形装置 | |
US8140881B2 (en) | Circuitry and method for detection of network node aging in communication networks | |
JP2018067827A (ja) | パルス信号通信システム | |
JPH10164039A (ja) | インタフェース回路 | |
EP3531297A1 (en) | Clock tuning |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141124 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5664540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |