WO2019049198A1 - 通信回路、通信システム及び通信方法 - Google Patents

通信回路、通信システム及び通信方法 Download PDF

Info

Publication number
WO2019049198A1
WO2019049198A1 PCT/JP2017/031917 JP2017031917W WO2019049198A1 WO 2019049198 A1 WO2019049198 A1 WO 2019049198A1 JP 2017031917 W JP2017031917 W JP 2017031917W WO 2019049198 A1 WO2019049198 A1 WO 2019049198A1
Authority
WO
WIPO (PCT)
Prior art keywords
buffer
signal
logic state
circuit
output
Prior art date
Application number
PCT/JP2017/031917
Other languages
English (en)
French (fr)
Inventor
俊一郎 正木
Original Assignee
株式会社ソシオネクスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ソシオネクスト filed Critical 株式会社ソシオネクスト
Priority to PCT/JP2017/031917 priority Critical patent/WO2019049198A1/ja
Priority to JP2019540151A priority patent/JP6933258B2/ja
Publication of WO2019049198A1 publication Critical patent/WO2019049198A1/ja
Priority to US16/806,891 priority patent/US11265043B2/en

Links

Images

Classifications

    • H04B5/24—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H04B5/48—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

第一の論理状態と第二の論理状態が定義された信号が入力され、前記第一の論理状態又は前記第二の論理状態を示す信号を出力する第一のバッファと、前記第一のバッファから出力される信号が入力され、前記第一の論理状態と、前記第二の論理状態と、第三の論理状態の何れかを示す信号を出力する第二のバッファと、前記第一のバッファから出力される信号が示す論理状態を監視し、前記論理状態が第１の期間変化しない場合に、前記第二のバッファに、前記第三の論理状態を示す信号を出力させる監視回路と、を有する。

Description

通信回路、通信システム及び通信方法
　本発明は、通信回路、通信システム及び通信方法に関する。
　近年では、近接配置されたモジュール間に、電磁界結合による無線通信を行う通信回路（ＴＬＣ（Transmission Line Coupler）回路、伝送線路結合器）を設け、無線通信によりモジュール間のデータ通信を行うことが知られている。この通信回路は、例えば、ＬＶＣＭＯＳ（Low Voltage CMOS）やＬＶＤＳ（Low Voltage Differential Signaling）等のインターフェイス規格を使用したモジュール間の通信に用いられる。
国際公開２０１２／１１１６３９号公報 特開２０１３－１７１２９８号公報 特開２０１４－０３３４３２号公報
　上述した従来の通信回路は、モジュールから入力されるデータに応じて「１」又は「０」の信号を無線で送信するものであり、「１」又は「０」の信号を送信し続けることができない。これに対し、差動出力を用いる高速な通信の規格では、信号が変化しない状態を伝送することが定められていることが一般的である。このため、上述した従来の通信回路は、高速な通信の規格を用いたモジュール間の通信に使用することができない。
　開示の技術は、上記事情に鑑みてなされたものであり、汎用性を向上させることを目的としている。
　開示の技術は、第一の論理状態と第二の論理状態が定義された信号が入力され、前記第一の論理状態又は前記第二の論理状態を示す信号を出力する第一のバッファと、前記第一のバッファから出力される信号が入力され、前記第一の論理状態と、前記第二の論理状態と、第三の論理状態の何れかを示す信号を出力する第二のバッファと、前記第一のバッファから出力される信号が示す論理状態を監視し、前記論理状態が第１の期間変化しない場合に、前記第二のバッファに、前記第三の論理状態を示す信号を出力させる監視回路と、を有する通信回路である。
　汎用性を向上させることができる。
第一の実施形態の通信システムを説明する図である。 シングルエンド信号を、電磁界結合を用いた無線通信により伝送する場合を説明する図である。 差動出力を、電磁界結合を用いた無線通信により伝送する場合を説明する第一の図である。 差動出力と、電磁界結合により差動出力から変換された無線信号との関係を説明する図である。 第一の実施形態の通信回路を説明する図である。 第一の実施形態の通信回路の送信回路の動作を説明するタイミングチャートである。 第一の実施形態のカウンタの一例を示す図である。 第一の実施形態のカウンタの他の例を示す図である。 第一の実施形態の通信システムの他の例を説明する図である。 第二の実施形態の通信回路を説明する図である。 第二の実施形態の通信回路の動作を説明するタイミングチャートである。 第二の実施形態の遅延回路の一例を示す図である。 第二の実施形態の遅延回路の他の例を示す図である。 第二の実施形態のＣＤＲ回路の一例を示す図である。 第二の実施形態の遅延回路の別の例を示す図である。 ＤＬＬ回路の動作波形の例を示す図である。 通信回路の変形例を説明する第一の図である。 通信回路の変形例を説明する第二の図である。 通信回路の変形例を説明する第三の図である。
　（第一の実施形態）
　以下に、図面を参照して第一の実施形態について説明する。図１は、第一の実施形態の通信システムを説明する図である。
　本実施形態の通信システム１００は、送信側として使用される通信回路２００－１と、受信側として使用される通信回路２００－２とを有する。通信回路２００－１と通信回路２００－２は、それぞれが同様の構成を有しているため、以下の説明では、通信回路２００－１と通信回路２００－２とを区別しない場合には、単に、通信回路２００と呼ぶ。
　本実施形態の通信システム１００は、高速通信の規格に準じた通信を行うＬＳＩ（Large-Scale Integrated circuit）１とＬＳＩ２との間に接続される。尚、高速通信の規格とは、例えば、ＰＣＩ　Ｅｘｐｒｅｓｓ、ＳＡＴＡ（Serial ATA）、ＵＳＢ（Universal Serial Bus）、ＯＩＦ（Optical Interneteorking Forum）等である。
　通信回路２００－１は、ＬＩＳ１と有線にて接続されており、通信回路２００－２は、ＬＳＩ２と有線にて接続されている。
　通信回路２００－１は、通信回路２００－１と接続されたコイル１１によって、ＬＳＩ１から有線にて受信した信号（データ）を無線信号に変換し、この無線信号を、コイル１１の電磁界結合によって送信する。
　通信回路２００－２は、コイル１１から送信された無線信号を、通信回路２００－２と接続されたコイル１２によって受信し、受信した無線信号を有線の信号に復元し、ＬＳＩ２へ出力する。つまり、コイル１１、１２は、伝送線路間の電磁界結合により、無線で信号を伝送する結合器１０である。
　本実施形態の通信システム１００では、以上のようにして、ＬＳＩ１とＬＳＩ２との間のデータ通信を行う。言い換えれば、通信システム１００は、ＬＳＩ１とＬＳＩ２との間の通信を中継する。
　尚、図１の例では、ＬＳＩ１とＬＳＩ２との間に、複数の通信システム１００が設けられるものとしたが、これに限定されない。ＬＳＩ１とＬＳＩ２との間に設けられる通信システム１００の数は、任意であって良い。また、通信システム１００は、複数の送信側の通信回路２００－１と、複数の受信側の通信回路２００－２と、を有していても良い。
　次に、本実施形態の通信回路２００の説明に先立ち、図２乃至図４を参照し、ＬＳＩの伝送線路間の通信を、電磁界結合を用いた無線通信によって行う場合の原理について説明する。
　図２は、シングルエンド信号を、電磁界結合を用いた無線通信により伝送する場合を説明する図である。
　図２では、通信回路２０－１が有線にて供給されたシングルエンド信号を無線信号に変換して通信回路２０－２へ送信し、通信回路２０－２がこの無線信号を受信してシングルエンド信号に復元し、有線にて出力する例を示している。
　この場合、通信回路２０－１と接続されたコイルＬ１の両端電圧と、通信回路２０－２のコイルＬ２の両端電圧は、シングルエンド信号の変化点において、波形Ｐ１に示すように変化し、シングルエンド信号の変化点の部分を信号として伝送する。つまり、図２の通信回路２０－１は、シングルエンド信号に定義された２つの状態のそれぞれを、無線信号に割り当てて伝送している。
　図３は、差動出力を、電磁界結合を用いた無線通信により伝送する場合を説明する第一の図である。
　図３の例では、通信回路２１－１が有線にて供給された差動出力を無線信号に変換して通信回路２１－２へ送信し、通信回路２１－２がこの無線信号を受信して差動出力に復元し、有線にて出力する例を示している。
　本実施形態の差動出力は、２本の差動信号線間の電圧の差を示す信号である。差動出力は、差動信号線間の電圧の差が正の状態（第一の論理状態）でハイレベルとなり、差動信号線間の電圧の差が負の状態（第二の論理状態）でローレベルとなる。また、本実施形態の差動出力は、差動信号線間の電圧に変化がない状態（第三の論理状態）では、前のデータ信号の状態を保持する信号である。尚、前のデータ信号の状態を保持する信号とは、信号を出力する側から見た場合の状態を示しており、信号が入力される側が見た場合には、ハイインピーダンス状態となる。つまり、差動出力は、３つの状態が定義された信号である。
　したがって、通信回路２１－１は、差動出力が示す３つの状態のそれぞれを、無線信号に割り当てて伝送する必要がある。
　ここで、以下に、図４を参照して、差動出力と、電磁界結合により差動出力から変換された無線信号の関係について説明する。図４は、差動出力と、電磁界結合により差動出力から変換された無線信号との関係を説明する図である。
　図４に示すように、無線信号は、差動出力が変化した部分のみを情報として伝送する。より具体的には、無線信号は、差動出力がローレベルからハイレベルに変化するとき、側に振れ、差動出力がハイレベルからローレベルに変化するとき負側に振れる。したがって、無線信号では、差動出力がローレベルからハイレベルに変化したときと、差動出力がハイレベルからローレベルに変化したとき、この情報が伝送され、差動出力に変化がない状態では情報は伝送されない。
　そこで、本実施形態の通信回路２００では、差動出力に変化がない状態を検出し、情報として伝送する。
　本実施形態では、このように、差動出力が示す３つの状態を無線信号によって伝送することで、通信回路２００を高速通信の規格に準じて通信を行うＬＳＩ１、２間の通信を中継することができる。
　図５は、第一の実施形態の通信回路を説明する図である。本実施形態の通信回路２００は、送信回路２１０と受信回路２２０とを有する。本実施形態の送信回路２１０と受信回路２２０とは、コイル１１に接続されている。
　本実施形態の通信回路２００では、例えば、通信回路２００の上位回路により、送信回路２１０又は受信回路２２０の何れか一方を有効とする制御信号が入力される。
　具体的には、例えば、通信回路２００に対して、送信回路２１０を有効とし、受信回路２２０を無効とする制御信号が入力された場合、通信回路２００は、送信側の通信回路２００－１として動作する。また、通信回路２００に対し、受信回路２２０を有効とし、送信回路２１０を無効とする制御信号が入力された場合、通信回路２００は、受信側の通信回路２００－２として動作する。
　本実施形態の通信回路２００は、例えば、ＬＳＩ１と接続されて、送信回路２１０が有効とされた場合に、ＬＳＩ１から入力された差動出力を無線信号として送信する。また、通信回路２００は、ＬＳＩ２と接続されて、受信回路２２０が有効とされた場合に、受信した無線信号を有線の差動出力としてＬＳＩ２へ出力する。
　本実施形態の送信回路２１０は、振幅検出回路２１１と、バッファ２１２とを有する。振幅検出回路２１１は、バッファ２１３、２１４を有する。
　バッファ２１３、２１４の一方の入力と他方の入力には、それぞれに対し、ＬＳＩ１からの差動出力が供給される。具体的には、バッファ２１３、２１４のそれぞれの入力端子には、ＬＳＩ１の差動信号線と接続されている。
　バッファ２１３は、ＬＳＩ１から入力される差動出力をバッファ２１２へ出力する。バッファ２１３は、差動出力が正の状態の場合はハイレベルの信号を出力し、差動出力が負の状態の場合はローレベルの信号を出力する。
　バッファ２１４は、差動信号線間の電圧に基づき、差動信号線間の電圧の差が一定以上である場合に、バッファ２１２に対し、バッファ２１２を有効にするイネーブル信号を出力する。言い換えれば、バッファ２１４は、差動信号線間の電圧の差が一定以上である場合に、差動出力が存在すると判定してバッファ２１２を有効にし、差動信号線間の電圧の差が一定未満である場合に、差動出力が存在しないと判定してバッファ２１２を無効にする。
　したがって、本実施形態では、差動出力が存在する場合に、バッファ２１２が有効とされ、バッファ２１２からコイル１１に対し、バッファ２１３から出力される差動出力が出力される。また、バッファ２１４は、差動出力が存在しない場合には、バッファ２１２を無効とするディスエーブル信号を送信する。したがって、バッファ２１２から信号は出力されない。
　本実施形態の通信回路２００では、このような振幅検出回路２１１を設けることで、ノイズ等の影響による不安定な信号によって動作することを防止できる。
　バッファ２１２の出力は、コイル１１の両端と接続されている。コイル１１には、バッファ２１２から供給される信号に応じた電流が流れる。本実施形態では、コイル１１に流れる電流の変化により、受信側のコイルの両端の電圧を変化させることで、バッファ２１２から出力される信号を受信側へ伝送する。
　本実施形態の受信回路２２０は、バッファ２２１、２２２と、監視回路２２３とを有する。バッファ２２１の一方の入力と他方の入力は、それぞれがコイル１１の両端の端子と接続されており、コイル１１の両端の電圧に応じた信号を出力する。
　バッファ２２１から出力される信号は、バッファ２２２と、監視回路２２３に供給される。バッファ２２２は、監視回路２２３によって有効／無効が制御される。バッファ２２２は、監視回路２２３によって有効とされたとき、バッファ２２１から出力される信号をＬＳＩ２へ出力する。
　監視回路２２３は、例えば、カウンタを含み、第１の期間をカウントする。そして、監視回路２２３は、第１の期間において、バッファ２２１から出力される信号の値（レベル）が変化しない場合に、バッファ２２２に対し、バッファ２２２を無効とするディスエーブル信号を出力する。バッファ２２２は、監視回路２２３からのディスエーブル信号を受けて、差動信号線間の電圧を０［Ｖ］とする。
　つまり、本実施形態の監視回路２２３は、バッファ２２１から出力される信号が示す差動出力に応じて、バッファ２２２から差動出力がない状態を示す信号を出力させる監視回路である。
　尚、監視回路２２３は、バッファ２２１から出力される信号の値が変化すると、バッファ２２２に対し、バッファ２２２を有効にするイネーブル信号を出力する。また、本実施形態の監視回路２２３では、例えば、バッファ２２１から出力される信号が変化する度に、内部のカウンタのカウント値がリセットされる。
　本実施形態では、例えば、監視回路２２３から出力されるハイレベルの信号をバッファ２２２に対するイネーブル信号とし、監視回路２２３から出力されるローレベルの信号をバッファ２２２に対するディスエーブル信号としても良い。
　ここで、監視回路２２３によってカウントされる第１の期間について説明する。
　通常、高速通信の規格における差動出力には、データ信号とクロック信号が埋め込まれており、データ信号からクロック信号を生成する。また、高速通信を行うＬＩＳ等では、キャパシタを使用して直流成分を伝搬させないようにすることで、差動出力の伝送におけるＬＳＩ間の電源電圧の差の影響を抑制している。
　また、高速通信を行うＬＩＳ等では、上述したクロック信号の生成や、電源電圧の差の影響の抑制等を実現するために、伝送される信号を、８ビットから１０ビットに変換し、「１」、「０」の出現頻度が同程度になるように符号化している。したがって、伝送される信号のほとんどは、ある期間内に値の遷移が存在する信号となる。言い換えれば、伝送される信号のほとんどは、「１」又は「０」によってデータ信号を伝送している場合には、ある期間以上は同一の値が連続しない。また、ある期間以上は同一の値が連続する場合は、差動出力に変化がない状態を示していることになる。
　本願の発明者は、上述した事柄に着目し、高速通信によって伝送される信号において、同一の値（「１」又は「０」）が連続することが許容される第１の期間を、監視回路２２３がカウントする期間とした。本実施形態では、この第１の期間をデータ信号の５ビット分の期間とした。尚、監視回路２２３がカウントする第１の期間は、データ信号の５ビット分の期間に限定されるものではなく、５ビット分の期間以上であれば良い。
　したがって、本実施形態では、監視回路２２３におけるカウント値が５以上の値になっても信号の値に遷移（変化）がない場合に、バッファ２２２を無効とし、差動出力を０［Ｖ］とする。
　本実施形態では、このように、監視回路２２３によってバッファ２２２の出力を制御することで、コイル１１により受信した無線信号から、差動出力が示す「差動出力に変化がない状態」を検出し、再現することができる。
　以下に、図６を参照し、本実施形態の通信回路２００の動作を説明する。図６は、第一の実施形態の通信回路の送信回路の動作を説明するタイミングチャートである。
　図６では、通信回路２００－１のバッファ２１３、２１４に入力された差動出力が、コイル１１から無線信号として通信回路２００－２に送信され、通信回路２００－２がコイル１２により受信した無線信号を差動出力に復元して出力する場合のタイミングチャートを示す。
　はじめに、タイミングｔ１における通信回路２００－１、２００－２の動作について説明する。
　図６に示すタイミングｔ１において、バッファ２１３、２１４に入力される差動出力は、ハイレベル（以下、Ｈレベル）からローレベル（以下、Ｌレベル）に反転する。また、バッファ２１４は、差動出力が存在するため、バッファ２１２に対してＨレベルのイネーブル信号を出力する。したがって、バッファ２１３から出力される信号は、バッファ２１２を介してコイル１１に対して出力される。
　タイミングｔ１において、コイル１１の両端電圧は、バッファ２１３の差動出力がＨレベルからＬレベルに反転したことによって変化する。コイル１２の両端電圧は、タイミングｔ１において、コイル１１の両端電圧の変化と同様に変化する。
　よって、タイミングｔ１において、通信回路２００－２のバッファ２２１から出力される信号は、コイル１２の両端電圧の変化に応じて、ＨレベルからＬレベルへ変化する。このとき、バッファ２２１から出力される信号は、第１の期間Ｋ内に値が変化しているため、監視回路２２３は、バッファ２２２に対してイネーブル信号を出力する。
　バッファ２２２は、タイミングｔ１において、有効とされているため、バッファ２２１から出力される信号を差動出力に復元し、出力する。
　次に、図６のタイミングｔ２における通信回路２００－１、２００－２の動作について説明する。
　タイミングｔ２において、バッファ２１３、２１４に入力される差動出力は、ＬレベルからＨレベルに反転する。また、バッファ２１４は、差動出力が存在するため、バッファ２１２に対してＨレベルのイネーブル信号を出力する。したがって、バッファ２１３から出力される信号は、バッファ２１２を介してコイル１１に対して出力される。
　タイミングｔ２において、コイル１１の両端電圧は、バッファ２１２から出力される信号が、ＨレベルからＬレベルに反転したことによって変化し、コイル１２の両端電圧も同様に変化する。
　よって、タイミングｔ２において、通信回路２００－２のバッファ２２１から出力される信号は、コイル１２の両端電圧の変化に応じて、ＬレベルからＨレベルへ変化する。このとき、バッファ２２１から出力される信号は、第１の期間Ｋ内に値が変化しているため、監視回路２２３は、バッファ２２２に対してイネーブル信号を出力する。
　タイミングｔ２において、バッファ２２２は、有効とされているため、バッファ２２１から出力される信号を差動出力に復元し、出力する。
　次に、図６のタイミングｔ３における通信回路２００－１、２００－２の動作について説明する。
　タイミングｔ３において、バッファ２１３、２１４に入力される差動出力は、差動信号線間の電圧の差が一定に満たない状態となり、バッファ２１３から出力される信号は不定となる。また、バッファ２１４、バッファ２１２に対するイネーブル信号の出力を停止する。したがって、バッファ２１２からは信号は出力されない。
　タイミングｔ３において、通信回路２００－２は、信号を受信していないため、バッファ２２１から出力される信号は、タイミングｔ２の値を維持する。また、タイミングｔ３において、バッファ２２１から出力される信号の値は、タイミングｔ２と同じ値であるが、第１の期間Ｋが経過していないため、監視回路２２３は、バッファ２２２に対してイネーブル信号を出力する。
　タイミングｔ３において、バッファ２２２は、有効とされているため、タイミングｔ２と同様の信号を差動出力に復元し、出力する。
　次に、図６のタイミングｔ４における通信回路２００－１、２００－２の動作について説明する。
　タイミングｔ４では、バッファ２１３、２１４に入力される差動出力は、不定の状態を維持しているため、通信回路２００－２は信号を受信しない。
　このとき、バッファ２２１から出力される信号は、第１の期間Ｋ以上同一の値が連続した状態である。したがって、タイミングｔ４において、監視回路２２３は、バッファ２２２を無効とするディスエーブル信号を出力する。具体的には、監視回路２２３は、タイミングｔ４において、バッファ２２２を有効とするＨレベルのイネーブル信号を、Ｌレベルに反転させて、バッファ２２２を無効とするディスエーブル信号とする。
　タイミングｔ４において、バッファ２２２は、無効とされるため、０Ｖの信号が出力される。
　次に、図６のタイミングｔ５における通信回路２００－１、２００－２の動作について説明する。
　タイミングｔ５では、バッファ２１３、２１４に入力される差動出力は、不定の状態からＨレベルからＬレベルへ反転する。また、バッファ２１４は、バッファ２１２に対し、バッファ２１２を有効にするイネーブル信号を出力している。したがって、バッファ２１２から出力される信号も、ＨレベルからＬレベルへ反転する。
　タイミングｔ５において、コイル１１の両端電圧は、バッファ２１２から出力される信号がＨレベルからＬレベルに反転したことによって変化し、コイル１２の両端電圧も同様に変化する。
　よって、タイミングｔ５において、通信回路２００－２のバッファ２２１から出力される信号は、コイル１２の両端電圧の変化に応じて、ＨレベルからＬレベルへ変化する。
　タイミングｔ５において、監視回路２２３は、バッファ２２１から出力される信号がＨレベルからＬレベルに反転したことで、カウント値をリセットし、バッファ２２２を有効にするイネーブル信号を出力する。
　タイミングｔ５において、バッファ２２２は、イネーブル信号を受けて、バッファ２２１から出力される信号を差動出力に復元し、出力する。
　このように、本実施形態の通信回路２００－２では、タイミングｔ４からタイミングｔ５までの間を、差動信号線間の電圧の差に変化がない状態として検出し、バッファ２２２から出力される差動信号線間の電圧を０［Ｖ］とすることができる。
　したがって、本実施形態の通信システム１００は、差動出力を用いた高速通信の規格に準じたＬＩＳ間のデータ通信に用いることができ、汎用性を向上させることができる。
　次に、図７及び図８を参照して、本実施形態の監視回路２２３について説明する。図７は、第一の実施形態のカウンタの一例を示す図である。
　本実施形態の監視回路２２３は、ＣＤＲ（Clock Data Recovery）回路２３１、カウンタ２３２、パルス生成器２３３、２３４を有する。
　ＣＤＲ回路２３１と、パルス生成器２３４には、バッファ２２１から出力される信号が入力される。ＣＤＲ回路２３１は、バッファ２２１から出力された信号に含まれるクロック信号とデータ信号を分離し、クロック信号をカウンタ２３２へ出力する。
　パルス生成器２３４は、バッファ２２１から出力される信号の反転を検知すると、パルス信号を生成し、カウンタ２３２へ出力する。具体的には、パルス生成器２３４は、バッファ２２１から出力される信号が、ＨレベルからＬレベルに反転した場合と、ＬレベルからＨレベルに反転した場合と、において、パルス信号を生成し、カウンタ２３２に出力する。
　カウンタ２３２は、ＣＤＲ回路２３１から入力されるクロック信号のパルス数をカウントし、カウント数が上述の第１の期間に相当するカウント値（第１の設定値）、例えば５以上になると、Ｌレベルの信号を出力する。また、カウンタ２３２は、パルス生成器２３４からパルス信号（リセットパルス信号）が入力されると、カウント値がリセットされ、信号入力に同期してＨレベルの信号を出力する。
　パルス生成器２３３は、カウンタ２３２のカウント数が第１の設定値、例えば５以上となるまでは、カウンタ２３２からＨレベルの信号が入力されて、Ｈレベルの信号を出力し、カウンタ２３２から、カウント数が第１の設定値、例えば５以上となったことを示すＬレベルの信号が入力されると、Ｌレベルの信号を生成して出力する。
　パルス生成器２３３から出力されるＨレベルの信号は、バッファ２２２を有効にするイネーブル信号であり、パルス生成器２３３から出力されるＬレベルの信号は、バッファ２２２を無効とするディスエーブル信号である。
　図８は、第一の実施形態のカウンタの他の例を示す図である。図８に示す監視回路２２３Ａは、カウンタ２３２、パルス生成器２３３Ａ、２３４を有する。
　監視回路２２３Ａでは、カウンタ２３２に入力されるクロック信号が、ＣＤＲ回路２３１によって生成されたものではなく、監視回路２２３Ａの外部から入力される点のみ、図７に示す監視回路２２３と異なる。
　また、図８では、監視回路２２３Ａに入力される外部クロック信号の周波数は、通信回路２００に入力されるデータ信号の周波数よりも低くなっている。したがって、カウンタ２３２では、図７のカウンタ２３２における第１の設定値よりも小さくなるように第２の設定値が設定され、カウンタ２３２は、カウント数が第２の設定値以上になると、Ｌレベルの信号を出力する。また、カウンタ２３２は、パルス生成器２３４からパルス信号（リセットパルス信号）が入力されると、カウント値がリセットされ、信号入力に同期してＨレベルの信号を出力する。
　パルス生成器２３３Ａは、カウンタ２３２のカウント数が第２の設定値以上となるまでは、カウンタ２３２からＨレベルの信号が入力されて、Ｈレベルの信号を出力し、カウンタ２３２から、カウント数が第２の設定値以上となったことを示すＬレベルの信号が入力されると、Ｌレベルの信号を生成して出力する。パルス生成器２３３Ａから出力されるＨレベルの信号は、バッファ２２２を有効にするイネーブル信号であり、パルス生成器２３３Ａから出力されるＬレベルの信号は、バッファ２２２を無効とするディスエーブル信号である。
　尚、監視回路２２３Ａに入力されるクロック信号は、例えば、通信回路２００に供給されるクロック信号等であって良い。
　監視回路２２３Ａにおけるその他の動作は、図７に示す監視回路２２３と同様であるから、説明を省略する。
　次に、図９を参照して、本実施形態の通信システム１００の他の例について説明する。本実施形態の通信回路２００では、送信回路２１０と受信回路２２０とを有するものとしたが、これに限定されない。
　通信回路２００は、例えば、送信回路２１０のみを有しても良いし、受信回路２２０のみを有していても良い。
　図９は、第一の実施形態の通信システムの他の例を説明する図である。図９に示す通信システム１００Ａでは、送信側の通信回路２００－１Ａは、送信回路２１０のみを有しており、受信側の通信回路２００－２Ａは、受信回路２２０のみを有している。
　通信回路２００－１Ａにおいて、送信回路２１０のバッファ２１２の出力（差動信号線）は、コイル１１の両端と接続されている。通信回路２００－２Ａにおいて、バッファ２２１の入力はコイル１２の両端と接続されている。
　本実施形態では、このように、通信回路２００において、送信回路２１０又は受信回路２２０の何れか一方のみを有する構成とすれば、通信回路２００に対して送信回路２１０又は受信回路２２０の何れか一方を有効とするための制御信号は不要となる。
　以上のように、本実施形態の通信回路２００は、高速な通信規格に準じたデータ通信に適用することができる。したがって、本実施形態によれば、通信回路２００の汎用性を向上させることができる。
　（第二の実施形態）
　以下に図面を参照して第二の実施形態について説明する。第二の実施形態では、通信回路が受信した信号を出力するタイミングを、監視回路のカウント数に相当する時間分遅延させる点が、第一の実施形態と相違する。よって、以下の第二の実施形態の説明では、第一の実施形態との相違点について説明し、第一の実施形態と同様の機能構成を有するものには、第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
　図１０は、第二の実施形態の通信回路を説明する図である。本実施形態の通信回路２００Ａは、送信回路２１０、受信回路２２０Ａを有する。
　受信回路２２０Ａは、バッファ２２１、バッファ２２２、監視回路２２３Ｂ、遅延回路２２４を有する。
　本実施形態の監視回路２２３Ｂは、例えば、カウンタを含み、第１の期間をカウントする。そして、監視回路２２３Ｂは、第１の期間Ｋにおいて、バッファ２２１から出力される信号の値が変化しない場合に、バッファ２２２に対し、バッファ２２２を無効とするディスエーブル信号を出力する。また、本実施形態の監視回路２２３Ｂは、ディスエーブル信号を出力している状態において、バッファ２２１から出力される信号の値の変化を検出した場合、第１の期間Ｋをカウントした後に、バッファ２２２を有効にするイネーブル信号を出力する。
　監視回路２２３Ｂは例えば、カウンタ２３２の構成を除いて、図７、図８に示した監視回路と同様の回路構成をとることができる。監視回路２２３Ｂにおいて、カウンタ２３２は、例えば、Ｌレベルの信号を出力している状態では、パルス生成器２３４からリセットパルス信号が入力されると、カウント値がリセットされ、カウント数が第１の設定値又は第２の設定値以上となった後で、Ｈレベル信号を出力する。このとき、カウンタ２３２は、カウント数が第１の設定値又は第２の設定値以上となるまでは、後続のリセットパルス信号を受け付けない。一方、カウンタ２３２は、Ｈレベルの信号を出力している状態では、パルス生成器２３４からリセットパルス信号が入力されると、カウント値がリセットされ、信号の入力に同期してＨレベル信号を出力し、カウント数が第１の設定値又は第２の設定値以上になると、Ｌレベルの信号を出力する。
　本実施形態の遅延回路２２４は、バッファ２２１とバッファ２２２との間に設けられており、バッファ２２１から出力される信号が、バッファ２２２に入力されるタイミングを所定の遅延時間Ｔ分遅らせる。
　このとき、本実施形態の遅延時間Ｔは、例えば、第１の期間Ｋと同程度の時間とすることが好ましい。具体的には、遅延回路２２４は、バッファ２２１から出力される信号を５ビット分遅延させて、バッファ２２２へ出力しても良い。
　以下に、図１１を参照して、本実施形態の通信回路２００Ａの動作について説明する。図１１は、第二の実施形態の通信回路の動作を説明するタイミングチャートである。図１１では、通信回路２００Ａ－１の送信回路２１０のバッファ２１３、２１４に入力された差動出力が、コイル１１から無線信号として通信回路２００Ａ－２に送信され、通信回路２００Ａ－２の受信回路２２０Ａがコイル１２により受信した無線信号を差動出力に復元して出力する場合のタイミングチャートを示す。
　はじめに、タイミングｔ１１における通信回路２００Ａ－１、２００Ａ－２の動作について説明する。尚、通信回路２００Ａ－１の送信回路２１０の動作は、第一の実施形態と同様であるから、説明を省略する。
　タイミングｔ１１において、通信回路２００Ａ－２の受信回路２２０Ａにおけるバッファ２２から出力される信号は、コイル１２の両端電圧の変化に応じて、ＨレベルからＬレベルへ変化する。また、タイミングｔ１１では、バッファ２２１から出力される信号は、第１の期間Ｋ内に値が変化しているため、監視回路２２３は、バッファ２２２に対してイネーブル信号を出力する。
　また、バッファ２２１から出力される信号は、遅延回路２２４に入力される。遅延回路２２４は、バッファ２２１から出力される信号を所定の遅延時間Ｔ分遅延させるため、バッファ２２２は有効とされているが、バッファ２２１から出力された信号は復元されていない。
　次に、タイミングｔ１２における通信回路２００Ａ－２の受信回路２２０Ａの動作について説明する。
　タイミングｔ１２は、タイミングｔ１１から所定の遅延時間Ｔが経過した時点を示す。タイミングｔ１２において、遅延回路２２４は、タイミングｔ１１において、バッファ２２１から入力された信号をバッファ２２２に対して出力する。
　タイミングｔ１１でバッファ２２１から出力された信号は、バッファ２２２に入力されて、差動出力に復元されて出力される。
　次に、タイミングｔ１３における通信回路２００Ａ－２の受信回路２２０Ａの動作について説明する。
　タイミングｔ１３では、バッファ２２１から出力される信号は、コイル１２の両端電圧の変化に応じて、ＨレベルからＬレベルへ変化する。
　このとき、監視回路２２３Ｂは、この変化を受けて、第１の期間Ｋのカウントを開始する。したがって、このとき、監視回路２２３Ｂからバッファ２２２に対するイネーブル信号は出力されていない。また、タイミングｔ１３において、遅延回路２２４は、バッファ２２１から出力された信号を遅延させる。
　次に、タイミングｔ１４における通信回路２００Ａ－２の受信回路２２０Ａの動作について説明する。
　タイミングｔ１４は、タイミングｔ１３から第１の期間Ｋが経過した時点を示している。言い換えれば、タイミングｔ１４は、タイミングｔ１３から所定の遅延時間Ｔが経過した時点を示している。
　タイミングｔ１４において、監視回路２２３Ｂは、第１の期間Ｋのカウントを終了するため、バッファ２２２に対するイネーブル信号を出力し、バッファ２２２を有効にする。また、遅延回路２２４は、バッファ２２１から出力された信号をバッファ２２２へ出力する。
　バッファ２２２は、タイミングｔ１４において有効とされ、バッファ２２１から出力された信号を差動出力として出力する。
　以上のように、本実施形態では、遅延時間Ｔを、監視回路２２３Ｂによりデータ信号がカウントされる第１の期間Ｋと同程度の長さとした。このため、バッファ２２１から出力された信号は、監視回路２２３Ｂによってカウントされる第１の期間Ｋが経過するまで、バッファ２２２に入力されない。
　言い換えれば、本実施形態では、監視回路２２３Ｂのカウント値がリセットされるまでの間、バッファ２２１から出力される差動出力は、ＬＳＩ２に出力されない。
　また、本実施形態では、監視回路２２３Ｂは、そのカウント値がリセットされてから、第１の期間Ｋをカウントした後に、バッファ２２２を有効とする。このため、本実施形態では、バッファ２２２が有効とされたタイミングで、バッファ２２１から出力された信号が、バッファ２２２に入力される。
　したがって、本実施形態によれば、通信回路２００Ａ－１に入力された差動出力の信号波形を通信回路２００Ａ－２において復元する際に、監視回路２２３によるカウント期間により信号波形が変化することを抑制でき、信号波形の再現精度を向上させることができる。このため、本実施形態によれば、通信回路２００Ａ－１と通信回路２００Ａ－２間の通信の精度を向上させることができる。
　以下に、図１２を参照して、本実施形態の遅延回路２２４について説明する。図１２は、第二の実施形態の遅延回路の一例を示す図である。
　図１２に示す遅延回路２２４は、例えば、図７に示す監視回路２２３と対応した遅延回路の例である。
　遅延回路２２４は、ＣＤＲ回路２４１と、フリップフロップ回路２４２とを有する。ＣＤＲ回路２４１は、バッファ２２１から出力された信号に含まれるクロック信号とデータ信号を分離し、クロック信号を後段のフリップフロップ回路２４２へ出力する。フリップフロップ回路２４２は、例えば、フリップフロップ回路を５段直列に接続したものであり、バッファ２２１から出力された信号に対して、５ビット分の遅延時間を持たせている。
　図１３は、第二の実施形態の遅延回路の他の例を示す図である。図１３に示す遅延回路２２４Ａは、例えば、図８に示す監視回路２２３Ａと対応した遅延回路の例である。
　図１３の例では、ＤＬＬ（Digital Locked Loop）回路を遅延回路２２４Ａとして用いた。遅延回路２２４Ａでは、外部から入力されるクロック信号で、遅延時間を調整している。
　次に、図１４を参照して、本実施形態のＣＤＲ回路２４１について説明する。図１４は、第二の実施形態のＣＤＲ回路の一例を示す図である。
　ＣＤＲ回路２４１は、例えば、ＰＬＬ（Phase Locked Loop）回路２５１、位相補間回路２５２、フリップフロップ２５３、フィルタ２５４を有する。
　位相補間回路２５２は、基準クロックに基づきＰＬＬ回路２５１が生成された信号から、多相のクロック信号を生成する。また、位相補間回路２５２は、フリップフロップ２５３、フィルタ２５４によって検出された、データ信号のエッジと、多相のクロック信号とを比較して、最適なクロック信号を選択し、出力する。
　次に、図１５及び図１６を参照して、本実施形態の遅延回路２３４Ａ（ＤＬＬ回路）について説明する。図１５は、第二の実施形態の遅延回路の別の例を示す図であり、図１６は、ＤＬＬ回路の動作波形の例を示す図である。
　本実施形態の遅延回路２２４は、遅延の値を変化させるバッファ２６１、２６２と、位相比較回路２６３とを有する。バッファ２６１には、バッファ２２１から出力される信号が入力され、バッファ２６１から出力される信号が遅延回路２２４Ａの出力信号となる。
　バッファ２６２には、外部から供給されるクロック信号が入力される。バッファ２６２から出力される信号は、位相比較回路２６３に入力される。位相比較回路２６３から出力される信号は、バッファ２６１、２６２に供給される。尚、位相比較回路２６３から出力される信号は、バッファ２６１、２６２の遅延時間を調整する信号である。
　遅延回路２２４Ａにおいて、位相比較回路２６３は、図１６に示すように、バッファ２６１、２６２に対し、外部から入力されるクロック信号の１サイクル分の遅延時間を設定する。遅延回路２２４Ａでは、このように遅延時間を設定することで、バッファ２６１に入力された信号を５ビット分（第１の期間Ｋ分）遅延して出力させる。尚、このとき、遅延回路２２４Ａに入力されるクロック信号は、データ信号のデータレートに対して１／５程度としている。
　（変形例）
　以下に、図１７乃至図１９を参照し、第一及び第二の実施形態の変形例について説明する。図１７は、通信回路の変形例を説明する第一の図である。
　図１７に示す通信回路２００Ｂは、送信回路２１０Ａと受信回路２２０Ｂを有する。送信回路２１０Ａは、バッファ２１２、バッファ２１３を有し、振幅検出回路２１１を形成するためのバッファ２１４は有していない。したがって、送信回路２１０Ａは、振幅検出回路２１１は有していない。
　受信回路２２０Ｂは、バッファ２２１、バッファ２２２、ＣＤＲ回路２７１、フリップフロップ回路２７２、シンボルチェック回路２７３を有する。
　ＣＤＲ回路２７１とフリップフロップ回路２７２は、バッファ２２１から出力された信号からデータ信号を抽出する。
　シンボルチェック回路２７３は、抽出されたデータ信号が、高速通信による伝送で用いられる系列のデータ信号であるか否かを判定する。そして、シンボルチェック回路２７３は、抽出されたデータ信号が、高速通信による伝送で用いられる系統の信号である場合、バッファ２２２を有効にするイネーブル信号を出力する。また、シンボルチェック回路２７３は、抽出されたデータ信号が、高速通信による伝送で用いられる系統の信号でない場合、バッファ２２２を無効にするディスエーブル信号を出力する。
　このように、図１７の例では、通信回路２００Ｂ内で、データ信号の系列を判定し、判定結果に応じてバッファ２２２の有効／無効を制御する。したがって、通信回路２００Ｂでは、高速通信を行うＬＳＩ間で送受信されるデータ信号を正確に伝送できる。
　尚、図１７の例では、通信回路２００Ｂが、ＣＤＲ回路２７１、フリップフロップ回路２７２、シンボルチェック回路２７３を有するものとしたが、これに限定されない。通信回路２００Ｂは、例えば、受信側のＬＳＩ２の内部に設けられており、ＬＳＩ２が有するＣＤＲ回路２７１、フリップフロップ回路２７２、シンボルチェック回路２７３を用いても良い。この場合、通信回路２００Ｂは、ＬＳＩ２と一体化したものとしても良い。通信回路２００Ｂは、ＬＳＩ２と一体化させることで、ＬＳＩ間の高速通信に適用することが可能となり、汎用性を向上させることができる。
　図１８は、通信回路の変形例を説明する第二の図である。図１８に示す通信回路２００Ｃは、送信回路２１０Ｂと受信回路２２０Ｃとを有する。
　通信回路２００Ｃは、差動信号線間の電圧の差（差動出力）の有無を検出するためのコイル１１－１と、差動信号線間の電圧の差（差動出力）の変化点を検出するためのコイル１１－２と、に接続される。
　送信回路２１０Ｂは、振幅検出回路２１１、バッファ２１２を有する。送信回路２１０Ｂにおいて、振幅検出回路２１１のバッファ２１２は、コイル１１－２に接続されており、バッファ２１４の出力は、コイル１１－１に接続されている。
　コイル１１－１の両端電圧は、バッファ２１４から出力される信号の変化に応じて変化する。言い換えれば、コイル１１－１の両端電圧は、ＬＳＩ１から入力される差動信号線間の電圧の差が一定未満から一定以上となった場合（差動出力が検出された場合）と、ＬＳＩ１から入力される差動信号線間の電圧の差が一定以上から一定未満となった場合（差動出力が検出されなくなった場合）に、変化する。
　尚、バッファ２１４は、差動信号線間の電圧の差が一定未満から一定以上となった場合（差動出力が検出された場合）にＨレベルの信号を出力し、差動信号線間の電圧の差が一定以上から一定未満となった場合（差動出力が検出されなくなった場合）にＬレベルの信号を出力する。
　コイル１１－２の両端電圧は、バッファ２１２から出力される信号の変化に応じて変化する。言い換えれば、コイル１１－２の両端電圧は、差動出力がＨレベルからＬレベルに変化した場合と、差動出力がＬレベルからＨレベルに変化した場合に、変化する。
　受信回路２２０Ｃは、バッファ２２１、バッファ２２２、バッファ２２５を有する。バッファ２２５の入力は、コイル１１－２と接続されており、バッファ２２５から出力される信号は、コイル１１－２の両端電圧の変化に応じて変化する。
　バッファ２２１の入力は、コイル１１－１と接続されており、バッファ２２１から出力される信号は、コイル１１－１の両端電圧の変化に応じて変化する。尚、バッファ２２１から出力される信号は、バッファ２２２の有効／無効を制御する信号として、バッファ２２２に入力される。
　より具体的には、バッファ２２１から出力される信号がＨレベルの信号である場合、この信号は、バッファ２２２を有効とするイネーブル信号となる。また、バッファ２２１から出力される信号がＬレベルの信号である場合、この信号は、バッファ２２２を無効とするディスエーブル信号となる。つまり、バッファ２２１は、差動出力の存在の有無を示す信号を出力する。
　以下に、通信回路２００Ｃの動作について説明する。送信側の通信回路２００Ｃ－１では、送信回路２１０Ｂが有効とされる。受信側の通信回路２００Ｃ－２では、受信回路２２０Ｃが有効とされる。
　通信回路２００Ｃ－１の送信回路２１０Ｂにおいて、例えば、バッファ２１３及び２１４に入力される、ＬＳＩ１からの差動出力がＨレベルからＬレベルに変化すると、バッファ２１２から出力される信号がＨレベルからＬレベルに変化し、コイル１１－２の両端電圧が変化する。すると、通信回路２００Ｃ－２のコイル１１－２の両端電圧も同様に変化し、バッファ２２５の出力信号は、ＨレベルからＬレベルへ変化する。バッファ２２１から出力される信号は、バッファ２２２へ入力される。このとき、ＬＳＩ１から入力される差動信号線間の電圧の差が一定以上のまま維持されるので、送信回路２１０Ｂのバッファ２１４の出力は、Ｈレベルの信号を維持する。このため、受信回路バッファ２２０Ｃのバッファ２２１の出力もＨレベルの信号を維持するので、バッファ２２２は有効のまま維持される。
　一方、通信回路２００Ｃ－１の送信回路２１０Ｂにおいて、バッファ２１３及び２１４に入力される差動出力がなくなると、ＬＳＩ１からの差動信号線間の電圧の差が一定以上から一定未満になるので、バッファ２１４から出力される信号がＨレベルからＬレベルに変化し、コイル１１－１の両端電圧が変化する。すると、通信回路２００Ｃ－２のコイル１１－１の両端電圧も同様に変化し、バッファ２２５の出力信号は、ＨレベルからＬレベルへ変化し、バッファ２２２が無効とされる。
　このように、図１８の通信回路２００Ｃによれば、差動出力の変化点と、差動出力の有無と、の両方を検出することができる。したがって、通信回路２００Ｃは、高速通信の規格に準じたＬＳＩ間の通信に利用することができ、汎用性を向上させることができる。
　図１９は、通信回路の変形例を説明する第三の図である。図１９に示す通信回路２００Ｄでは、複数の送信回路と複数の受信回路とを含んでおり、差動出力の有無を示す信号は、差動出力の変化点を示す信号に比べて、レベル変化の発生頻度が低いことに着目して、複数の送信回路と複数の受信回路において、差動出力の有無を通知するためのコイルを共有している。
　通信回路２００Ｄは、送信回路２１０Ｃと受信回路２２０Ｄとを有する。送信回路２１０Ｃは、２系統の送信回路２１０Ｄ－１、２１０Ｄ－２を有する。送信回路２１０Ｄ－１は、コイル１１－１と接続され、送信回路２１０Ｄ－２は、コイル１１－２と接続される。
　受信回路２２０Ｄは、２系統の受信回路２２０Ｅ－１と受信回路２２０Ｅ－２と、を有する。受信回路２２０Ｅ－１は、コイル１１－１と接続されおり、受信回路２２０Ｅ－２は、コイル１１－２と接続されている。
　また、通信回路２００Ｄは、コイル１１－３と接続される。コイル１１－３は、送信回路２１０Ｃが有する２系統の送信回路のそれぞれから出力された、差動出力の有無を示す信号を無線信号として送信する。
　また、コイル１１－３は、差動出力の有無を示す信号を受信し、受信回路２２０Ｄが有する２系統の受信回路のそれぞれに伝送する。
　つまり、コイル１１－３は、通信回路２００Ｄの有する複数の送信回路と受信回路において、差動出力の有無を示す信号を伝送するためのコイルとして、共有される。
　通信回路２００Ｄにおいて、送信回路２１０Ｃは、複数の送信回路２１０Ｄと、シリアライザ２１７と、を有する。
　送信回路２１０Ｄは、バッファ２１２、バッファ２１３、バッファ２１４を有しており、バッファ２１４から出力される信号は、シリアライザ２１７に入力される。
　シリアライザ２１７は、複数の信号を１つの信号として出力する。具体的には、例えば、８ビット等のパラレル・バスの信号を１本の伝送線路に送り出すためにシリアル化する。シリアライザ２１７から出力される信号は、コイル１１－３の両端へ出力される。
　通信回路２００Ｄにおいて、受信回路２２０Ｄは、複数の受信回路２２０Ｅと、バッファ２８２と、デシリアライザ２８３と、を有する。
　受信回路２２０Ｅは、バッファ２２１、バッファ２２２を有する。バッファ２８２の入力は、コイル１１－３の両端に接続されており、コイル１１－３の両端電圧の変化に応じて、出力される信号が変化する。バッファ２８２から出力される信号は、デシリアライザ２３８に入力される。
　デシリアライザ２３８は、シリアル化された信号をパラレル信号に変換する。デシリアライザ２３８から出力される信号は、各受信回路２２０Ｅのバッファ２２２に対して、バッファ２２２の有効／無効を制御する信号として供給される。
　このように、図１９の例では、差動出力の有無を示す信号を伝送するコイルを、複数の送信回路及び受信回路で共有することで、通信回路２００Ｄに複数の送信回路と受信回路とを設けた場合における回路構成の増大を抑制できる。
　以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
　１１、１２　コイル
　１００、１００Ａ　通信システム
　２００、２００Ａ～２００Ｄ　通信回路
　２１０、２１０Ａ～２１０Ｄ　送信回路
　２１１　振幅検出回路
　２１２、２１３、２１４　２２１、２２２、２２５　バッファ
　２２０、２２０Ａ～２２０Ｅ　受信回路
　２２３　監視回路
　２２４　遅延回路

Claims (16)

  1. 　第一の論理状態と第二の論理状態が定義された信号が入力され、前記第一の論理状態又は前記第二の論理状態を示す信号を出力する第一のバッファと、
    　前記第一のバッファから出力される信号が入力され、前記第一の論理状態と、前記第二の論理状態と、第三の論理状態の何れかの論理状態を示す信号を出力する第二のバッファと、
    　前記第一のバッファから出力される信号が示す論理状態を監視し、前記論理状態が第１の期間変化しない場合に、前記第二のバッファに、前記第三の論理状態を示す信号を出力させる監視回路と、を有する通信回路。
  2. 　前記監視回路は、
    　前記第二のバッファから前記第三の論理状態を示す信号が出力されている場合に、前記第一のバッファから出力される信号が示す論理状態の変化を検出したとき、
    　前記第二のバッファに、前記第一のバッファから出力される信号が示す論理状態の信号を出力させる、請求項１記載の通信回路。
  3. 　前記第一のバッファと、前記第二のバッファとの間に設けられ、前記第一のバッファから出力された信号を、前記第１の期間遅延させる遅延回路を有する、請求項１又は２記載の通信回路。
  4. 　前記監視回路は、
    　前記第二のバッファから前記第三の論理状態を示す信号が出力されている場合に、前記第一のバッファから出力される信号が示す論理状態の変化を検出したとき、
    　前記変化を検出してから前記第１の期間が経過した後に、前記第二のバッファに、前記第一のバッファから出力される信号が示す論理状態の信号を出力させる、請求項３記載の通信回路。
  5. 　前記監視回路は、前記第一のバッファから出力される信号が示す論理状態が変化する度にリセットされるカウンタを含み、
    　前記監視回路は、前記カウンタが前記第１の期間に相当する第１の値をカウントしたとき、前記第二のバッファに無効とする信号を出力する、請求項１乃至４の何れか一項に記載の通信回路。
  6. 　前記監視回路は、
    　前記第一のバッファから出力される信号が示す論理状態が変化する度にリセットされるカウンタを含み、
    　前記監視回路は、前記カウンタのリセット前のカウント値が前記第１の期間に相当する第１の値より小さいときは、前記カウンタのリセットに同期して前記第二のバッファに有効とする信号を出力し、前記カウンタのリセット前のカウント値が前記第１の値以上の値であるときは、前記カウンタがリセット後、前記第１の値をカウントした後で前記第二のバッファに有効とする信号を出力する、請求項４記載の通信回路。
  7. 　前記第一の論理状態と、前記第二の論理状態と、前記第三の論理状態とが定義された信号が入力される第三のバッファと、
    　前記第三のバッファから出力される信号が入力され、前記第一の論理状態又は前記第二の論理状態を示す信号を出力する第四のバッファと、
    　前記第一の論理状態と、前記第二の論理状態と、前記第三の論理状態とが定義された信号が入力され、前記入力された信号が前記第三の論理状態であることを検出した場合に、前記第四のバッファを無効とする信号を出力する第五のバッファと、を有する請求項１乃至６の何れか一項に記載の通信回路。
  8. 　前記第１の期間は、
    　前記第二のバッファから出力される信号が供給される集積回路により送受信される信号において、同一の論理状態が連続することが許容される期間である、請求項１乃至７の何れか一項に記載の通信回路。
  9. 　送信回路と、前記送信回路と近接配置された受信回路と、前記送信回路及び前記受信回路の伝送線路間を電磁界結合により結合する結合器と、を有し、前記送信回路と前記受信回路との間で無線通信を行う通信システムであって、
    　前記受信回路は、
    　前記結合器から第一の論理状態と第二の論理状態が定義された信号が入力され、前記第一の論理状態又は前記第二の論理状態を示す信号を出力する第一のバッファと、
    　前記第一のバッファから出力される信号が入力され、前記第一の論理状態と、前記第二の論理状態と、第三の論理状態の何れかを示す信号を出力する第二のバッファと、
    　前記第一のバッファから出力される信号が示す論理状態を監視し、前記論理状態が第１の期間変化しない場合に、前記第二のバッファに、前記第三の論理状態を示す信号を出力させる監視回路と、を有する通信システム。
  10. 　前記監視回路は、
    　前記第二のバッファから前記第三の論理状態を示す信号が出力されている場合に、前記第一のバッファから出力される信号が示す論理状態の変化を検出したとき、
    　前記第二のバッファに、前記第一のバッファから出力される信号が示す論理状態の信号を出力させる、請求項９記載の通信システム。
  11. 　前記第一のバッファと、前記第二のバッファとの間に設けられ、前記第一のバッファから出力された信号を、前記第１の期間遅延させる遅延回路を有する、請求項９又は１０記載の通信システム。
  12. 　前記監視回路は、
    　前記第二のバッファから前記第三の論理状態を示す信号が出力されている場合に、前記第一のバッファから出力される信号が示す論理状態の変化を検出したとき、
    　前記変化を検出してから前記第１の期間が経過した後に、前記第二のバッファに、前記第一のバッファから出力される信号が示す論理状態の信号を出力させる、請求項１１記載の通信システム。
  13. 　通信回路による通信方法であって、
    　第一の論理状態と第二の論理状態が定義された信号が入力される第一のバッファが、前記第一の論理状態又は前記第二の論理状態を示す信号を出力し、
    　前記第一のバッファから出力される信号が入力される第二のバッファが、前記第一の論理状態と、前記第二の論理状態と、第三の論理状態の何れかを示す信号を出力し、
    　前記第一のバッファから出力される信号が示す論理状態を監視する監視回路が、前記論理状態が第１の期間変化しない場合に、前記第二のバッファに、前記第三の論理状態を示す信号を出力させる、を通信方法。
  14. 　前記監視回路が、
    　前記第二のバッファから前記第三の論理状態を示す信号が出力されている場合に、前記第一のバッファから出力される信号が示す論理状態の変化を検出したとき、
    　前記第二のバッファに、前記第一のバッファから出力される信号が示す論理状態の信号を出力させる、請求項１３記載の通信方法。
  15. 　前記第一のバッファと、前記第二のバッファとの間に設けられた遅延回路が、前記第一のバッファから出力された信号を、前記第１の期間遅延させる、請求項１３又は１４記載の通信方法。
  16. 　前記監視回路が、
    　前記第二のバッファから前記第三の論理状態を示す信号が出力されている場合に、前記第一のバッファから出力される信号が示す論理状態の変化を検出したとき、
    　前記変化を検出してから前記第１の期間が経過した後に、前記第二のバッファに、前記第一のバッファから出力される信号が示す論理状態の信号を出力させる、請求項１５記載の通信方法。
PCT/JP2017/031917 2017-09-05 2017-09-05 通信回路、通信システム及び通信方法 WO2019049198A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2017/031917 WO2019049198A1 (ja) 2017-09-05 2017-09-05 通信回路、通信システム及び通信方法
JP2019540151A JP6933258B2 (ja) 2017-09-05 2017-09-05 通信回路、通信システム及び通信方法
US16/806,891 US11265043B2 (en) 2017-09-05 2020-03-02 Communication circuit, communication system, and communication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/031917 WO2019049198A1 (ja) 2017-09-05 2017-09-05 通信回路、通信システム及び通信方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/806,891 Continuation US11265043B2 (en) 2017-09-05 2020-03-02 Communication circuit, communication system, and communication method

Publications (1)

Publication Number Publication Date
WO2019049198A1 true WO2019049198A1 (ja) 2019-03-14

Family

ID=65633751

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/031917 WO2019049198A1 (ja) 2017-09-05 2017-09-05 通信回路、通信システム及び通信方法

Country Status (3)

Country Link
US (1) US11265043B2 (ja)
JP (1) JP6933258B2 (ja)
WO (1) WO2019049198A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477251A (en) * 1987-09-18 1989-03-23 Hitachi Seiko Kk Differential signal transmission system
JP2014183349A (ja) * 2013-03-18 2014-09-29 Renesas Electronics Corp 半導体装置及び半導体チップ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4886435B2 (ja) * 2006-09-05 2012-02-29 株式会社東芝 差動信号振幅の自動調整回路
WO2010101222A1 (ja) * 2009-03-05 2010-09-10 日本電気株式会社 受信器、半導体装置、および信号伝送方法
WO2012111639A1 (ja) 2011-02-18 2012-08-23 学校法人 慶應義塾 モジュール間通信装置
JP6059874B2 (ja) 2012-02-17 2017-01-11 学校法人慶應義塾 方向性結合式マルチドロップバス
JP6216951B2 (ja) 2012-07-12 2017-10-25 学校法人慶應義塾 方向性結合式通信装置
JP6133709B2 (ja) * 2013-06-25 2017-05-24 ローム株式会社 差動レシーバ、それを用いた電子機器、産業機器ならびに差動信号の受信方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477251A (en) * 1987-09-18 1989-03-23 Hitachi Seiko Kk Differential signal transmission system
JP2014183349A (ja) * 2013-03-18 2014-09-29 Renesas Electronics Corp 半導体装置及び半導体チップ

Also Published As

Publication number Publication date
US20200204216A1 (en) 2020-06-25
US11265043B2 (en) 2022-03-01
JP6933258B2 (ja) 2021-09-08
JPWO2019049198A1 (ja) 2020-10-29

Similar Documents

Publication Publication Date Title
GB2352375B (en) High speed signaling for interfacing VLSI CMOS circuits
US10205537B2 (en) High speed isolated and optical USB
JP2009212992A (ja) 半導体集積回路装置及びアイ開口マージン評価方法
US7482841B1 (en) Differential bang-bang phase detector (BBPD) with latency reduction
US11509410B2 (en) Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device
KR20120035755A (ko) 적응형 지연 조절 기능이 구비된 데이터 인터페이스 장치
US20120011217A1 (en) Master/slave decision device and master/slave decision method applied to network device
CN107533533B (zh) 集成电路之间的通信
JP2009290843A (ja) 信号伝送装置
Lee et al. A 6.84 Gbps/lane MIPI C-PHY transceiver bridge chip with level-dependent equalization
JP5704988B2 (ja) 通信装置
WO2010101222A1 (ja) 受信器、半導体装置、および信号伝送方法
JP6174273B2 (ja) マルチフェーズ・シグナリングのためのクロックパルス生成器
JP7198485B2 (ja) 送信装置、受信装置、中継装置および送受信システム
JP6933258B2 (ja) 通信回路、通信システム及び通信方法
JP2007295021A (ja) 受信装置及び受信方法
US9246497B1 (en) Integrated circuit (IC) clocking techniques
US11088818B1 (en) Receiver and transmitter for high speed data and low speed command signal transmissions
US20200285602A1 (en) eUSB2 to USB 2.0 Data Transmission with Surplus Sync Bits
JP2019153921A (ja) 受信装置及びデータ受信方法
CN108631808B (zh) 用于数字信号传输的装置和方法
KR20180062336A (ko) 비동기 클록 도메인들의 판독-기록 데이터 변환 기법
KR20190134037A (ko) 도메인 크로싱 기능을 갖는 반도체 장치
JP2012156660A (ja) 受信回路並びにそれを備えた半導体装置及び情報処理システム
JPH03217139A (ja) バッファリング回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17924112

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019540151

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17924112

Country of ref document: EP

Kind code of ref document: A1