JP3064867B2

JP3064867B2 - データ受信装置

Info

Publication number: JP3064867B2
Application number: JP7146899A
Authority: JP
Inventors: 忠加宅田; 和久椿; 宜昭品川
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1995-05-23
Filing date: 1995-05-23
Publication date: 2000-07-12
Anticipated expiration: 2015-07-12
Also published as: JPH08317007A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、受信信号からビットク
ロックを再生し、フレーム同期信号を生成し、データを
復号するデータ受信装置に関し、特に、ディジタル処理
でビットクロックを再生できるようにしたものである。

【０００２】

【従来の技術】ディジタル無線通信では、受信側は、変
調されている信号を受信すると、これを検波してベース
バンド信号に復調した後、この信号のシンボル識別点に
おける振幅を捉えてディジタル信号に変換し、このディ
ジタル信号に基づいてデータを復号する。次いで、復号
データより既知の同期ワードを抽出してフレーム同期を
確立する。

【０００３】この従来のデータ受信装置は、図３２に示
すように、一定周波数の信号を出力する発振器１と、発
振器１の出力周波数を分周する分周器２と、分周器２か
ら出力された自走クロックを使って受信信号Saを検波す
る検波手段３と、検波手段３の出力からリファレンスビ
ットクロックを抽出するクロック抽出手段４と、リファ
レンスビットクロックのジッタ量を抑えるためのディジ
タルＰＬＬ（位相ロックループ）手段５と、ディジタル
ＰＬＬ手段においては、自走クロックの分周比を制御信
号によって可変できる可変分周手段６と、クロック抽出
手段４から出力されたリファレンスクロックと可変分周
手段６から出力されたクロックとの位相を比較して可変
分周手段６に対して可変分周比を設定するための制御信
号を出力する位相比較手段７と、さらにディジタルＰＬ
Ｌ手段５から出力された再生ビットクロックをサンプリ
ングクロックとしてアナログ−ディジタル変換を行なう
Ａ／Ｄ変換手段８と、Ａ／Ｄ変換手段８によってディジ
タル化された受信信号からデータ復号を行なうデータ復
号手段９と、復号データより同期ワードを抽出し、フレ
ームに同期するタイマリセット信号を発生するフレーム
同期手段10と、ディジタルＰＬＬ手段５から出力された
再生ビットクロックをタイマクロックとするタイマを保
持し、このタイマをフレーム同期手段10から出力された
タイマリセット信号でリセットすることにより、受信装
置に対してフレームに同期したタイミング信号を発生す
るフレーム同期タイミング発生手段11とを備えている。

【０００４】図３２のブロック図をもとに本装置の動作
を説明する。

【０００５】まず、本装置におけるクロック再生動作を
説明する。図３３は、クロック再生のタイミングを模式
的に示したタイミング例である。クロック抽出手段４
は、検波手段３出力から、シンボル識別点と位相同期が
とれた、ビットクロックに同期したリファレンスクロッ
クを抽出する。しかしながら、回線上のレイリーフェー
ジングや受信装置の無線部の発生する雑音等により、リ
ファレンスクロックはジッタを持つ。このジッタ成分を
ディジタルＰＬＬ手段５で最小限に抑えることによりビ
ットクロックを再生する。

【０００６】次に受信動作およびフレーム同期動作を説
明する。Ａ／Ｄ変換手段８は、シンボル識別点と位相同
期が取れた再生ビットクロックによって、シンボル識別
点での受信信号をディジタル信号に変換し、データ復号
回路９は、変換されたディジタル信号から復号データを
得る。図３４に復号データの構成を示すフレーム構成例
を示す。復号データは、図３４に示すようにデータ部と
既知データである同期ワード部とから構成されており、
本フレーム構成によって周期的にデータが受信される。
データ受信装置は、受信信号Saから同期ワードのビット
相関を取ることによってフレーム同期を獲得する。図３
５は、フレーム同期タイミング信号のタイミング例を示
すタイミングチャートである。フレーム同期手段10は、
フレーム同期獲得を検出するとフレーム同期タイミング
発生手段11に対して、タイマリセット信号を送出する。
フレーム同期タイミング発生手段11は、ＴＤＭＡフレー
ムと同一周期のタイマを持っており、タイマリセット信
号により、ＴＤＭＡフレームと同期したタイマカウント
動作をスタートし、タイマのカウント値に応じて、フレ
ーム同期タイミング信号を発生する。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
データ受信装置では、ビットクロックを再生するために
クロック抽出手段４及びディジタルＰＬＬ手段５等の専
用回路が必要であり、しかもクロック抽出手段４では、
アナログ信号を扱うため、受信装置を構成する上で回路
が複雑になり、回路規模が増加してしまうという問題点
がある。また、初期同期引き込み時において、ディジタ
ルＰＬＬ手段５における、リファレンスクロックと可変
分周手段６との位相がπに近い値でずれていた場合、同
期引き込みに時間がかかるという問題点がある。

【０００８】本発明は、こうした従来の問題点を解決す
るものであり、クロック抽出手段を不要とし、ディジタ
ルＰＬＬ手段の構成を簡略化し、しかもこれらの機能を
ディジタル信号処理によって少ない演算量で容易に実現
することができ、さらに初期同期引き込みを高速で行な
うことができるデータ受信装置を提供することを目的と
している。

【０００９】

【課題を解決するための手段】そこで、本発明では、受
信信号から、データを復号し、フレーム同期タイミング
信号を生成し、ビットクロックを再生するデータ受信装
置において、受信信号をシンボルレートのＮ倍（Ｎは整
数）の周波数を持つ自走クロックでオーバーサンプリン
グし、サンプル値をディジタル化するＡ／Ｄ変換手段
と、ディジタル化されたサンプル値をシンボル間隔ごと
に一定期間にわたって同期加算する同期加算手段と、同
期加算手段の求めた同期加算結果からシンボル識別点を
検出するシンボル識別点検出手段と、シンボル識別点検
出手段が検出したシンボル識別点でのサンプル値に基づ
いてデータ復号を行なうデータ復号手段と、シンボル識
別点検出手段が検出したシンボル識別点の時間に伴う変
位を位相ずれとして検出する位相ずれ検出手段と、自走
クロックの周波数を分周してビットクロックを再生する
可変分周手段と、位相ずれを補正するように可変分周手
段の分周比を制御する可変分周比制御手段と、データ復
号手段が復号したデータから既知の同期ワードを抽出し
てフレーム同期を獲得し、それに基づいてフレーム同期
タイミング信号を生成するフレーム同期タイミング信号
生成手段とを設けている。

【００１０】また、フレーム同期タイミング信号生成手
段を、ビットクロックをタイマクロックとするフレーム
同期タイマを持ち、このフレーム同期タイマのカウント
値に基づいてフレーム同期タイミング信号を発生するフ
レーム同期タイミング発生手段と、復号データから同期
ワードを抽出してフレーム同期タイマのタイマリセット
信号を出力するフレーム同期手段とで構成している。

【００１１】また、可変分周手段の位相同期を取るため
に、シンボル識別点検出手段が検出したシンボル識別点
に基づいて可変分周手段の分周をリセットする位相同期
制御手段を設けている。

【００１２】また、可変分周比制御手段が、可変分周手
段の通常の分周比を１／Ｌとするとき、可変分周手段の
分周比を１／(Ｌ−１)、１／Ｌまたは１／(Ｌ＋１)のい
ずれかに制御し、位相ずれ検出手段の検出した位相ずれ
が一回の制御で補正できないときは、時間的に複数回に
分けて可変分周手段の分周比を制御する。

【００１３】また、同期加算手段が、ＴＤＭＡフレーム
のスロット受信期間において同期加算を行ない、可変分
周比制御手段が、ＴＤＭＡフレームの周期で可変分周手
段の分周比の制御を更新する。

【００１４】また、同期加算手段、シンボル識別点検出
手段、位相ずれ検出手段、可変分周比制御手段、データ
復号手段及びフレーム同期手段を、汎用のＤＳＰ（ディ
ジタル信号処理プロセッサ）を用いて構成している。

【００１５】また、受信信号をシンボルレートのＮ倍
（Ｎは整数）の周波数を持つ自走クロックでオーバーサ
ンプリングし、サンプル値をディジタル化するＡ／Ｄ変
換手段と、ディジタル化されたサンプル値をシンボル間
隔ごとに一定期間にわたって同期加算する同期加算手段
と、同期加算手段の求めた同期加算結果からシンボル識
別点を検出するシンボル識別点検出手段と、シンボル識
別点検出手段が検出したシンボル識別点でのサンプル値
に基づいてデータ復号を行なうデータ復号手段と、シン
ボル識別点検出手段が検出したシンボル識別点の時間に
伴う変位を位相ずれとして検出する位相ずれ検出手段
と、自走クロックをタイマクロックとするフレーム同期
タイマを持ち、このフレーム同期タイマのカウント値に
基づいてフレーム同期タイミング信号及びビットクロッ
クを出力するフレーム同期タイミング発生手段と、復号
データから同期ワードを抽出してフレーム同期タイマの
タイマリセット信号を出力するフレーム同期手段と、位
相ずれ検出手段の検出した位相ずれに基づいてフレーム
同期タイマの初期値を制御するタイマ初期値設定手段と
を設けている。

【００１６】また、同期加算手段が、直前の同期加算結
果に基づいて検出されたシンボル識別点及びその前後の
サンプル点の３点におけるサンプルについて同期加算を
行なうように構成している。

【００１７】また、フレーム同期タイミング発生手段か
ら発生される受信タイミング信号を受けて、Ａ／Ｄ変換
手段に対し、スロット受信期間のみ自走クロックをサン
プリングクロックとして供給するクロック生成手段を設
けている。

【００１８】また、タイマ初期値設定手段が、フレーム
同期タイマの初期値をタイマクロックの±１の範囲で変
更し、位相ずれ検出手段の検出した位相ずれが一回の変
更で補正できないときは、時間的に複数回に分けてフレ
ーム同期タイマの初期値を変更する。

【００１９】また、同期加算手段、シンボル識別点検出
手段、位相ずれ検出手段、タイマ初期値設定手段、デー
タ復号手段及びフレーム同期手段を、汎用のＤＳＰ（デ
ィジタル信号処理プロセッサ）を用いて構成している。

【００２０】

【作用】そのため、同期加算手段の求めた同期加算結果
の最大値を示すサンプル点がシンボル識別点となり、そ
の点でのディジタル値に基づいてデータを復号する。ま
た、前のシンボル識別点と現シンボル識別点との差分が
位相ずれであり、この差分値に基づいて可変分周手段の
分周比を可変し、ビットクロックを再生する。この装置
では、従来例のようなクロック抽出手段及び、ディジタ
ルＰＬＬ手段における位相比較手段を必要とせず、ディ
ジタル信号処理によってビットクロックの再生を行なう
ことができる。

【００２１】また、位相同期制御手段を設けたもので
は、可変分周手段の分周をシンボル識別点に合わせてリ
セットすることにより、初期同期引き込み時に、再生ビ
ットクロックの同期引き込みを高速で行なうことができ
る。

【００２２】また、可変分周比制御手段が、可変分周手
段の分周比を１／(Ｌ−１)、１／Ｌ、１／(Ｌ＋１)のい
ずれかに制御する装置では、１回の制御における可変分
周手段の分周比の変化量が小さい。位相ずれが大きいと
きには、この制御を時間的に複数回に分けて行なう。そ
うすることにより、再生ビットクロックのジッタ量を可
変分周手段に供給するクロック１個分以内に抑えること
ができ、高精度のビットクロックが再生できる。

【００２３】また、同期加算手段における同期加算期間
を１受信スロット単位に設定する場合には、位相ずれ検
出及び分周比制御における演算量を削減することがで
き、また１ＴＤＭＡフレーム内でジッタの発生しないビ
ットクロックを再生することができる。

【００２４】また、汎用のＤＳＰ（ディジタル信号処理
プロセッサ）を用いてデータ受信装置の各手段を実現す
る場合は、ハードウェアの開発を必要とせず、ＤＳＰの
ソフトウェアのみで実現できるため、データ受信装置の
回路規模を削減することができ、部品点数を減らすこと
ができる。

【００２５】また、タイマ初期値設定手段を設けた装置
では、フレーム同期タイミング発生手段のフレーム同期
タイマの初期値が、位相ずれの補正を実現するように制
御され、このタイマのカウント値に基づいてビットクロ
ックやフレーム同期タイミング信号が発生される。この
装置は、クロック抽出手段及び、ディジタルＰＬＬ手段
における位相比較手段、さらには可変分周手段をも必要
としないため、回路規模を小さくすることができる。

【００２６】また、同期加算手段における同期加算サン
プル数を直前の同期加算で検出したシンボル識別点とそ
の前後のサンプル点の３サンプルでのみ行なう場合に
は、その３サンプルでの同期加算において最大値を示す
サンプル点がシンボル識別点となり、次回は、そのシン
ボル識別点とその前後のサンプル点の３サンプルで同期
加算が行なわれる。この場合、同期加算における演算量
を削減することができる。

【００２７】また、クロック生成手段を設けた装置で
は、フレーム同期タイミング発生手段から受信タイミン
グ信号が出力されている間だけ、つまり、スロット受信
期間のみ、Ａ／Ｄ変換手段にサンプリングクロックが供
給される。Ａ／Ｄ変換手段は間欠的に動作し、サンプリ
ングデータを必要最小限に出力する。そのため低消費電
力化が図れる。

【００２８】また、タイマ初期値設定手段が、タイマ初
期値の１回の制御を±１カウントの範囲で行なう場合
は、位相ずれが大きいときに、時間的に複数のフレーム
に分けてタイマ初期値の制御を行なう。こうすることに
より、再生ビットクロックのジッタ量をフレーム同期タ
イミング発生手段のフレーム同期タイマを動作させるク
ロック１個分以内に抑えることができ、高精度のビット
クロックが再生できる。

【００２９】

【実施例】

（第１実施例）本発明の第１実施例における信号発生装
置は、図１に示すように、一定周波数の信号を出力する
発振器21と、発振器21出力を分周して自走クロックを出
力する分周器22と、受信信号Saを自走クロックによって
検波する検波手段23と、検波手段23から出力されたＩ，
Ｑ信号を自走クロックによって、シンボルレートのＮ倍
（Ｎは整数）のサンプリング周波数でオーバサンプリン
グし、ディジタル化するＡ／Ｄ変換手段24と、１シンボ
ル区間がＮ分割されてオーバサンプリングされたサンプ
ル値をシンボル間隔ごとにＭシンボル期間（Ｍは整数）
にわたって同期加算し、Ｍシンボル期間ごとにＮ個の同
期加算結果を得る同期加算手段25と、同期加算手段25の
出力する同期加算結果に基づいてシンボル識別点を検出
するシンボル識別点検出手段26と、検出されたシンボル
識別点でデータ復号を行なうデータ復号手段27と、同期
加算手段25から時間的に前後して出力される同期加算結
果を比較して位相のずれを検出する位相ずれ検出手段28
と、検出された位相ずれを補正するために可変分周比を
制御する信号を発生する可変分周比制御手段29と、可変
分周比制御手段29から出力された可変分周比制御信号に
より自走クロックの分周比を可変させてビットクロック
を再生する可変分周手段30と、データ復号手段27から出
力される復号データより既知の同期ワードを抽出してフ
レームに同期するタイマリセット信号を発生するフレー
ム同期手段31と、可変分周手段30で生成された再生ビッ
トクロックをタイマクロックとし、フレーム同期手段31
から出力されるタイマリセット信号でリセットされるタ
イマを保持して、受信装置に対してフレームに同期した
タイミング信号を発生するフレーム同期タイミング発生
手段32とを具備している。

【００３０】次に第１実施例のデータ受信装置の動作を
説明する。まず、同期加算手段25、シンボル識別点検出
手段26、及びデータ復号手段27の動作を説明する。図２
は、検波後のＩ及びＱ信号のシンボル波形を模式的に示
した図である。また、同期加算手段の演算内容は次の
（数１）に示す通りである。

【数１】ここでは、説明を容易にするため、Ａ／Ｄ変換手段24の
サンプリングレートＮを１０とし、同期加算シンボル数
をＭシンボルとして説明する。

【００３１】検波手段23が、発振器21出力を分周器22で
分周した自走クロックを用いて受信信号Saを検波する
と、Ａ／Ｄ変換手段24は、図２に示すように、検波され
たＩ及びＱ信号をシンボルレートの１０倍のサンプリン
グレートでアナログ−ディジタル変換する。同期加算手
段25は、ディジタル化されたＩ及びＱ信号に対して数１
に示すような同期加算演算を行なう。同期加算演算によ
って得られたＡ０〜Ａ９までの１０個の結果は、図３の
例に示すようなピークを持った波形となる。図３では、
Ａ５が最大値を示しており、このときシンボル識別点検
出手段26は、シンボル識別点番号が５であると判定す
る。データ復号手段27は、この情報をもとにシンボル識
別点でのデータ復号を行なう。

【００３２】次に位相ずれ検出手段28、可変分周比制御
手段29、可変分周手段30の動作を説明する。図４は、そ
の動作を説明する説明図である。図４では、Ｍシンボル
ごとのシンボル識別点判定によって得られたシンボル識
別点番号が５、５、６、６、と推移した場合の例を示し
ている。位相ずれ検出手段28では、直前のＭシンボルの
同期加算に基づくシンボル識別点番号と、現在のＭシン
ボルの同期加算に基づくシンボル識別点番号との差分を
出力する。図４では、０、＋１、０が出力される。可変
分周比制御手段29では、位相ずれ検出手段28より得られ
た差分信号をもとに可変分周比を設定する。通常の分周
比を１／Ｌとすると、差分信号が０のときは、１／Ｌで
分周を行ない、＋１のときは、図５に示すようにＭシン
ボル中に１度だけ１／（Ｌ＋１）で分周を行なう。同様
に−１のときは１／（Ｌ−１）で分周を行ない、ビット
クロックを再生する。

【００３３】なお、この装置のフレーム同期手段31及び
フレーム同期タイミング発生手段11の動作は、従来の装
置（図３２）と同じである。

【００３４】このように、第１実施例のデータ受信装置
では、同期加算手段25より得られた同期加算結果から位
相ずれを検出し、この検出結果に基づいて可変分周手段
30の分周比を可変させて、ビットクロックを再生してい
る。そのため、従来の装置が備えていたクロック抽出手
段や、ディジタルＰＬＬ手段における位相比較手段が不
要であり、ディジタル信号処理を通じてビットクロック
を再生することができる。

【００３５】（第２実施例）第２実施例の信号発生装置
は、ビットクロックの同期引込みを高速で行なうことが
できる。この装置は、図６に示すように、シンボル識別
点検出手段26の検出したシンボル識別点を基に、可変分
周手段61に対して、位相同期をとるための分周リセット
を行なう位相同期制御手段60を備えている。その他の構
成は、第１実施例のデータ受信装置（図１）と変わりが
ない。

【００３６】第２実施例のデータ受信装置の動作を図７
を用いて説明する。説明を容易にするため、図７の説明
図の例では１シンボルを１０倍のクロックでサンプリン
グし、変調方式はＱＰＳＫとして、１シンボル２bitの
データが乗せられているものとしている。また、位相同
期が確立されたときのビットクロック及びシンボルクロ
ックは、クロックの立上がりの位置にシンボル識別点が
おかれるものとする。Ｍシンボル同期加算手段25が、シ
ンボル番号SNまでのＭシンボルにわたって、オーバーサ
ンプリンブされたサンプル値の同期加算を行ない、シン
ボル識別点検出手段26が、この同期加算結果を基にシン
ボル識別点の位置情報を出力すると、位相同期制御手段
60は、制御信号出力のタイミングを調整し、シンボル番
号SN+1のシンボル識別点位置で制御信号を可変分周手段
61に出力する。可変分周手段61は、この信号に合わせて
分周出力をリセットすることによって再生クロックの位
相同期確立を行なう。

【００３７】なお、本動作は、初期同期引き込み時等
で、位相同期の確立を行なう場合に実施する。

【００３８】（第３実施例）第３実施例のデータ受信装
置は、位相ずれが大きい場合に、その補正を複数回に分
けて実施する。この装置は、図８に示すように、分周比
を１／（Ｌ−１）、１／Ｌ、１／（Ｌ＋１）の３種類に
可変する可変分周手段221と、位相ずれ検出手段28の検
出結果が±２以上のときに時間的に複数回に分けて可変
分周手段221の可変分周比を制御する可変分周比制御手
段220とを備えている。この可変分周比制御手段220は、
図９に示すように、可変分周手段221の分周比を１／
（Ｌ−１）、１／Ｌ、１／（Ｌ＋１）のいずれかに制御
する可変分周比設定部222と、可変分周が行なわれた回
数をカウントし、その回数が位相ずれの補正を満たす回
数に達すると可変分周比設定部222に可変分周の停止を
指令する可変分周カウンタ223とを具備している。その
他の構成は、第１実施例のデータ受信装置（図１）と変
わりがない。

【００３９】第３実施例のデータ受信装置における位相
ずれ検出手段28、可変分周比制御手段220、可変分周手
段221の動作を図１０及び図１１を用いて説明する。図
１０では、Ｍシンボルごとのシンボル識別点判定によっ
て得られたシンボル識別点番号が５、８、８、８と推移
した場合の例を示している。この場合、位相ずれ検出手
段28は、前シンボル識別点番号と現シンボル識別点番号
との差分＋３、０、０、を順次出力する。

【００４０】位相ずれ検出回路出力の値が＋３のとき、
可変分周比制御回路220の可変分周比設定部222は、可変
分周手段221の可変分周比を１／（Ｌ＋１）に設定する
とともに、可変分周回数カウンタ223に対し、可変分周
回数設定値として３を設定する。可変分周カウンタ223
は、可変分周手段221の出力をウオッチして可変分周が
行なわれた回数をカウントし、その回数が３になると、
可変分周比設定部222に対し、可変分周停止信号を出力
する。これを受けて可変分周比設定部222は、可変分周
比を通常の分周１／Ｌに戻す。図１１には、このときの
可変分周手段221の出力を示しており、１／（Ｌ＋１）
の分周比で３回の分周を行なった後、通常の分周比１／
Ｌで分周を行なっている。

【００４１】このように第３実施例のデータ受信装置で
は、位相ずれ検出回路出力の絶対値が２以上であると
き、時間的に複数回に分けて分周数を変更し、再生ビッ
トクロックを緩やかに補正する。そのためジッタの少な
い、高精度のビットクロックを再生できる。

【００４２】（第４実施例）第４実施例のデータ受信装
置は、図１２に示すように、同期加算期間を１受信スロ
ットとする同期加算手段40を備えている。その他の構成
は、第１実施例の装置と変わりがない。

【００４３】この装置では、図１３に示すように、同期
加算手段40が、１受信スロットごとに同期加算を行な
い、シンボル識別点検出手段26が、この同期加算結果に
基づいて１受信スロットごとのシンボル識別点判定結果
を出力する。位相ずれ検出手段28は、前受信スロットと
現受信スロットとのシンボル識別点の差分を出力し、差
分信号が０以外の時は、可変分周比制御手段29が、その
受信スロットの直後に、可変分周手段30の分周比を制御
する信号を出力する。

【００４４】従って、この装置では、可変分周比の制御
が１ＴＤＭＡフレームを周期として行なわれ、１ＴＤＭ
Ａフレーム内でジッタのないビットクロックが再生され
る。

【００４５】（第５実施例）第５実施例のデータ受信装
置は、サンプルの同期加算における演算量を減らしてい
る。この装置は、図１４に示すように、同期加算を３つ
のサンプルに絞って行なう同期加算手段50を備えてい
る。その他の構成は、第１実施例の装置（図１）と変わ
りがない。

【００４６】この装置では、同期加算手段50は、直前の
Ｍシンボル期間の同期加算で検出されたシンボル識別点
のサンプルと、その前後のサンプル点のサンプルとの合
計３つのサンプルについてＭシンボル期間にわたって同
期加算を行ない、シンボル識別点検出手段51は、この３
つのサンプルの同期加算結果の中で最大値を示すサンプ
ルのサンプル位置をシンボル識別点として判定する。そ
して、同期加算手段50は、次に、そのシンボル識別点に
判定されたサンプル点、及びその前後のサンプル点にお
ける３つのサンプルの同期加算をＭシンボルにわたって
行なう。

【００４７】図１５には、同期加算手段50が３サンプル
の同期加算を行なった結果を示している。３サンプル中
の真ん中の値Ｋが前受信スロットの同期加算結果で判定
されたシンボル識別点である。（ａ）図は、直前のＭシ
ンボルで検出したものと同一のシンボル識別点Ｋが得ら
れた例で、この場合は、可変分周手段30で通常の１／Ｌ
の分周比により分周が行なわれる。（ｂ）、（ｃ）図
は、直前のＭシンボルで検出したシンボル識別点Ｋと異
なるシンボル識別点結果が得られた例で、（ｂ）図は１
サンプル前のＫ−を、また、（ｃ）図は１サンプル後の
Ｋ＋を検出した例である。（ｂ）図の場合は、Ｋ−を検
出した直後に１回だけ１／（Ｌ−１）の分周比で分周が
行なわれ、（ｃ）図の場合は、Ｋ＋を検出した直後に１
回だけ１／（Ｌ＋１）の分周比で分周が行なわれる。そ
の他の動作は、第１実施例のデータ受信装置と変わりが
ない。

【００４８】このデータ受信装置は、位相ずれの少ない
伝送環境において、同期加算における演算量を削減する
ことが可能であり、装置の演算負担を軽減し、また、ビ
ットクロックの再生を高速で行なうことができる。

【００４９】（第６実施例）第６実施例のデータ受信装
置は、図１６に示すように、同期加算手段801が、１受
信スロットにわたり、３つのサンプルに絞って同期加算
を行なう。その他の構成は第１実施例の装置（図１）と
変わりがない。

【００５０】この装置では、図１７に示すように、同期
加算手段80は、１受信スロットごとに３シンボルについ
て同期加算を行なう。このとき、シンボル識別点検出手
段81が前受信スロットにおける同期加算結果を基にシン
ボル識別点Ｋを出力すると、同期加算手段80は、次の受
信スロットにおける同期加算では、そのサンプル点Ｋと
その前後のサンプル点Ｋ−１、Ｋ＋１における３サンプ
ルについて同期加算を行なう。その結果、シンボル識別
点検出手段81からシンボル識別点としてＫ＋１が出力さ
れると、位相ずれ検出手段28は、位相ずれとして１を出
力し、可変分周比制御手段29は可変分周手段30の可変分
周比を１／（Ｌ＋１）に制御する。可変分周比制御手段
29は、この可変分周比の制御を１ＴＤＭＡフレームごと
に行なう。

【００５１】次に同期加算手段80は、サンプル点Ｋ＋１
とその前後のサンプル点Ｋ、Ｋ＋２におけるサンプルの
同期加算を行なう。こうした手順を繰り返し、図１７で
は、シンボル識別点検出手段出力81が、Ｋ、Ｋ＋１、
Ｋ、Ｋ−１、‥をシンボル識別点として出力している。
このとき位相ずれ検出手段28の出力は、＋１、０、−１
となり、可変分周比は、１／（Ｌ＋１）、１／Ｌ、１／
（Ｌ−１）となる。その他の動作は、第１実施例のデー
タ受信装置と変わりがない。

【００５２】（第７実施例）第７実施例のデータ受信装
置は、Ａ／Ｄ変換をＴＤＭＡフレームのスロット受信期
間にだけ実行する。この装置は、図１８に示すように、
フレーム同期タイミング発生手段70からデータ受信タイ
ミング信号が送られてくる間だけ、分周器22から入力す
る自走クロックをＡ／Ｄ変換手段24に供給するクロック
生成手段71を具備している。その他の構成は第４実施例
の装置（図１２）と変わりがない。

【００５３】この装置のフレーム同期タイミング発生手
段70は、フレーム同期を確保したフレーム同期手段31か
らタイマリセット信号が入力すると、所持するタイマを
リセットして、フレームに同期するタイミング信号を発
生する。その信号の１つとして、ＴＤＭＡフレームの開
始時期からスロット受信期間に相当する一定クロック数
をカウントするまでの間だけオンとなるデータ受信タイ
ミング信号を発生してクロック生成手段71に出力する。
クロック生成手段71は、図１９に示すように、分周器22
で分周されたシンボルレートの整数倍のサンプリングク
ロックと、フレーム同期タイミング発生手段70から送ら
れたデータ受信タイミング信号とを基に、データ受信時
にのみ動作するサンプリングクロックを発生して、Ａ／
Ｄ変換手段24に出力する。このサンプリングクロック
は、１受信スロット間でクロック数が固定しており、ま
た、位相同期が取れたクロックとなる。Ａ／Ｄ変換手段
24は、このサンプリングクロックによって受信データを
サンプリングし、ディジタルデータに変換する。

【００５４】従って、この装置では、一旦、フレーム同
期が確保された後は、Ａ／Ｄ変換がＴＤＭＡフレームの
受信スロットの間だけ間欠的に行なわれる。そのためＡ
／Ｄ変換でのサンプリングデータを必要最小限にするこ
とができるため、消費電力の低減を図ることができる。

【００５５】（第８実施例）第８実施例のデータ受信装
置は、ＤＳＰ（ディジタル信号処理プロセッサ）を利用
して構成している。この装置は、図２０に示すように、
Ａ／Ｄ変換手段204によりディジタル化されたＩ及びＱ
信号をシリアル信号に変換するパラレル−シリアル変換
手段205と、Ｉ，Ｑ信号を多重化するＩ，Ｑ多重手段206
とを備えており、また、多重化されたＩ，Ｑ信号を分離
するＩ，Ｑ信号分離手段207、同期加算手段208、シンボ
ル識別点検出手段209、位相ずれ検出手段210、可変分周
比制御手段211、データ復号手段212、及びフレーム同期
手段213を汎用のＤＳＰ214を用いて構成している。

【００５６】この装置では、パラレル−シリアル変換手
段205がＡ／Ｄ変換手段204のディジタル化したＩ及びＱ
信号をシリアル信号に変換し、Ｉ，Ｑ多重手段206がこ
れらのＩ，Ｑ信号を多重化する。ＤＳＰ214は、シリア
ル多重化されたＩ，Ｑ信号をシリアルポートによって取
込み、Ｉ，Ｑ分離手段207がＩ，Ｑ信号に分離する。

【００５７】ＤＳＰ214内の同期加算手段208、シンボル
識別点検出手段209、位相ずれ検出手段210、可変分周比
制御手段211、データ復号手段212、及びフレーム同期手
段213の動作は、第１実施例と同じである。可変分周比
制御手段211で得られた複数ビットの可変分周比設定信
号は、ＤＳＰ214の汎用出力ポートを介して可変分周手
段215に出力される。また、ＤＳＰ214内のフレーム同期
手段213で得られたタイマリセット信号は、汎用出力ポ
ートを介して、フレーム同期タイミング発生手段216に
出力される。

【００５８】この装置では、ＤＳＰを用いているため
に、ハードウエアの開発を必要とせず、ＤＳＰのソフト
のみで実現することができる。

【００５９】（第９実施例）第９実施例のデータ受信装
置は、可変分周手段を用いる代わりに、フレーム同期タ
イミング発生手段のタイマの初期値を直接補正する構成
を採っている。この装置は、図２１に示すように、位相
ずれ検出手段108の求めた位相ずれ情報に基づいてフレ
ーム同期タイミング発生手段111の所持するフレーム同
期タイマの初期値を補正制御するタイマ初期値設定手段
109を具備している。その他の構成は第４実施例のデー
タ受信装置（図１２）と変わりがない。

【００６０】フレーム同期タイミング発生手段111のフ
レーム同期タイマは、シンボルレートのＮ倍のクロック
で動作する。このタイマの初期値を補正することによ
り、再生ビットクロックがフレーム同期タイミング発生
手段111から出力される。

【００６１】第９実施例のデータ受信装置の動作につい
て図２２及び図２３を用いて説明する。説明を容易にす
るため図２２では、受信Ｉ及びＱ信号をシンボルレート
の１０倍でオーバサンプリングしたデータとする。図２
２において同期加算手段105において同期加算された結
果をシンボル識別点検出手段106でシンボル識別点検出
を行なった結果、５、５、６、６、‥と判断され、この
結果、位相ずれ検出手段108が、前受信スロットとの差
分、０、＋１、０、‥を出力する。フレーム同期タイミ
ング発生手段111におけるフレーム同期タイマは、１Ｔ
ＤＭＡフレームに対してＴなるカウント数でダウンカウ
ントするものとすると、タイマ初期値設定手段109の出
力は、Ｔ、Ｔ＋１、Ｔ、‥と出力され、フレーム同期タ
イマは、タイマの初期値が変更されて、図２３に示すよ
うなカウント動作をする。その他の動作は、第４実施例
のデータ受信装置と変わりがない。

【００６２】従って、本構成を取ることによって従来例
のようなクロック抽出手段及び、ディジタルＰＬＬ手段
における位相比較手段を必要とせず、ディジタル信号処
理によってビットクロックの再生を行なうことができ、
さらに第１実施例における可変分周手段も削除できるた
め、第１実施例に比べ、さらに少ない回路規模を実現す
ることができる。

【００６３】（第１０実施例）第１０実施例のデータ受
信装置は、位相ずれが大きいとき、フレーム同期タイミ
ング発生手段のタイマの初期値を複数回に分けて補正す
る。

【００６４】この装置は、図２４に示すように、フレー
ム同期タイミング発生手段225のフレーム同期タイマの
初期値を±１カウント分ずつ補正するタイマ初期値設定
手段224を備えている。このタイマ初期値設定手段224
は、図２５に示すように、位相ずれ検出手段の検出結果
が２以上のときでも、タイマの初期値を±１カウント分
だけ変更するタイマ初期値設定制御部226と、タイマ初
期値の変更が行なわれたフレーム数をカウントし、その
数が位相ずれの補正を満たす数に達するとタイマ初期値
設定制御部226に対してタイマ初期値可変の停止を指令
するフレーム数カウンタ227とを具備している。その他
の構成は、第９実施例のデータ受信装置（図２１）と変
わりがない。

【００６５】第１０実施例のデータ受信装置の動作を図
２６を用いて説明する。図２６は、１受信スロットごと
のシンボル識別点判定によって得られたシンボル識別点
番号が５、７、７、７、と推移した場合の例を示してい
る。位相ずれ検出手段108では、前受信スロットのシン
ボル識別点番号と現受信スロットのシンボル識別点番号
との差分を出力する。この位相ずれ検出手段108の出力
は＋２、０、０、である。位相ずれ検出手段108から＋
２の位相ずれの通知を受けたタイマ初期値制御部226
は、フレーム数カウンタ227に対して、初期値変更フレ
ーム数として２を通知し、また、フレーム同期タイミン
グ発生手段225のタイマ初期値をＴ＋１に設定する。

【００６６】フレーム同期タイミング発生手段225のフ
レーム同期タイマは、設定されたＴ＋１を周期とするダ
ウンカウントを繰り返す。フレーム数カウンタ227は、
タイマ初期値の変更が行なわれたフレーム数をカウント
し、その数が２になると、タイマ初期値設定制御部226
に対し、タイマ初期値可変停止を指示する。これを受け
てタイマ初期値設定制御部226は、タイマ初期値を通常
のＴに戻す。

【００６７】このようにして、位相ずれ検出回路出力の
絶対値が２以上であるとき、時間的に複数回のＴＤＭＡ
フレームに分けてタイマの初期値が変更される。

【００６８】また、仮にシンボル識別点番号が、１番目
の受信スロットで５となり、その後７、９、９と２ＴＤ
ＭＡフレームで、シンボル識別点が４サンプル遷移すれ
ば、このときは、４スロット連続でタイマ初期値をＴ＋
１に設定する。その他の動作は、第９実施例のデータ受
信装置と変わりがない。

【００６９】従って、本構成を取ることによって、再生
ビットクロックのジッタ量をフレーム同期タイミング発
生手段におけるフレーム同期タイマを動作させるクロッ
ク１個分以内に抑えることができ、高精度なビットクロ
ックが再生できる。さらに第３実施例における可変分周
手段を削除でき、第３実施例に比べ、さらなる回路規模
の削減が図れる。

【００７０】（第１１実施例）第１１実施例のデータ受
信装置は、図２７に示すように、第９実施例の装置（図
２１）における同期加算手段に代えて、１受信スロット
にわたり、３つのサンプルに絞って同期加算を行なう同
期加算手段120を用いている。その他の構成は、第９実
施例のデータ受信装置と変わりがない。この同期加算手
段120は、第６実施例の装置（図１６）で使用している
ものと同じであり、各受信スロット期間において、その
前の受信スロット期間の同期加算で得られたシンボル識
別点とその前後のサンプル点の３点のサンプルについて
同期加算を行なう。

【００７１】第１１実施例のデータ受信装置の動作を図
２８を用いて説明する。同期加算手段120は、前受信ス
ロットにおいてシンボル識別点検出手段106が求めたシ
ンボル識別点Ｋと、その前後のサンプル点におけるサン
プルの加算演算を受信スロット期間にわたって行ない、
シンボル識別点検出手段106は、その３サンプルでの同
期加算結果で最大値を示すサンプル点Ｋ−、ＫまたはＫ
＋を検出結果として出力する。ここで、Ｋは前受信スロ
ットでのシンボル識別点であり、Ｋ−はその１サンプル
前の、また、Ｋ＋はその１サンプル後のサンプル点を表
している。図２８の例では、シンボル識別点検出手段出
力106が、Ｋ、Ｋ＋１、Ｋ、Ｋ−１、‥の場合を示して
おり、このとき位相ずれ検出手段108は、０、＋１、
０、−１、‥を出力し、タイマ初期値設定手段109の制
御を受けて、フレーム同期タイミング出力制御手段111
のフレーム同期タイマの初期値は、Ｔ、Ｔ＋１、Ｔ、Ｔ
−１、‥に設定される。その他の動作は第９実施例のデ
ータ受信装置と変わりがない。

【００７２】従って、本構成を用いることで、同期加算
手段での演算を３サンプル分行なうだけで良いため、演
算量を削減できる。さらに第６実施例における可変分周
手段を削除でき、第６実施例に比べ、さらなる回路規模
の削減が図れる。

【００７３】（第１２実施例）第１２実施例のデータ受
信装置は、図２９に示すように、第９実施例の装置（図
２１）に対して、さらに、Ａ／Ｄ変換手段104にサンプ
リングクロックを供給するクロック生成手段131を付け
加えている。このクロック生成手段131は、第７実施例
（図１８）で使用しているものと同じであり、フレーム
同期タイミング発生手段130からデータ受信タイミング
信号が送られてくる間だけ、分周器102から入力する自
走クロックをＡ／Ｄ変換手段104に供給する。

【００７４】この装置のフレーム同期タイミング発生手
段130は、フレーム同期を確保したフレーム同期手段110
からタイマリセット信号が入力し、また、タイマ初期値
設定手段109から初期値を設定する信号が入力すると、
フレームに同期するタイミング信号を発生する。その信
号の１つとして、ＴＤＭＡフレームの開始時期からスロ
ット受信期間に相当する一定クロック数をカウントする
までの間だけオンとなるデータ受信タイミング信号を発
生してクロック生成手段131に出力する。クロック生成
手段131は、図３０に示すように、分周器102で分周され
たシンボルレートの整数倍のサンプリングクロックと、
フレーム同期タイミング発生手段130から送られたデー
タ受信タイミング信号とを基に、データ受信時にのみ動
作するサンプリングクロックを発生して、Ａ／Ｄ変換手
段104に出力する。このサンプリングクロックは、１受
信スロット間でクロック数が固定しており、また、位相
同期が取れたクロックとなる。Ａ／Ｄ変換手段104は、
このサンプリングクロックによって受信データをサンプ
リングし、ディジタルデータに変換する。

【００７５】従って、この装置では、一旦、フレーム同
期が確保された後は、Ａ／Ｄ変換がＴＤＭＡフレームの
受信スロットの間だけ間欠的に行なわれる。そのためＡ
／Ｄ変換でのサンプリングデータを必要最小限にするこ
とができるため、消費電力の低減を図ることができる。
また、第７実施例に比べ、さらなる回路規模の削減が図
れる。

【００７６】（第１３実施例）第１３実施例のデータ受
信装置は、図３１に示すように、第９実施例のデータ受
信装置（図２１）における同期加算手段141、シンボル
識別点検出手段142、位相ずれ検出手段143、タイマ初期
値設定手段144、データ復号手段140、及びフレーム同期
手段145を、汎用のＤＳＰ（ディジタル信号処理プロセ
ッサ）146を用いて構成している。

【００７７】この装置では、ＤＳＰを使用する第８実施
例の装置と同様に、パラレル−シリアル変換手段147
が、Ａ／Ｄ変換手段104によってディジタル化されたＩ
及びＱ信号をシリアル信号に変換し、Ｉ、Ｑ多重手段14
8が、このＩ、Ｑ信号を多重化する。ＤＳＰ146のＩ、Ｑ
分離手段149は、このシリアル多重化されたＩ、Ｑ信号
をシリアルポートから取り込み、Ｉ信号とＱ信号とに分
離する。

【００７８】ＤＳＰ146内の同期加算手段141、シンボル
識別点検出手段142、位相ずれ検出手段143、タイマ初期
値設定手段144、データ復号手段140、及びフレーム同期
手段145の動作は第９実施例のデータ受信装置の場合と
変わりがない。タイマ初期値設定手段144から出力され
たタイマ初期値設定信号はＤＳＰ146の汎用出力ポート
を介してフレーム同期タイミング発生手段111に入力
し、また、フレーム同期手段145から出力されたタイマ
リセット信号も汎用出力ポートを介してフレーム同期タ
イミング発生手段111に入力する。これらの信号を受け
たフレーム同期タイミング発生手段111の動作は、第９
実施例の場合と変わりがない。

【００７９】この装置では、専用のハードウエアを必要
とせず、ＤＳＰのソウトウエアのみで実現できるため、
データ受信装置の回路規模を削減することができ、部品
点数を減らすことができる。

【００８０】

【発明の効果】以上の実施例の説明から明らかなよう
に、本発明のデータ受信装置は、次のような効果を奏す
る。

【００８１】（１）本発明のデータ受信装置では、同期
加算手段の求めた同期加算結果に基づいて位相ずれを検
出し、可変分周手段の分周比を可変させてビットクロッ
クを再生している。そのため、従来例のようにクロック
抽出手段及び、ディジタルＰＬＬ手段における位相比較
手段を必要とせず、ディジタル信号処理によって、ビッ
トクロックの再生を行なうことができる。

【００８２】（２）シンボル識別点検出手段の求めたシ
ンボル識別点に基づいて可変分周手段の分周をリセット
する位相同期制御手段を設けた装置では、初期同期引き
込み時において、高速に同期引き込みを行なうことがで
きる。

【００８３】（３）可変分周手段の分周比を１／（Ｌ−
１）、１／Ｌ、１／（Ｌ＋１）の３種類で制御し、位相
ずれ検出手段の検出結果が２以上のときには、時間的に
複数回に分けて可変分周を行なうように構成した装置で
は、再生ビットクロックのジッタ量を可変分周手段に供
給するクロック１個分以内に抑えることができ、高精度
なビットクロックが再生できる。

【００８４】（４）同期加算手段における同期加算期間
を１受信スロット単位に設定した装置では、位相ずれ検
出及び分周比制御における演算量を削減することがで
き、また受信スロット期間内では、ジッタの発生しない
ビットクロックを再生することができる。

【００８５】（５）同期加算手段における同期加算サン
プル数を３サンプルに絞って行なう装置では、同期加算
における演算量を削減できる。

【００８６】（６）同期加算手段における同期加算期間
を１受信スロットとし、可変分周手段の分周比の制御を
１ＴＤＭＡフレーム周期で行ない、しかも同期加算サン
プル数を３サンプルに絞った装置では、位相ずれ検出、
可変分周制御及び同期加算における演算量を削減でき
る。

【００８７】（７）データ受信タイミング信号に従って
Ａ／Ｄ変換手段へのサンプリングクロックの供給を行な
うクロック生成手段を設けた装置では、Ａ／Ｄ変換をデ
ータ受信期間だけに限って間欠的に行なわせることがで
きるので、低消費電力化を図ることができる。

【００８８】（８）同期加算手段、シンボル識別点検出
手段、位相ずれ検出手段、可変分周比制御手段、データ
復号手段、及びフレーム同期手段を汎用のＤＳＰ（ディ
ジタル信号処理プロセッサ）で構成した装置では、ハー
ドウェアの開発を必要とせず、ＤＳＰのソフトウェアの
みで実現できるため、データ受信装置の回路規模の削減
が行なえ、しかも部品点数の削減が行なえる。

【００８９】（９）位相ずれ情報をもとに、フレーム同
期タイミング発生手段のフレーム同期タイマの初期値を
制御する装置では、可変分周手段をも削除することがで
きるため、さらに少ない回路規模で実現することができ
る。

【００９０】（１０）位相ずれ情報をもとに、フレーム
同期タイミング発生手段のフレーム同期タイマの初期値
を制御するとともに、その位相ずれが大きいときに、時
間的に複数回に分けてタイマ初期値の制御を行なう装置
では、回路規模の削減を図りながら、高精度のビットク
ロックの再生が可能である。

【００９１】（１１）位相ずれ情報をもとに、フレーム
同期タイミング発生手段のフレーム同期タイマの初期値
を制御するとともに、位相ずれ情報を得るための同期加
算を３サンプルに絞って行なう装置では、演算量を削減
することができ、また、可変分周手段を削除することが
でき、さらなる回路規模の削減を図ることができる。

【００９２】（１２）位相ずれ情報をもとに、フレーム
同期タイミング発生手段のフレーム同期タイマの初期値
を制御するとともに、データ受信タイミング信号に従っ
てＡ／Ｄ変換手段へのサンプリングクロックの供給を行
なうクロック生成手段を設けた装置では、Ａ／Ｄ変換を
間欠的に行なわせることで、低消費電力化を実現すると
ともに、さらなる回路規模の削減を図ることができる。

【００９３】（１３）位相ずれ情報をもとに、フレーム
同期タイミング発生手段のフレーム同期タイマの初期値
を制御する装置であって、同期加算手段、シンボル識別
点検出手段、位相ずれ検出手段、タイマ初期値設定手
段、データ復号手段、及びフレーム同期手段を、汎用の
ＤＳＰを用いて構成した装置では、専用のハードウェア
を必要とせず、ＤＳＰのソフトウェアのみで実現できる
ため、データ受信装置の回路規模の削減が行なえ、しか
も部品点数の削減が行なえる。

【図面の簡単な説明】

【図１】第１実施例のデータ受信装置の構成を示すブロ
ック図、

【図２】第１実施例の装置の同期加算手段の動作を説明
する説明図、

【図３】第１実施例の装置のシンボル識別点検出手段の
動作を説明する説明図、

【図４】第１実施例の装置の位相ずれ検出手段及び可変
分周比制御手段の動作を説明する説明図、

【図５】第１実施例の装置の可変分周手段の動作を説明
する説明図、

【図６】第２実施例のデータ受信装置の構成を示すブロ
ック図、

【図７】第２実施例の装置の位相同期制御手段の動作を
説明する説明図、

【図８】第３実施例のデータ受信装置の構成を示すブロ
ック図、

【図９】第３実施例の装置の可変分周比制御手段の構成
を示すブロック図、

【図１０】第３実施例の装置の可変分周比制御手段の動
作を説明する説明図、

【図１１】第３実施例の装置の可変分周比制御手段の動
作を説明する説明図、

【図１２】第４実施例のデータ受信装置の構成を示すブ
ロック図、

【図１３】第４実施例の装置の動作を説明する説明図、

【図１４】第５実施例のデータ受信装置の構成を示すブ
ロック図、

【図１５】第５実施例の装置の同期加算手段の動作を説
明する説明図、

【図１６】第６実施例のデータ受信装置の構成を示すブ
ロック図、

【図１７】第６実施例の装置の動作を説明する説明図、

【図１８】第７実施例のデータ受信装置の構成を示すブ
ロック図、

【図１９】第７実施例の装置の動作を説明する説明図、

【図２０】第８実施例のデータ受信装置の構成を示すブ
ロック図、

【図２１】第９実施例のデータ受信装置の構成を示すブ
ロック図、

【図２２】第９実施例の装置の動作を説明する説明図、

【図２３】第９実施例の装置の動作を説明する説明図、

【図２４】第１０実施例のデータ受信装置の構成を示す
ブロック図、

【図２５】第１０実施例の装置の可変分周比制御手段の
構成を示すブロック図、

【図２６】第１０実施例の装置の動作を説明する説明
図、

【図２７】第１１実施例のデータ受信装置の構成を示す
ブロック図、

【図２８】第１１実施例の装置の動作を説明する説明
図、

【図２９】第１２実施例のデータ受信装置の構成を示す
ブロック図、

【図３０】第１２実施例の装置の動作を説明する説明
図、

【図３１】第１３実施例のデータ受信装置の構成を示す
ブロック図、

【図３２】従来のデータ受信装置の構成を示すブロック
図、

【図３３】従来の装置のビットクロック再生部の動作を
説明するタイミングチャート、

【図３４】受信データのフレーム構成を示す説明図、

【図３５】従来の装置のフレーム同期タイミング信号の
発生を説明するタイミングチャートである。

【符号の説明】

１、21、101、201 発振器２、22、102、202 分周器３、23、103、203 検波器４クロック抽出回路５ディジタルＰＬＬ６可変分周器７位相比較器８、24、104，204 Ａ／Ｄ変換器９、27、107 データ復号回路 10、31、110 フレーム同期回路 11、32、70、111、130、216、225 フレーム同期タイミ
ング発生回路 25 Ｍシンボル同期加算回路 26、51、81、106 シンボル識別点検出回路 28、52、108 位相ずれ検出回路 29、53、220 可変分周比制御回路 30、61、215、221 可変分周回路 40、105 １受信スロット同期加算回路 50 Ｍシンボル前後３サンプル同期加算回路 60 位相同期制御回路 71、131 クロック生成回路 80、120 １受信スロット前後３サンプル同期加算回路 109、224 タイマ初期値設定回路 140、212 データ復号部 141、208 Ｍシンボル同期加算部 142、209 シンボル識別点検出部 143、210 位相ずれ検出部 144 タイマ初期値設定部 145、213 フレーム同期部 146、214 ＤＳＰ 147、205 パラレル−シリアル変換回路 148、206 ＩＱ多重回路 149、207 ＩＱ分離部 211 可変分周比制御部 222 可変分周比設定部 223 可変分周回数カウンタ 226 タイマ初期値設定制御部 227 フレーム数カウンタ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平７−87153（ＪＰ，Ａ) 特開平８−116344（ＪＰ，Ａ) “16ＱＡＭ／ＴＤＭＡ方式のシンボルタイミング再生方式”，電子情報通信学会技術研究報告，1993年１月20日，Ｖｏｌ．92，Ｎｏ．411，ｐ．43−48 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 27/00 - 27/38

Claims

(57)【特許請求の範囲】

【請求項１】受信信号から、データを復号し、フレー
ム同期タイミング信号を生成し、ビットクロックを再生
するデータ受信装置において、受信信号をシンボルレートのＮ倍（Ｎは整数）の周波数
を持つ自走クロックでオーバーサンプリングし、サンプ
ル値をディジタル化するＡ／Ｄ変換手段と、ディジタル化された前記サンプル値をシンボル間隔ごと
に一定期間にわたって同期加算する同期加算手段と、前記同期加算手段の求めた同期加算結果からシンボル識
別点を検出するシンボル識別点検出手段と、前記シンボル識別点検出手段が検出したシンボル識別点
での前記サンプル値に基づいてデータ復号を行なうデー
タ復号手段と、前記シンボル識別点検出手段が検出したシンボル識別点
の時間に伴う変位を位相ずれとして検出する位相ずれ検
出手段と、前記自走クロックの周波数を分周してビットクロックを
再生する可変分周手段と、前記位相ずれを補正するように前記可変分周手段の分周
比を制御する可変分周比制御手段と、前記データ復号手段が復号したデータから既知の同期ワ
ードを抽出してフレーム同期を獲得し、それに基づいて
フレーム同期タイミング信号を生成するフレーム同期タ
イミング信号生成手段とを設けたことを特徴とするデー
タ受信装置。
【請求項２】前記フレーム同期タイミング信号生成手
段が、前記ビットクロックをタイマクロックとするフレ
ーム同期タイマを持ち、このフレーム同期タイマのカウ
ント値に基づいて前記フレーム同期タイミング信号を発
生するフレーム同期タイミング発生手段と、復号データ
から前記同期ワードを抽出して前記フレーム同期タイマ
のタイマリセット信号を出力するフレーム同期手段とか
ら成ることを特徴とする請求項１に記載のデータ受信装
置。
【請求項３】前記可変分周手段の位相同期を取るため
に、前記シンボル識別点検出手段が検出したシンボル識
別点に基づいて前記可変分周手段の分周をリセットする
位相同期制御手段を設けたことを特徴とする請求項１に
記載のデータ受信装置。
【請求項４】前記可変分周比制御手段が、前記可変分
周手段の通常の分周比を１／Ｌとするとき、前記可変分
周手段の分周比を１／(Ｌ−１)、１／Ｌまたは１／(Ｌ
＋１)のいずれかに制御し、前記位相ずれ検出手段の検
出した位相ずれが一回の前記制御で補正できないとき
は、時間的に複数回に分けて前記可変分周手段の分周比
を制御することを特徴とする請求項１に記載のデータ受
信装置。
【請求項５】前記同期加算手段が、ＴＤＭＡフレーム
のスロット受信期間において前記同期加算を行ない、前
記可変分周比制御手段が、ＴＤＭＡフレームの周期で前
記可変分周手段の分周比の制御を更新することを特徴と
する請求項１または２に記載のデータ受信装置。
【請求項６】前記同期加算手段、シンボル識別点検出
手段、位相ずれ検出手段、可変分周比制御手段、データ
復号手段及びフレーム同期手段を、汎用のＤＳＰ（ディ
ジタル信号処理プロセッサ）を用いて構成したことを特
徴とする請求項１に記載のデータ受信装置。
【請求項７】受信信号から、データを復号し、フレー
ムタイミング信号を生成し、ビットクロックを再生する
データ受信装置において、受信信号をシンボルレートのＮ倍（Ｎは整数）の周波数
を持つ自走クロックでオーバーサンプリングし、サンプ
ル値をディジタル化するＡ／Ｄ変換手段と、ディジタル化された前記サンプル値をシンボル間隔ごと
に一定期間にわたって同期加算する同期加算手段と、前記同期加算手段の求めた同期加算結果からシンボル識
別点を検出するシンボル識別点検出手段と、前記シンボル識別点検出手段が検出したシンボル識別点
での前記サンプル値に基づいてデータ復号を行なうデー
タ復号手段と、前記シンボル識別点検出手段が検出したシンボル識別点
の時間に伴う変位を位相ずれとして検出する位相ずれ検
出手段と、前記自走クロックをタイマクロックとするフレーム同期
タイマを持ち、このフレーム同期タイマのカウント値に
基づいてフレーム同期タイミング信号及びビットクロッ
クを出力するフレーム同期タイミング発生手段と、復号データから前記同期ワードを抽出して前記フレーム
同期タイマのタイマリセット信号を出力するフレーム同
期手段と、前記位相ずれ検出手段の検出した位相ずれに基づいて前
記フレーム同期タイマの初期値を制御するタイマ初期値
設定手段とを設けたことを特徴とするデータ受信装置。
【請求項８】前記同期加算手段が、直前の同期加算結
果に基づいて検出されたシンボル識別点及びその前後の
サンプル点の３点におけるサンプルについて同期加算を
行なうことを特徴とする請求項１、５または７に記載の
データ受信装置。
【請求項９】前記フレーム同期タイミング発生手段か
ら発生される受信タイミング信号を受けて、前記Ａ／Ｄ
変換手段に対し、スロット受信期間のみ前記自走クロッ
クをサンプリングクロックとして供給するクロック生成
手段を設けたことを特徴とする請求項５または７に記載
のデータ受信装置。
【請求項１０】前記タイマ初期値設定手段が、前記フ
レーム同期タイマの初期値をタイマクロックの±１の範
囲で変更し、前記位相ずれ検出手段の検出した位相ずれ
が一回の前記変更で補正できないときは、時間的に複数
回に分けて前記フレーム同期タイマの初期値を変更する
ことを特徴とする請求項７に記載のデータ受信装置。
【請求項１１】前記同期加算手段、シンボル識別点検
出手段、位相ずれ検出手段、タイマ初期値設定手段、デ
ータ復号手段及びフレーム同期手段を、汎用のＤＳＰ
（ディジタル信号処理プロセッサ）を用いて構成したこ
とを特徴とする請求項７に記載のデータ受信装置。