JP3064867B2 - データ受信装置 - Google Patents
データ受信装置Info
- Publication number
- JP3064867B2 JP3064867B2 JP7146899A JP14689995A JP3064867B2 JP 3064867 B2 JP3064867 B2 JP 3064867B2 JP 7146899 A JP7146899 A JP 7146899A JP 14689995 A JP14689995 A JP 14689995A JP 3064867 B2 JP3064867 B2 JP 3064867B2
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- timer
- identification point
- clock
- variable frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【0001】
【産業上の利用分野】本発明は、受信信号からビットク
ロックを再生し、フレーム同期信号を生成し、データを
復号するデータ受信装置に関し、特に、ディジタル処理
でビットクロックを再生できるようにしたものである。
ロックを再生し、フレーム同期信号を生成し、データを
復号するデータ受信装置に関し、特に、ディジタル処理
でビットクロックを再生できるようにしたものである。
【0002】
【従来の技術】ディジタル無線通信では、受信側は、変
調されている信号を受信すると、これを検波してベース
バンド信号に復調した後、この信号のシンボル識別点に
おける振幅を捉えてディジタル信号に変換し、このディ
ジタル信号に基づいてデータを復号する。次いで、復号
データより既知の同期ワードを抽出してフレーム同期を
確立する。
調されている信号を受信すると、これを検波してベース
バンド信号に復調した後、この信号のシンボル識別点に
おける振幅を捉えてディジタル信号に変換し、このディ
ジタル信号に基づいてデータを復号する。次いで、復号
データより既知の同期ワードを抽出してフレーム同期を
確立する。
【0003】この従来のデータ受信装置は、図32に示
すように、一定周波数の信号を出力する発振器1と、発
振器1の出力周波数を分周する分周器2と、分周器2か
ら出力された自走クロックを使って受信信号Saを検波す
る検波手段3と、検波手段3の出力からリファレンスビ
ットクロックを抽出するクロック抽出手段4と、リファ
レンスビットクロックのジッタ量を抑えるためのディジ
タルPLL(位相ロックループ)手段5と、ディジタル
PLL手段においては、自走クロックの分周比を制御信
号によって可変できる可変分周手段6と、クロック抽出
手段4から出力されたリファレンスクロックと可変分周
手段6から出力されたクロックとの位相を比較して可変
分周手段6に対して可変分周比を設定するための制御信
号を出力する位相比較手段7と、さらにディジタルPL
L手段5から出力された再生ビットクロックをサンプリ
ングクロックとしてアナログ−ディジタル変換を行なう
A/D変換手段8と、A/D変換手段8によってディジ
タル化された受信信号からデータ復号を行なうデータ復
号手段9と、復号データより同期ワードを抽出し、フレ
ームに同期するタイマリセット信号を発生するフレーム
同期手段10と、ディジタルPLL手段5から出力された
再生ビットクロックをタイマクロックとするタイマを保
持し、このタイマをフレーム同期手段10から出力された
タイマリセット信号でリセットすることにより、受信装
置に対してフレームに同期したタイミング信号を発生す
るフレーム同期タイミング発生手段11とを備えている。
すように、一定周波数の信号を出力する発振器1と、発
振器1の出力周波数を分周する分周器2と、分周器2か
ら出力された自走クロックを使って受信信号Saを検波す
る検波手段3と、検波手段3の出力からリファレンスビ
ットクロックを抽出するクロック抽出手段4と、リファ
レンスビットクロックのジッタ量を抑えるためのディジ
タルPLL(位相ロックループ)手段5と、ディジタル
PLL手段においては、自走クロックの分周比を制御信
号によって可変できる可変分周手段6と、クロック抽出
手段4から出力されたリファレンスクロックと可変分周
手段6から出力されたクロックとの位相を比較して可変
分周手段6に対して可変分周比を設定するための制御信
号を出力する位相比較手段7と、さらにディジタルPL
L手段5から出力された再生ビットクロックをサンプリ
ングクロックとしてアナログ−ディジタル変換を行なう
A/D変換手段8と、A/D変換手段8によってディジ
タル化された受信信号からデータ復号を行なうデータ復
号手段9と、復号データより同期ワードを抽出し、フレ
ームに同期するタイマリセット信号を発生するフレーム
同期手段10と、ディジタルPLL手段5から出力された
再生ビットクロックをタイマクロックとするタイマを保
持し、このタイマをフレーム同期手段10から出力された
タイマリセット信号でリセットすることにより、受信装
置に対してフレームに同期したタイミング信号を発生す
るフレーム同期タイミング発生手段11とを備えている。
【0004】図32のブロック図をもとに本装置の動作
を説明する。
を説明する。
【0005】まず、本装置におけるクロック再生動作を
説明する。図33は、クロック再生のタイミングを模式
的に示したタイミング例である。クロック抽出手段4
は、検波手段3出力から、シンボル識別点と位相同期が
とれた、ビットクロックに同期したリファレンスクロッ
クを抽出する。しかしながら、回線上のレイリーフェー
ジングや受信装置の無線部の発生する雑音等により、リ
ファレンスクロックはジッタを持つ。このジッタ成分を
ディジタルPLL手段5で最小限に抑えることによりビ
ットクロックを再生する。
説明する。図33は、クロック再生のタイミングを模式
的に示したタイミング例である。クロック抽出手段4
は、検波手段3出力から、シンボル識別点と位相同期が
とれた、ビットクロックに同期したリファレンスクロッ
クを抽出する。しかしながら、回線上のレイリーフェー
ジングや受信装置の無線部の発生する雑音等により、リ
ファレンスクロックはジッタを持つ。このジッタ成分を
ディジタルPLL手段5で最小限に抑えることによりビ
ットクロックを再生する。
【0006】次に受信動作およびフレーム同期動作を説
明する。A/D変換手段8は、シンボル識別点と位相同
期が取れた再生ビットクロックによって、シンボル識別
点での受信信号をディジタル信号に変換し、データ復号
回路9は、変換されたディジタル信号から復号データを
得る。図34に復号データの構成を示すフレーム構成例
を示す。復号データは、図34に示すようにデータ部と
既知データである同期ワード部とから構成されており、
本フレーム構成によって周期的にデータが受信される。
データ受信装置は、受信信号Saから同期ワードのビット
相関を取ることによってフレーム同期を獲得する。図3
5は、フレーム同期タイミング信号のタイミング例を示
すタイミングチャートである。フレーム同期手段10は、
フレーム同期獲得を検出するとフレーム同期タイミング
発生手段11に対して、タイマリセット信号を送出する。
フレーム同期タイミング発生手段11は、TDMAフレー
ムと同一周期のタイマを持っており、タイマリセット信
号により、TDMAフレームと同期したタイマカウント
動作をスタートし、タイマのカウント値に応じて、フレ
ーム同期タイミング信号を発生する。
明する。A/D変換手段8は、シンボル識別点と位相同
期が取れた再生ビットクロックによって、シンボル識別
点での受信信号をディジタル信号に変換し、データ復号
回路9は、変換されたディジタル信号から復号データを
得る。図34に復号データの構成を示すフレーム構成例
を示す。復号データは、図34に示すようにデータ部と
既知データである同期ワード部とから構成されており、
本フレーム構成によって周期的にデータが受信される。
データ受信装置は、受信信号Saから同期ワードのビット
相関を取ることによってフレーム同期を獲得する。図3
5は、フレーム同期タイミング信号のタイミング例を示
すタイミングチャートである。フレーム同期手段10は、
フレーム同期獲得を検出するとフレーム同期タイミング
発生手段11に対して、タイマリセット信号を送出する。
フレーム同期タイミング発生手段11は、TDMAフレー
ムと同一周期のタイマを持っており、タイマリセット信
号により、TDMAフレームと同期したタイマカウント
動作をスタートし、タイマのカウント値に応じて、フレ
ーム同期タイミング信号を発生する。
【0007】
【発明が解決しようとする課題】しかしながら、従来の
データ受信装置では、ビットクロックを再生するために
クロック抽出手段4及びディジタルPLL手段5等の専
用回路が必要であり、しかもクロック抽出手段4では、
アナログ信号を扱うため、受信装置を構成する上で回路
が複雑になり、回路規模が増加してしまうという問題点
がある。また、初期同期引き込み時において、ディジタ
ルPLL手段5における、リファレンスクロックと可変
分周手段6との位相がπに近い値でずれていた場合、同
期引き込みに時間がかかるという問題点がある。
データ受信装置では、ビットクロックを再生するために
クロック抽出手段4及びディジタルPLL手段5等の専
用回路が必要であり、しかもクロック抽出手段4では、
アナログ信号を扱うため、受信装置を構成する上で回路
が複雑になり、回路規模が増加してしまうという問題点
がある。また、初期同期引き込み時において、ディジタ
ルPLL手段5における、リファレンスクロックと可変
分周手段6との位相がπに近い値でずれていた場合、同
期引き込みに時間がかかるという問題点がある。
【0008】本発明は、こうした従来の問題点を解決す
るものであり、クロック抽出手段を不要とし、ディジタ
ルPLL手段の構成を簡略化し、しかもこれらの機能を
ディジタル信号処理によって少ない演算量で容易に実現
することができ、さらに初期同期引き込みを高速で行な
うことができるデータ受信装置を提供することを目的と
している。
るものであり、クロック抽出手段を不要とし、ディジタ
ルPLL手段の構成を簡略化し、しかもこれらの機能を
ディジタル信号処理によって少ない演算量で容易に実現
することができ、さらに初期同期引き込みを高速で行な
うことができるデータ受信装置を提供することを目的と
している。
【0009】
【課題を解決するための手段】そこで、本発明では、受
信信号から、データを復号し、フレーム同期タイミング
信号を生成し、ビットクロックを再生するデータ受信装
置において、受信信号をシンボルレートのN倍(Nは整
数)の周波数を持つ自走クロックでオーバーサンプリン
グし、サンプル値をディジタル化するA/D変換手段
と、ディジタル化されたサンプル値をシンボル間隔ごと
に一定期間にわたって同期加算する同期加算手段と、同
期加算手段の求めた同期加算結果からシンボル識別点を
検出するシンボル識別点検出手段と、シンボル識別点検
出手段が検出したシンボル識別点でのサンプル値に基づ
いてデータ復号を行なうデータ復号手段と、シンボル識
別点検出手段が検出したシンボル識別点の時間に伴う変
位を位相ずれとして検出する位相ずれ検出手段と、自走
クロックの周波数を分周してビットクロックを再生する
可変分周手段と、位相ずれを補正するように可変分周手
段の分周比を制御する可変分周比制御手段と、データ復
号手段が復号したデータから既知の同期ワードを抽出し
てフレーム同期を獲得し、それに基づいてフレーム同期
タイミング信号を生成するフレーム同期タイミング信号
生成手段とを設けている。
信信号から、データを復号し、フレーム同期タイミング
信号を生成し、ビットクロックを再生するデータ受信装
置において、受信信号をシンボルレートのN倍(Nは整
数)の周波数を持つ自走クロックでオーバーサンプリン
グし、サンプル値をディジタル化するA/D変換手段
と、ディジタル化されたサンプル値をシンボル間隔ごと
に一定期間にわたって同期加算する同期加算手段と、同
期加算手段の求めた同期加算結果からシンボル識別点を
検出するシンボル識別点検出手段と、シンボル識別点検
出手段が検出したシンボル識別点でのサンプル値に基づ
いてデータ復号を行なうデータ復号手段と、シンボル識
別点検出手段が検出したシンボル識別点の時間に伴う変
位を位相ずれとして検出する位相ずれ検出手段と、自走
クロックの周波数を分周してビットクロックを再生する
可変分周手段と、位相ずれを補正するように可変分周手
段の分周比を制御する可変分周比制御手段と、データ復
号手段が復号したデータから既知の同期ワードを抽出し
てフレーム同期を獲得し、それに基づいてフレーム同期
タイミング信号を生成するフレーム同期タイミング信号
生成手段とを設けている。
【0010】また、フレーム同期タイミング信号生成手
段を、ビットクロックをタイマクロックとするフレーム
同期タイマを持ち、このフレーム同期タイマのカウント
値に基づいてフレーム同期タイミング信号を発生するフ
レーム同期タイミング発生手段と、復号データから同期
ワードを抽出してフレーム同期タイマのタイマリセット
信号を出力するフレーム同期手段とで構成している。
段を、ビットクロックをタイマクロックとするフレーム
同期タイマを持ち、このフレーム同期タイマのカウント
値に基づいてフレーム同期タイミング信号を発生するフ
レーム同期タイミング発生手段と、復号データから同期
ワードを抽出してフレーム同期タイマのタイマリセット
信号を出力するフレーム同期手段とで構成している。
【0011】また、可変分周手段の位相同期を取るため
に、シンボル識別点検出手段が検出したシンボル識別点
に基づいて可変分周手段の分周をリセットする位相同期
制御手段を設けている。
に、シンボル識別点検出手段が検出したシンボル識別点
に基づいて可変分周手段の分周をリセットする位相同期
制御手段を設けている。
【0012】また、可変分周比制御手段が、可変分周手
段の通常の分周比を1/Lとするとき、可変分周手段の
分周比を1/(L−1)、1/Lまたは1/(L+1)のい
ずれかに制御し、位相ずれ検出手段の検出した位相ずれ
が一回の制御で補正できないときは、時間的に複数回に
分けて可変分周手段の分周比を制御する。
段の通常の分周比を1/Lとするとき、可変分周手段の
分周比を1/(L−1)、1/Lまたは1/(L+1)のい
ずれかに制御し、位相ずれ検出手段の検出した位相ずれ
が一回の制御で補正できないときは、時間的に複数回に
分けて可変分周手段の分周比を制御する。
【0013】また、同期加算手段が、TDMAフレーム
のスロット受信期間において同期加算を行ない、可変分
周比制御手段が、TDMAフレームの周期で可変分周手
段の分周比の制御を更新する。
のスロット受信期間において同期加算を行ない、可変分
周比制御手段が、TDMAフレームの周期で可変分周手
段の分周比の制御を更新する。
【0014】また、同期加算手段、シンボル識別点検出
手段、位相ずれ検出手段、可変分周比制御手段、データ
復号手段及びフレーム同期手段を、汎用のDSP(ディ
ジタル信号処理プロセッサ)を用いて構成している。
手段、位相ずれ検出手段、可変分周比制御手段、データ
復号手段及びフレーム同期手段を、汎用のDSP(ディ
ジタル信号処理プロセッサ)を用いて構成している。
【0015】また、受信信号をシンボルレートのN倍
(Nは整数)の周波数を持つ自走クロックでオーバーサ
ンプリングし、サンプル値をディジタル化するA/D変
換手段と、ディジタル化されたサンプル値をシンボル間
隔ごとに一定期間にわたって同期加算する同期加算手段
と、同期加算手段の求めた同期加算結果からシンボル識
別点を検出するシンボル識別点検出手段と、シンボル識
別点検出手段が検出したシンボル識別点でのサンプル値
に基づいてデータ復号を行なうデータ復号手段と、シン
ボル識別点検出手段が検出したシンボル識別点の時間に
伴う変位を位相ずれとして検出する位相ずれ検出手段
と、自走クロックをタイマクロックとするフレーム同期
タイマを持ち、このフレーム同期タイマのカウント値に
基づいてフレーム同期タイミング信号及びビットクロッ
クを出力するフレーム同期タイミング発生手段と、復号
データから同期ワードを抽出してフレーム同期タイマの
タイマリセット信号を出力するフレーム同期手段と、位
相ずれ検出手段の検出した位相ずれに基づいてフレーム
同期タイマの初期値を制御するタイマ初期値設定手段と
を設けている。
(Nは整数)の周波数を持つ自走クロックでオーバーサ
ンプリングし、サンプル値をディジタル化するA/D変
換手段と、ディジタル化されたサンプル値をシンボル間
隔ごとに一定期間にわたって同期加算する同期加算手段
と、同期加算手段の求めた同期加算結果からシンボル識
別点を検出するシンボル識別点検出手段と、シンボル識
別点検出手段が検出したシンボル識別点でのサンプル値
に基づいてデータ復号を行なうデータ復号手段と、シン
ボル識別点検出手段が検出したシンボル識別点の時間に
伴う変位を位相ずれとして検出する位相ずれ検出手段
と、自走クロックをタイマクロックとするフレーム同期
タイマを持ち、このフレーム同期タイマのカウント値に
基づいてフレーム同期タイミング信号及びビットクロッ
クを出力するフレーム同期タイミング発生手段と、復号
データから同期ワードを抽出してフレーム同期タイマの
タイマリセット信号を出力するフレーム同期手段と、位
相ずれ検出手段の検出した位相ずれに基づいてフレーム
同期タイマの初期値を制御するタイマ初期値設定手段と
を設けている。
【0016】また、同期加算手段が、直前の同期加算結
果に基づいて検出されたシンボル識別点及びその前後の
サンプル点の3点におけるサンプルについて同期加算を
行なうように構成している。
果に基づいて検出されたシンボル識別点及びその前後の
サンプル点の3点におけるサンプルについて同期加算を
行なうように構成している。
【0017】また、フレーム同期タイミング発生手段か
ら発生される受信タイミング信号を受けて、A/D変換
手段に対し、スロット受信期間のみ自走クロックをサン
プリングクロックとして供給するクロック生成手段を設
けている。
ら発生される受信タイミング信号を受けて、A/D変換
手段に対し、スロット受信期間のみ自走クロックをサン
プリングクロックとして供給するクロック生成手段を設
けている。
【0018】また、タイマ初期値設定手段が、フレーム
同期タイマの初期値をタイマクロックの±1の範囲で変
更し、位相ずれ検出手段の検出した位相ずれが一回の変
更で補正できないときは、時間的に複数回に分けてフレ
ーム同期タイマの初期値を変更する。
同期タイマの初期値をタイマクロックの±1の範囲で変
更し、位相ずれ検出手段の検出した位相ずれが一回の変
更で補正できないときは、時間的に複数回に分けてフレ
ーム同期タイマの初期値を変更する。
【0019】また、同期加算手段、シンボル識別点検出
手段、位相ずれ検出手段、タイマ初期値設定手段、デー
タ復号手段及びフレーム同期手段を、汎用のDSP(デ
ィジタル信号処理プロセッサ)を用いて構成している。
手段、位相ずれ検出手段、タイマ初期値設定手段、デー
タ復号手段及びフレーム同期手段を、汎用のDSP(デ
ィジタル信号処理プロセッサ)を用いて構成している。
【0020】
【作用】そのため、同期加算手段の求めた同期加算結果
の最大値を示すサンプル点がシンボル識別点となり、そ
の点でのディジタル値に基づいてデータを復号する。ま
た、前のシンボル識別点と現シンボル識別点との差分が
位相ずれであり、この差分値に基づいて可変分周手段の
分周比を可変し、ビットクロックを再生する。この装置
では、従来例のようなクロック抽出手段及び、ディジタ
ルPLL手段における位相比較手段を必要とせず、ディ
ジタル信号処理によってビットクロックの再生を行なう
ことができる。
の最大値を示すサンプル点がシンボル識別点となり、そ
の点でのディジタル値に基づいてデータを復号する。ま
た、前のシンボル識別点と現シンボル識別点との差分が
位相ずれであり、この差分値に基づいて可変分周手段の
分周比を可変し、ビットクロックを再生する。この装置
では、従来例のようなクロック抽出手段及び、ディジタ
ルPLL手段における位相比較手段を必要とせず、ディ
ジタル信号処理によってビットクロックの再生を行なう
ことができる。
【0021】また、位相同期制御手段を設けたもので
は、可変分周手段の分周をシンボル識別点に合わせてリ
セットすることにより、初期同期引き込み時に、再生ビ
ットクロックの同期引き込みを高速で行なうことができ
る。
は、可変分周手段の分周をシンボル識別点に合わせてリ
セットすることにより、初期同期引き込み時に、再生ビ
ットクロックの同期引き込みを高速で行なうことができ
る。
【0022】また、可変分周比制御手段が、可変分周手
段の分周比を1/(L−1)、1/L、1/(L+1)のい
ずれかに制御する装置では、1回の制御における可変分
周手段の分周比の変化量が小さい。位相ずれが大きいと
きには、この制御を時間的に複数回に分けて行なう。そ
うすることにより、再生ビットクロックのジッタ量を可
変分周手段に供給するクロック1個分以内に抑えること
ができ、高精度のビットクロックが再生できる。
段の分周比を1/(L−1)、1/L、1/(L+1)のい
ずれかに制御する装置では、1回の制御における可変分
周手段の分周比の変化量が小さい。位相ずれが大きいと
きには、この制御を時間的に複数回に分けて行なう。そ
うすることにより、再生ビットクロックのジッタ量を可
変分周手段に供給するクロック1個分以内に抑えること
ができ、高精度のビットクロックが再生できる。
【0023】また、同期加算手段における同期加算期間
を1受信スロット単位に設定する場合には、位相ずれ検
出及び分周比制御における演算量を削減することがで
き、また1TDMAフレーム内でジッタの発生しないビ
ットクロックを再生することができる。
を1受信スロット単位に設定する場合には、位相ずれ検
出及び分周比制御における演算量を削減することがで
き、また1TDMAフレーム内でジッタの発生しないビ
ットクロックを再生することができる。
【0024】また、汎用のDSP(ディジタル信号処理
プロセッサ)を用いてデータ受信装置の各手段を実現す
る場合は、ハードウェアの開発を必要とせず、DSPの
ソフトウェアのみで実現できるため、データ受信装置の
回路規模を削減することができ、部品点数を減らすこと
ができる。
プロセッサ)を用いてデータ受信装置の各手段を実現す
る場合は、ハードウェアの開発を必要とせず、DSPの
ソフトウェアのみで実現できるため、データ受信装置の
回路規模を削減することができ、部品点数を減らすこと
ができる。
【0025】また、タイマ初期値設定手段を設けた装置
では、フレーム同期タイミング発生手段のフレーム同期
タイマの初期値が、位相ずれの補正を実現するように制
御され、このタイマのカウント値に基づいてビットクロ
ックやフレーム同期タイミング信号が発生される。この
装置は、クロック抽出手段及び、ディジタルPLL手段
における位相比較手段、さらには可変分周手段をも必要
としないため、回路規模を小さくすることができる。
では、フレーム同期タイミング発生手段のフレーム同期
タイマの初期値が、位相ずれの補正を実現するように制
御され、このタイマのカウント値に基づいてビットクロ
ックやフレーム同期タイミング信号が発生される。この
装置は、クロック抽出手段及び、ディジタルPLL手段
における位相比較手段、さらには可変分周手段をも必要
としないため、回路規模を小さくすることができる。
【0026】また、同期加算手段における同期加算サン
プル数を直前の同期加算で検出したシンボル識別点とそ
の前後のサンプル点の3サンプルでのみ行なう場合に
は、その3サンプルでの同期加算において最大値を示す
サンプル点がシンボル識別点となり、次回は、そのシン
ボル識別点とその前後のサンプル点の3サンプルで同期
加算が行なわれる。この場合、同期加算における演算量
を削減することができる。
プル数を直前の同期加算で検出したシンボル識別点とそ
の前後のサンプル点の3サンプルでのみ行なう場合に
は、その3サンプルでの同期加算において最大値を示す
サンプル点がシンボル識別点となり、次回は、そのシン
ボル識別点とその前後のサンプル点の3サンプルで同期
加算が行なわれる。この場合、同期加算における演算量
を削減することができる。
【0027】また、クロック生成手段を設けた装置で
は、フレーム同期タイミング発生手段から受信タイミン
グ信号が出力されている間だけ、つまり、スロット受信
期間のみ、A/D変換手段にサンプリングクロックが供
給される。A/D変換手段は間欠的に動作し、サンプリ
ングデータを必要最小限に出力する。そのため低消費電
力化が図れる。
は、フレーム同期タイミング発生手段から受信タイミン
グ信号が出力されている間だけ、つまり、スロット受信
期間のみ、A/D変換手段にサンプリングクロックが供
給される。A/D変換手段は間欠的に動作し、サンプリ
ングデータを必要最小限に出力する。そのため低消費電
力化が図れる。
【0028】また、タイマ初期値設定手段が、タイマ初
期値の1回の制御を±1カウントの範囲で行なう場合
は、位相ずれが大きいときに、時間的に複数のフレーム
に分けてタイマ初期値の制御を行なう。こうすることに
より、再生ビットクロックのジッタ量をフレーム同期タ
イミング発生手段のフレーム同期タイマを動作させるク
ロック1個分以内に抑えることができ、高精度のビット
クロックが再生できる。
期値の1回の制御を±1カウントの範囲で行なう場合
は、位相ずれが大きいときに、時間的に複数のフレーム
に分けてタイマ初期値の制御を行なう。こうすることに
より、再生ビットクロックのジッタ量をフレーム同期タ
イミング発生手段のフレーム同期タイマを動作させるク
ロック1個分以内に抑えることができ、高精度のビット
クロックが再生できる。
【0029】
(第1実施例)本発明の第1実施例における信号発生装
置は、図1に示すように、一定周波数の信号を出力する
発振器21と、発振器21出力を分周して自走クロックを出
力する分周器22と、受信信号Saを自走クロックによって
検波する検波手段23と、検波手段23から出力されたI,
Q信号を自走クロックによって、シンボルレートのN倍
(Nは整数)のサンプリング周波数でオーバサンプリン
グし、ディジタル化するA/D変換手段24と、1シンボ
ル区間がN分割されてオーバサンプリングされたサンプ
ル値をシンボル間隔ごとにMシンボル期間(Mは整数)
にわたって同期加算し、Mシンボル期間ごとにN個の同
期加算結果を得る同期加算手段25と、同期加算手段25の
出力する同期加算結果に基づいてシンボル識別点を検出
するシンボル識別点検出手段26と、検出されたシンボル
識別点でデータ復号を行なうデータ復号手段27と、同期
加算手段25から時間的に前後して出力される同期加算結
果を比較して位相のずれを検出する位相ずれ検出手段28
と、検出された位相ずれを補正するために可変分周比を
制御する信号を発生する可変分周比制御手段29と、可変
分周比制御手段29から出力された可変分周比制御信号に
より自走クロックの分周比を可変させてビットクロック
を再生する可変分周手段30と、データ復号手段27から出
力される復号データより既知の同期ワードを抽出してフ
レームに同期するタイマリセット信号を発生するフレー
ム同期手段31と、可変分周手段30で生成された再生ビッ
トクロックをタイマクロックとし、フレーム同期手段31
から出力されるタイマリセット信号でリセットされるタ
イマを保持して、受信装置に対してフレームに同期した
タイミング信号を発生するフレーム同期タイミング発生
手段32とを具備している。
置は、図1に示すように、一定周波数の信号を出力する
発振器21と、発振器21出力を分周して自走クロックを出
力する分周器22と、受信信号Saを自走クロックによって
検波する検波手段23と、検波手段23から出力されたI,
Q信号を自走クロックによって、シンボルレートのN倍
(Nは整数)のサンプリング周波数でオーバサンプリン
グし、ディジタル化するA/D変換手段24と、1シンボ
ル区間がN分割されてオーバサンプリングされたサンプ
ル値をシンボル間隔ごとにMシンボル期間(Mは整数)
にわたって同期加算し、Mシンボル期間ごとにN個の同
期加算結果を得る同期加算手段25と、同期加算手段25の
出力する同期加算結果に基づいてシンボル識別点を検出
するシンボル識別点検出手段26と、検出されたシンボル
識別点でデータ復号を行なうデータ復号手段27と、同期
加算手段25から時間的に前後して出力される同期加算結
果を比較して位相のずれを検出する位相ずれ検出手段28
と、検出された位相ずれを補正するために可変分周比を
制御する信号を発生する可変分周比制御手段29と、可変
分周比制御手段29から出力された可変分周比制御信号に
より自走クロックの分周比を可変させてビットクロック
を再生する可変分周手段30と、データ復号手段27から出
力される復号データより既知の同期ワードを抽出してフ
レームに同期するタイマリセット信号を発生するフレー
ム同期手段31と、可変分周手段30で生成された再生ビッ
トクロックをタイマクロックとし、フレーム同期手段31
から出力されるタイマリセット信号でリセットされるタ
イマを保持して、受信装置に対してフレームに同期した
タイミング信号を発生するフレーム同期タイミング発生
手段32とを具備している。
【0030】次に第1実施例のデータ受信装置の動作を
説明する。まず、同期加算手段25、シンボル識別点検出
手段26、及びデータ復号手段27の動作を説明する。図2
は、検波後のI及びQ信号のシンボル波形を模式的に示
した図である。また、同期加算手段の演算内容は次の
(数1)に示す通りである。
説明する。まず、同期加算手段25、シンボル識別点検出
手段26、及びデータ復号手段27の動作を説明する。図2
は、検波後のI及びQ信号のシンボル波形を模式的に示
した図である。また、同期加算手段の演算内容は次の
(数1)に示す通りである。
【数1】 ここでは、説明を容易にするため、A/D変換手段24の
サンプリングレートNを10とし、同期加算シンボル数
をMシンボルとして説明する。
サンプリングレートNを10とし、同期加算シンボル数
をMシンボルとして説明する。
【0031】検波手段23が、発振器21出力を分周器22で
分周した自走クロックを用いて受信信号Saを検波する
と、A/D変換手段24は、図2に示すように、検波され
たI及びQ信号をシンボルレートの10倍のサンプリン
グレートでアナログ−ディジタル変換する。同期加算手
段25は、ディジタル化されたI及びQ信号に対して数1
に示すような同期加算演算を行なう。同期加算演算によ
って得られたA0〜A9までの10個の結果は、図3の
例に示すようなピークを持った波形となる。図3では、
A5が最大値を示しており、このときシンボル識別点検
出手段26は、シンボル識別点番号が5であると判定す
る。データ復号手段27は、この情報をもとにシンボル識
別点でのデータ復号を行なう。
分周した自走クロックを用いて受信信号Saを検波する
と、A/D変換手段24は、図2に示すように、検波され
たI及びQ信号をシンボルレートの10倍のサンプリン
グレートでアナログ−ディジタル変換する。同期加算手
段25は、ディジタル化されたI及びQ信号に対して数1
に示すような同期加算演算を行なう。同期加算演算によ
って得られたA0〜A9までの10個の結果は、図3の
例に示すようなピークを持った波形となる。図3では、
A5が最大値を示しており、このときシンボル識別点検
出手段26は、シンボル識別点番号が5であると判定す
る。データ復号手段27は、この情報をもとにシンボル識
別点でのデータ復号を行なう。
【0032】次に位相ずれ検出手段28、可変分周比制御
手段29、可変分周手段30の動作を説明する。図4は、そ
の動作を説明する説明図である。図4では、Mシンボル
ごとのシンボル識別点判定によって得られたシンボル識
別点番号が5、5、6、6、と推移した場合の例を示し
ている。位相ずれ検出手段28では、直前のMシンボルの
同期加算に基づくシンボル識別点番号と、現在のMシン
ボルの同期加算に基づくシンボル識別点番号との差分を
出力する。図4では、0、+1、0が出力される。可変
分周比制御手段29では、位相ずれ検出手段28より得られ
た差分信号をもとに可変分周比を設定する。通常の分周
比を1/Lとすると、差分信号が0のときは、1/Lで
分周を行ない、+1のときは、図5に示すようにMシン
ボル中に1度だけ1/(L+1)で分周を行なう。同様
に−1のときは1/(L−1)で分周を行ない、ビット
クロックを再生する。
手段29、可変分周手段30の動作を説明する。図4は、そ
の動作を説明する説明図である。図4では、Mシンボル
ごとのシンボル識別点判定によって得られたシンボル識
別点番号が5、5、6、6、と推移した場合の例を示し
ている。位相ずれ検出手段28では、直前のMシンボルの
同期加算に基づくシンボル識別点番号と、現在のMシン
ボルの同期加算に基づくシンボル識別点番号との差分を
出力する。図4では、0、+1、0が出力される。可変
分周比制御手段29では、位相ずれ検出手段28より得られ
た差分信号をもとに可変分周比を設定する。通常の分周
比を1/Lとすると、差分信号が0のときは、1/Lで
分周を行ない、+1のときは、図5に示すようにMシン
ボル中に1度だけ1/(L+1)で分周を行なう。同様
に−1のときは1/(L−1)で分周を行ない、ビット
クロックを再生する。
【0033】なお、この装置のフレーム同期手段31及び
フレーム同期タイミング発生手段11の動作は、従来の装
置(図32)と同じである。
フレーム同期タイミング発生手段11の動作は、従来の装
置(図32)と同じである。
【0034】このように、第1実施例のデータ受信装置
では、同期加算手段25より得られた同期加算結果から位
相ずれを検出し、この検出結果に基づいて可変分周手段
30の分周比を可変させて、ビットクロックを再生してい
る。そのため、従来の装置が備えていたクロック抽出手
段や、ディジタルPLL手段における位相比較手段が不
要であり、ディジタル信号処理を通じてビットクロック
を再生することができる。
では、同期加算手段25より得られた同期加算結果から位
相ずれを検出し、この検出結果に基づいて可変分周手段
30の分周比を可変させて、ビットクロックを再生してい
る。そのため、従来の装置が備えていたクロック抽出手
段や、ディジタルPLL手段における位相比較手段が不
要であり、ディジタル信号処理を通じてビットクロック
を再生することができる。
【0035】(第2実施例)第2実施例の信号発生装置
は、ビットクロックの同期引込みを高速で行なうことが
できる。この装置は、図6に示すように、シンボル識別
点検出手段26の検出したシンボル識別点を基に、可変分
周手段61に対して、位相同期をとるための分周リセット
を行なう位相同期制御手段60を備えている。その他の構
成は、第1実施例のデータ受信装置(図1)と変わりが
ない。
は、ビットクロックの同期引込みを高速で行なうことが
できる。この装置は、図6に示すように、シンボル識別
点検出手段26の検出したシンボル識別点を基に、可変分
周手段61に対して、位相同期をとるための分周リセット
を行なう位相同期制御手段60を備えている。その他の構
成は、第1実施例のデータ受信装置(図1)と変わりが
ない。
【0036】第2実施例のデータ受信装置の動作を図7
を用いて説明する。説明を容易にするため、図7の説明
図の例では1シンボルを10倍のクロックでサンプリン
グし、変調方式はQPSKとして、1シンボル2bitの
データが乗せられているものとしている。また、位相同
期が確立されたときのビットクロック及びシンボルクロ
ックは、クロックの立上がりの位置にシンボル識別点が
おかれるものとする。Mシンボル同期加算手段25が、シ
ンボル番号SNまでのMシンボルにわたって、オーバーサ
ンプリンブされたサンプル値の同期加算を行ない、シン
ボル識別点検出手段26が、この同期加算結果を基にシン
ボル識別点の位置情報を出力すると、位相同期制御手段
60は、制御信号出力のタイミングを調整し、シンボル番
号SN+1のシンボル識別点位置で制御信号を可変分周手段
61に出力する。可変分周手段61は、この信号に合わせて
分周出力をリセットすることによって再生クロックの位
相同期確立を行なう。
を用いて説明する。説明を容易にするため、図7の説明
図の例では1シンボルを10倍のクロックでサンプリン
グし、変調方式はQPSKとして、1シンボル2bitの
データが乗せられているものとしている。また、位相同
期が確立されたときのビットクロック及びシンボルクロ
ックは、クロックの立上がりの位置にシンボル識別点が
おかれるものとする。Mシンボル同期加算手段25が、シ
ンボル番号SNまでのMシンボルにわたって、オーバーサ
ンプリンブされたサンプル値の同期加算を行ない、シン
ボル識別点検出手段26が、この同期加算結果を基にシン
ボル識別点の位置情報を出力すると、位相同期制御手段
60は、制御信号出力のタイミングを調整し、シンボル番
号SN+1のシンボル識別点位置で制御信号を可変分周手段
61に出力する。可変分周手段61は、この信号に合わせて
分周出力をリセットすることによって再生クロックの位
相同期確立を行なう。
【0037】なお、本動作は、初期同期引き込み時等
で、位相同期の確立を行なう場合に実施する。
で、位相同期の確立を行なう場合に実施する。
【0038】(第3実施例)第3実施例のデータ受信装
置は、位相ずれが大きい場合に、その補正を複数回に分
けて実施する。この装置は、図8に示すように、分周比
を1/(L−1)、1/L、1/(L+1)の3種類に
可変する可変分周手段221と、位相ずれ検出手段28の検
出結果が±2以上のときに時間的に複数回に分けて可変
分周手段221の可変分周比を制御する可変分周比制御手
段220とを備えている。この可変分周比制御手段220は、
図9に示すように、可変分周手段221の分周比を1/
(L−1)、1/L、1/(L+1)のいずれかに制御
する可変分周比設定部222と、可変分周が行なわれた回
数をカウントし、その回数が位相ずれの補正を満たす回
数に達すると可変分周比設定部222に可変分周の停止を
指令する可変分周カウンタ223とを具備している。その
他の構成は、第1実施例のデータ受信装置(図1)と変
わりがない。
置は、位相ずれが大きい場合に、その補正を複数回に分
けて実施する。この装置は、図8に示すように、分周比
を1/(L−1)、1/L、1/(L+1)の3種類に
可変する可変分周手段221と、位相ずれ検出手段28の検
出結果が±2以上のときに時間的に複数回に分けて可変
分周手段221の可変分周比を制御する可変分周比制御手
段220とを備えている。この可変分周比制御手段220は、
図9に示すように、可変分周手段221の分周比を1/
(L−1)、1/L、1/(L+1)のいずれかに制御
する可変分周比設定部222と、可変分周が行なわれた回
数をカウントし、その回数が位相ずれの補正を満たす回
数に達すると可変分周比設定部222に可変分周の停止を
指令する可変分周カウンタ223とを具備している。その
他の構成は、第1実施例のデータ受信装置(図1)と変
わりがない。
【0039】第3実施例のデータ受信装置における位相
ずれ検出手段28、可変分周比制御手段220、可変分周手
段221の動作を図10及び図11を用いて説明する。図
10では、Mシンボルごとのシンボル識別点判定によっ
て得られたシンボル識別点番号が5、8、8、8と推移
した場合の例を示している。この場合、位相ずれ検出手
段28は、前シンボル識別点番号と現シンボル識別点番号
との差分+3、0、0、を順次出力する。
ずれ検出手段28、可変分周比制御手段220、可変分周手
段221の動作を図10及び図11を用いて説明する。図
10では、Mシンボルごとのシンボル識別点判定によっ
て得られたシンボル識別点番号が5、8、8、8と推移
した場合の例を示している。この場合、位相ずれ検出手
段28は、前シンボル識別点番号と現シンボル識別点番号
との差分+3、0、0、を順次出力する。
【0040】位相ずれ検出回路出力の値が+3のとき、
可変分周比制御回路220の可変分周比設定部222は、可変
分周手段221の可変分周比を1/(L+1)に設定する
とともに、可変分周回数カウンタ223に対し、可変分周
回数設定値として3を設定する。可変分周カウンタ223
は、可変分周手段221の出力をウオッチして可変分周が
行なわれた回数をカウントし、その回数が3になると、
可変分周比設定部222に対し、可変分周停止信号を出力
する。これを受けて可変分周比設定部222は、可変分周
比を通常の分周1/Lに戻す。図11には、このときの
可変分周手段221の出力を示しており、1/(L+1)
の分周比で3回の分周を行なった後、通常の分周比1/
Lで分周を行なっている。
可変分周比制御回路220の可変分周比設定部222は、可変
分周手段221の可変分周比を1/(L+1)に設定する
とともに、可変分周回数カウンタ223に対し、可変分周
回数設定値として3を設定する。可変分周カウンタ223
は、可変分周手段221の出力をウオッチして可変分周が
行なわれた回数をカウントし、その回数が3になると、
可変分周比設定部222に対し、可変分周停止信号を出力
する。これを受けて可変分周比設定部222は、可変分周
比を通常の分周1/Lに戻す。図11には、このときの
可変分周手段221の出力を示しており、1/(L+1)
の分周比で3回の分周を行なった後、通常の分周比1/
Lで分周を行なっている。
【0041】このように第3実施例のデータ受信装置で
は、位相ずれ検出回路出力の絶対値が2以上であると
き、時間的に複数回に分けて分周数を変更し、再生ビッ
トクロックを緩やかに補正する。そのためジッタの少な
い、高精度のビットクロックを再生できる。
は、位相ずれ検出回路出力の絶対値が2以上であると
き、時間的に複数回に分けて分周数を変更し、再生ビッ
トクロックを緩やかに補正する。そのためジッタの少な
い、高精度のビットクロックを再生できる。
【0042】(第4実施例)第4実施例のデータ受信装
置は、図12に示すように、同期加算期間を1受信スロ
ットとする同期加算手段40を備えている。その他の構成
は、第1実施例の装置と変わりがない。
置は、図12に示すように、同期加算期間を1受信スロ
ットとする同期加算手段40を備えている。その他の構成
は、第1実施例の装置と変わりがない。
【0043】この装置では、図13に示すように、同期
加算手段40が、1受信スロットごとに同期加算を行な
い、シンボル識別点検出手段26が、この同期加算結果に
基づいて1受信スロットごとのシンボル識別点判定結果
を出力する。位相ずれ検出手段28は、前受信スロットと
現受信スロットとのシンボル識別点の差分を出力し、差
分信号が0以外の時は、可変分周比制御手段29が、その
受信スロットの直後に、可変分周手段30の分周比を制御
する信号を出力する。
加算手段40が、1受信スロットごとに同期加算を行な
い、シンボル識別点検出手段26が、この同期加算結果に
基づいて1受信スロットごとのシンボル識別点判定結果
を出力する。位相ずれ検出手段28は、前受信スロットと
現受信スロットとのシンボル識別点の差分を出力し、差
分信号が0以外の時は、可変分周比制御手段29が、その
受信スロットの直後に、可変分周手段30の分周比を制御
する信号を出力する。
【0044】従って、この装置では、可変分周比の制御
が1TDMAフレームを周期として行なわれ、1TDM
Aフレーム内でジッタのないビットクロックが再生され
る。
が1TDMAフレームを周期として行なわれ、1TDM
Aフレーム内でジッタのないビットクロックが再生され
る。
【0045】(第5実施例)第5実施例のデータ受信装
置は、サンプルの同期加算における演算量を減らしてい
る。この装置は、図14に示すように、同期加算を3つ
のサンプルに絞って行なう同期加算手段50を備えてい
る。その他の構成は、第1実施例の装置(図1)と変わ
りがない。
置は、サンプルの同期加算における演算量を減らしてい
る。この装置は、図14に示すように、同期加算を3つ
のサンプルに絞って行なう同期加算手段50を備えてい
る。その他の構成は、第1実施例の装置(図1)と変わ
りがない。
【0046】この装置では、同期加算手段50は、直前の
Mシンボル期間の同期加算で検出されたシンボル識別点
のサンプルと、その前後のサンプル点のサンプルとの合
計3つのサンプルについてMシンボル期間にわたって同
期加算を行ない、シンボル識別点検出手段51は、この3
つのサンプルの同期加算結果の中で最大値を示すサンプ
ルのサンプル位置をシンボル識別点として判定する。そ
して、同期加算手段50は、次に、そのシンボル識別点に
判定されたサンプル点、及びその前後のサンプル点にお
ける3つのサンプルの同期加算をMシンボルにわたって
行なう。
Mシンボル期間の同期加算で検出されたシンボル識別点
のサンプルと、その前後のサンプル点のサンプルとの合
計3つのサンプルについてMシンボル期間にわたって同
期加算を行ない、シンボル識別点検出手段51は、この3
つのサンプルの同期加算結果の中で最大値を示すサンプ
ルのサンプル位置をシンボル識別点として判定する。そ
して、同期加算手段50は、次に、そのシンボル識別点に
判定されたサンプル点、及びその前後のサンプル点にお
ける3つのサンプルの同期加算をMシンボルにわたって
行なう。
【0047】図15には、同期加算手段50が3サンプル
の同期加算を行なった結果を示している。3サンプル中
の真ん中の値Kが前受信スロットの同期加算結果で判定
されたシンボル識別点である。(a)図は、直前のMシ
ンボルで検出したものと同一のシンボル識別点Kが得ら
れた例で、この場合は、可変分周手段30で通常の1/L
の分周比により分周が行なわれる。(b)、(c)図
は、直前のMシンボルで検出したシンボル識別点Kと異
なるシンボル識別点結果が得られた例で、(b)図は1
サンプル前のK−を、また、(c)図は1サンプル後の
K+を検出した例である。(b)図の場合は、K−を検
出した直後に1回だけ1/(L−1)の分周比で分周が
行なわれ、(c)図の場合は、K+を検出した直後に1
回だけ1/(L+1)の分周比で分周が行なわれる。そ
の他の動作は、第1実施例のデータ受信装置と変わりが
ない。
の同期加算を行なった結果を示している。3サンプル中
の真ん中の値Kが前受信スロットの同期加算結果で判定
されたシンボル識別点である。(a)図は、直前のMシ
ンボルで検出したものと同一のシンボル識別点Kが得ら
れた例で、この場合は、可変分周手段30で通常の1/L
の分周比により分周が行なわれる。(b)、(c)図
は、直前のMシンボルで検出したシンボル識別点Kと異
なるシンボル識別点結果が得られた例で、(b)図は1
サンプル前のK−を、また、(c)図は1サンプル後の
K+を検出した例である。(b)図の場合は、K−を検
出した直後に1回だけ1/(L−1)の分周比で分周が
行なわれ、(c)図の場合は、K+を検出した直後に1
回だけ1/(L+1)の分周比で分周が行なわれる。そ
の他の動作は、第1実施例のデータ受信装置と変わりが
ない。
【0048】このデータ受信装置は、位相ずれの少ない
伝送環境において、同期加算における演算量を削減する
ことが可能であり、装置の演算負担を軽減し、また、ビ
ットクロックの再生を高速で行なうことができる。
伝送環境において、同期加算における演算量を削減する
ことが可能であり、装置の演算負担を軽減し、また、ビ
ットクロックの再生を高速で行なうことができる。
【0049】(第6実施例)第6実施例のデータ受信装
置は、図16に示すように、同期加算手段801が、1受
信スロットにわたり、3つのサンプルに絞って同期加算
を行なう。その他の構成は第1実施例の装置(図1)と
変わりがない。
置は、図16に示すように、同期加算手段801が、1受
信スロットにわたり、3つのサンプルに絞って同期加算
を行なう。その他の構成は第1実施例の装置(図1)と
変わりがない。
【0050】この装置では、図17に示すように、同期
加算手段80は、1受信スロットごとに3シンボルについ
て同期加算を行なう。このとき、シンボル識別点検出手
段81が前受信スロットにおける同期加算結果を基にシン
ボル識別点Kを出力すると、同期加算手段80は、次の受
信スロットにおける同期加算では、そのサンプル点Kと
その前後のサンプル点K−1、K+1における3サンプ
ルについて同期加算を行なう。その結果、シンボル識別
点検出手段81からシンボル識別点としてK+1が出力さ
れると、位相ずれ検出手段28は、位相ずれとして1を出
力し、可変分周比制御手段29は可変分周手段30の可変分
周比を1/(L+1)に制御する。可変分周比制御手段
29は、この可変分周比の制御を1TDMAフレームごと
に行なう。
加算手段80は、1受信スロットごとに3シンボルについ
て同期加算を行なう。このとき、シンボル識別点検出手
段81が前受信スロットにおける同期加算結果を基にシン
ボル識別点Kを出力すると、同期加算手段80は、次の受
信スロットにおける同期加算では、そのサンプル点Kと
その前後のサンプル点K−1、K+1における3サンプ
ルについて同期加算を行なう。その結果、シンボル識別
点検出手段81からシンボル識別点としてK+1が出力さ
れると、位相ずれ検出手段28は、位相ずれとして1を出
力し、可変分周比制御手段29は可変分周手段30の可変分
周比を1/(L+1)に制御する。可変分周比制御手段
29は、この可変分周比の制御を1TDMAフレームごと
に行なう。
【0051】次に同期加算手段80は、サンプル点K+1
とその前後のサンプル点K、K+2におけるサンプルの
同期加算を行なう。こうした手順を繰り返し、図17で
は、シンボル識別点検出手段出力81が、K、K+1、
K、K−1、‥をシンボル識別点として出力している。
このとき位相ずれ検出手段28の出力は、+1、0、−1
となり、可変分周比は、1/(L+1)、1/L、1/
(L−1)となる。その他の動作は、第1実施例のデー
タ受信装置と変わりがない。
とその前後のサンプル点K、K+2におけるサンプルの
同期加算を行なう。こうした手順を繰り返し、図17で
は、シンボル識別点検出手段出力81が、K、K+1、
K、K−1、‥をシンボル識別点として出力している。
このとき位相ずれ検出手段28の出力は、+1、0、−1
となり、可変分周比は、1/(L+1)、1/L、1/
(L−1)となる。その他の動作は、第1実施例のデー
タ受信装置と変わりがない。
【0052】(第7実施例)第7実施例のデータ受信装
置は、A/D変換をTDMAフレームのスロット受信期
間にだけ実行する。この装置は、図18に示すように、
フレーム同期タイミング発生手段70からデータ受信タイ
ミング信号が送られてくる間だけ、分周器22から入力す
る自走クロックをA/D変換手段24に供給するクロック
生成手段71を具備している。その他の構成は第4実施例
の装置(図12)と変わりがない。
置は、A/D変換をTDMAフレームのスロット受信期
間にだけ実行する。この装置は、図18に示すように、
フレーム同期タイミング発生手段70からデータ受信タイ
ミング信号が送られてくる間だけ、分周器22から入力す
る自走クロックをA/D変換手段24に供給するクロック
生成手段71を具備している。その他の構成は第4実施例
の装置(図12)と変わりがない。
【0053】この装置のフレーム同期タイミング発生手
段70は、フレーム同期を確保したフレーム同期手段31か
らタイマリセット信号が入力すると、所持するタイマを
リセットして、フレームに同期するタイミング信号を発
生する。その信号の1つとして、TDMAフレームの開
始時期からスロット受信期間に相当する一定クロック数
をカウントするまでの間だけオンとなるデータ受信タイ
ミング信号を発生してクロック生成手段71に出力する。
クロック生成手段71は、図19に示すように、分周器22
で分周されたシンボルレートの整数倍のサンプリングク
ロックと、フレーム同期タイミング発生手段70から送ら
れたデータ受信タイミング信号とを基に、データ受信時
にのみ動作するサンプリングクロックを発生して、A/
D変換手段24に出力する。このサンプリングクロック
は、1受信スロット間でクロック数が固定しており、ま
た、位相同期が取れたクロックとなる。A/D変換手段
24は、このサンプリングクロックによって受信データを
サンプリングし、ディジタルデータに変換する。
段70は、フレーム同期を確保したフレーム同期手段31か
らタイマリセット信号が入力すると、所持するタイマを
リセットして、フレームに同期するタイミング信号を発
生する。その信号の1つとして、TDMAフレームの開
始時期からスロット受信期間に相当する一定クロック数
をカウントするまでの間だけオンとなるデータ受信タイ
ミング信号を発生してクロック生成手段71に出力する。
クロック生成手段71は、図19に示すように、分周器22
で分周されたシンボルレートの整数倍のサンプリングク
ロックと、フレーム同期タイミング発生手段70から送ら
れたデータ受信タイミング信号とを基に、データ受信時
にのみ動作するサンプリングクロックを発生して、A/
D変換手段24に出力する。このサンプリングクロック
は、1受信スロット間でクロック数が固定しており、ま
た、位相同期が取れたクロックとなる。A/D変換手段
24は、このサンプリングクロックによって受信データを
サンプリングし、ディジタルデータに変換する。
【0054】従って、この装置では、一旦、フレーム同
期が確保された後は、A/D変換がTDMAフレームの
受信スロットの間だけ間欠的に行なわれる。そのためA
/D変換でのサンプリングデータを必要最小限にするこ
とができるため、消費電力の低減を図ることができる。
期が確保された後は、A/D変換がTDMAフレームの
受信スロットの間だけ間欠的に行なわれる。そのためA
/D変換でのサンプリングデータを必要最小限にするこ
とができるため、消費電力の低減を図ることができる。
【0055】(第8実施例)第8実施例のデータ受信装
置は、DSP(ディジタル信号処理プロセッサ)を利用
して構成している。この装置は、図20に示すように、
A/D変換手段204によりディジタル化されたI及びQ
信号をシリアル信号に変換するパラレル−シリアル変換
手段205と、I,Q信号を多重化するI,Q多重手段206
とを備えており、また、多重化されたI,Q信号を分離
するI,Q信号分離手段207、同期加算手段208、シンボ
ル識別点検出手段209、位相ずれ検出手段210、可変分周
比制御手段211、データ復号手段212、及びフレーム同期
手段213を汎用のDSP214を用いて構成している。
置は、DSP(ディジタル信号処理プロセッサ)を利用
して構成している。この装置は、図20に示すように、
A/D変換手段204によりディジタル化されたI及びQ
信号をシリアル信号に変換するパラレル−シリアル変換
手段205と、I,Q信号を多重化するI,Q多重手段206
とを備えており、また、多重化されたI,Q信号を分離
するI,Q信号分離手段207、同期加算手段208、シンボ
ル識別点検出手段209、位相ずれ検出手段210、可変分周
比制御手段211、データ復号手段212、及びフレーム同期
手段213を汎用のDSP214を用いて構成している。
【0056】この装置では、パラレル−シリアル変換手
段205がA/D変換手段204のディジタル化したI及びQ
信号をシリアル信号に変換し、I,Q多重手段206がこ
れらのI,Q信号を多重化する。DSP214は、シリア
ル多重化されたI,Q信号をシリアルポートによって取
込み、I,Q分離手段207がI,Q信号に分離する。
段205がA/D変換手段204のディジタル化したI及びQ
信号をシリアル信号に変換し、I,Q多重手段206がこ
れらのI,Q信号を多重化する。DSP214は、シリア
ル多重化されたI,Q信号をシリアルポートによって取
込み、I,Q分離手段207がI,Q信号に分離する。
【0057】DSP214内の同期加算手段208、シンボル
識別点検出手段209、位相ずれ検出手段210、可変分周比
制御手段211、データ復号手段212、及びフレーム同期手
段213の動作は、第1実施例と同じである。可変分周比
制御手段211で得られた複数ビットの可変分周比設定信
号は、DSP214の汎用出力ポートを介して可変分周手
段215に出力される。また、DSP214内のフレーム同期
手段213で得られたタイマリセット信号は、汎用出力ポ
ートを介して、フレーム同期タイミング発生手段216に
出力される。
識別点検出手段209、位相ずれ検出手段210、可変分周比
制御手段211、データ復号手段212、及びフレーム同期手
段213の動作は、第1実施例と同じである。可変分周比
制御手段211で得られた複数ビットの可変分周比設定信
号は、DSP214の汎用出力ポートを介して可変分周手
段215に出力される。また、DSP214内のフレーム同期
手段213で得られたタイマリセット信号は、汎用出力ポ
ートを介して、フレーム同期タイミング発生手段216に
出力される。
【0058】この装置では、DSPを用いているため
に、ハードウエアの開発を必要とせず、DSPのソフト
のみで実現することができる。
に、ハードウエアの開発を必要とせず、DSPのソフト
のみで実現することができる。
【0059】(第9実施例)第9実施例のデータ受信装
置は、可変分周手段を用いる代わりに、フレーム同期タ
イミング発生手段のタイマの初期値を直接補正する構成
を採っている。この装置は、図21に示すように、位相
ずれ検出手段108の求めた位相ずれ情報に基づいてフレ
ーム同期タイミング発生手段111の所持するフレーム同
期タイマの初期値を補正制御するタイマ初期値設定手段
109を具備している。その他の構成は第4実施例のデー
タ受信装置(図12)と変わりがない。
置は、可変分周手段を用いる代わりに、フレーム同期タ
イミング発生手段のタイマの初期値を直接補正する構成
を採っている。この装置は、図21に示すように、位相
ずれ検出手段108の求めた位相ずれ情報に基づいてフレ
ーム同期タイミング発生手段111の所持するフレーム同
期タイマの初期値を補正制御するタイマ初期値設定手段
109を具備している。その他の構成は第4実施例のデー
タ受信装置(図12)と変わりがない。
【0060】フレーム同期タイミング発生手段111のフ
レーム同期タイマは、シンボルレートのN倍のクロック
で動作する。このタイマの初期値を補正することによ
り、再生ビットクロックがフレーム同期タイミング発生
手段111から出力される。
レーム同期タイマは、シンボルレートのN倍のクロック
で動作する。このタイマの初期値を補正することによ
り、再生ビットクロックがフレーム同期タイミング発生
手段111から出力される。
【0061】第9実施例のデータ受信装置の動作につい
て図22及び図23を用いて説明する。説明を容易にす
るため図22では、受信I及びQ信号をシンボルレート
の10倍でオーバサンプリングしたデータとする。図2
2において同期加算手段105において同期加算された結
果をシンボル識別点検出手段106でシンボル識別点検出
を行なった結果、5、5、6、6、‥と判断され、この
結果、位相ずれ検出手段108が、前受信スロットとの差
分、0、+1、0、‥を出力する。フレーム同期タイミ
ング発生手段111におけるフレーム同期タイマは、1T
DMAフレームに対してTなるカウント数でダウンカウ
ントするものとすると、タイマ初期値設定手段109の出
力は、T、T+1、T、‥と出力され、フレーム同期タ
イマは、タイマの初期値が変更されて、図23に示すよ
うなカウント動作をする。その他の動作は、第4実施例
のデータ受信装置と変わりがない。
て図22及び図23を用いて説明する。説明を容易にす
るため図22では、受信I及びQ信号をシンボルレート
の10倍でオーバサンプリングしたデータとする。図2
2において同期加算手段105において同期加算された結
果をシンボル識別点検出手段106でシンボル識別点検出
を行なった結果、5、5、6、6、‥と判断され、この
結果、位相ずれ検出手段108が、前受信スロットとの差
分、0、+1、0、‥を出力する。フレーム同期タイミ
ング発生手段111におけるフレーム同期タイマは、1T
DMAフレームに対してTなるカウント数でダウンカウ
ントするものとすると、タイマ初期値設定手段109の出
力は、T、T+1、T、‥と出力され、フレーム同期タ
イマは、タイマの初期値が変更されて、図23に示すよ
うなカウント動作をする。その他の動作は、第4実施例
のデータ受信装置と変わりがない。
【0062】従って、本構成を取ることによって従来例
のようなクロック抽出手段及び、ディジタルPLL手段
における位相比較手段を必要とせず、ディジタル信号処
理によってビットクロックの再生を行なうことができ、
さらに第1実施例における可変分周手段も削除できるた
め、第1実施例に比べ、さらに少ない回路規模を実現す
ることができる。
のようなクロック抽出手段及び、ディジタルPLL手段
における位相比較手段を必要とせず、ディジタル信号処
理によってビットクロックの再生を行なうことができ、
さらに第1実施例における可変分周手段も削除できるた
め、第1実施例に比べ、さらに少ない回路規模を実現す
ることができる。
【0063】(第10実施例)第10実施例のデータ受
信装置は、位相ずれが大きいとき、フレーム同期タイミ
ング発生手段のタイマの初期値を複数回に分けて補正す
る。
信装置は、位相ずれが大きいとき、フレーム同期タイミ
ング発生手段のタイマの初期値を複数回に分けて補正す
る。
【0064】この装置は、図24に示すように、フレー
ム同期タイミング発生手段225のフレーム同期タイマの
初期値を±1カウント分ずつ補正するタイマ初期値設定
手段224を備えている。このタイマ初期値設定手段224
は、図25に示すように、位相ずれ検出手段の検出結果
が2以上のときでも、タイマの初期値を±1カウント分
だけ変更するタイマ初期値設定制御部226と、タイマ初
期値の変更が行なわれたフレーム数をカウントし、その
数が位相ずれの補正を満たす数に達するとタイマ初期値
設定制御部226に対してタイマ初期値可変の停止を指令
するフレーム数カウンタ227とを具備している。その他
の構成は、第9実施例のデータ受信装置(図21)と変
わりがない。
ム同期タイミング発生手段225のフレーム同期タイマの
初期値を±1カウント分ずつ補正するタイマ初期値設定
手段224を備えている。このタイマ初期値設定手段224
は、図25に示すように、位相ずれ検出手段の検出結果
が2以上のときでも、タイマの初期値を±1カウント分
だけ変更するタイマ初期値設定制御部226と、タイマ初
期値の変更が行なわれたフレーム数をカウントし、その
数が位相ずれの補正を満たす数に達するとタイマ初期値
設定制御部226に対してタイマ初期値可変の停止を指令
するフレーム数カウンタ227とを具備している。その他
の構成は、第9実施例のデータ受信装置(図21)と変
わりがない。
【0065】第10実施例のデータ受信装置の動作を図
26を用いて説明する。図26は、1受信スロットごと
のシンボル識別点判定によって得られたシンボル識別点
番号が5、7、7、7、と推移した場合の例を示してい
る。位相ずれ検出手段108では、前受信スロットのシン
ボル識別点番号と現受信スロットのシンボル識別点番号
との差分を出力する。この位相ずれ検出手段108の出力
は+2、0、0、である。位相ずれ検出手段108から+
2の位相ずれの通知を受けたタイマ初期値制御部226
は、フレーム数カウンタ227に対して、初期値変更フレ
ーム数として2を通知し、また、フレーム同期タイミン
グ発生手段225のタイマ初期値をT+1に設定する。
26を用いて説明する。図26は、1受信スロットごと
のシンボル識別点判定によって得られたシンボル識別点
番号が5、7、7、7、と推移した場合の例を示してい
る。位相ずれ検出手段108では、前受信スロットのシン
ボル識別点番号と現受信スロットのシンボル識別点番号
との差分を出力する。この位相ずれ検出手段108の出力
は+2、0、0、である。位相ずれ検出手段108から+
2の位相ずれの通知を受けたタイマ初期値制御部226
は、フレーム数カウンタ227に対して、初期値変更フレ
ーム数として2を通知し、また、フレーム同期タイミン
グ発生手段225のタイマ初期値をT+1に設定する。
【0066】フレーム同期タイミング発生手段225のフ
レーム同期タイマは、設定されたT+1を周期とするダ
ウンカウントを繰り返す。フレーム数カウンタ227は、
タイマ初期値の変更が行なわれたフレーム数をカウント
し、その数が2になると、タイマ初期値設定制御部226
に対し、タイマ初期値可変停止を指示する。これを受け
てタイマ初期値設定制御部226は、タイマ初期値を通常
のTに戻す。
レーム同期タイマは、設定されたT+1を周期とするダ
ウンカウントを繰り返す。フレーム数カウンタ227は、
タイマ初期値の変更が行なわれたフレーム数をカウント
し、その数が2になると、タイマ初期値設定制御部226
に対し、タイマ初期値可変停止を指示する。これを受け
てタイマ初期値設定制御部226は、タイマ初期値を通常
のTに戻す。
【0067】このようにして、位相ずれ検出回路出力の
絶対値が2以上であるとき、時間的に複数回のTDMA
フレームに分けてタイマの初期値が変更される。
絶対値が2以上であるとき、時間的に複数回のTDMA
フレームに分けてタイマの初期値が変更される。
【0068】また、仮にシンボル識別点番号が、1番目
の受信スロットで5となり、その後7、9、9と2TD
MAフレームで、シンボル識別点が4サンプル遷移すれ
ば、このときは、4スロット連続でタイマ初期値をT+
1に設定する。その他の動作は、第9実施例のデータ受
信装置と変わりがない。
の受信スロットで5となり、その後7、9、9と2TD
MAフレームで、シンボル識別点が4サンプル遷移すれ
ば、このときは、4スロット連続でタイマ初期値をT+
1に設定する。その他の動作は、第9実施例のデータ受
信装置と変わりがない。
【0069】従って、本構成を取ることによって、再生
ビットクロックのジッタ量をフレーム同期タイミング発
生手段におけるフレーム同期タイマを動作させるクロッ
ク1個分以内に抑えることができ、高精度なビットクロ
ックが再生できる。さらに第3実施例における可変分周
手段を削除でき、第3実施例に比べ、さらなる回路規模
の削減が図れる。
ビットクロックのジッタ量をフレーム同期タイミング発
生手段におけるフレーム同期タイマを動作させるクロッ
ク1個分以内に抑えることができ、高精度なビットクロ
ックが再生できる。さらに第3実施例における可変分周
手段を削除でき、第3実施例に比べ、さらなる回路規模
の削減が図れる。
【0070】(第11実施例)第11実施例のデータ受
信装置は、図27に示すように、第9実施例の装置(図
21)における同期加算手段に代えて、1受信スロット
にわたり、3つのサンプルに絞って同期加算を行なう同
期加算手段120を用いている。その他の構成は、第9実
施例のデータ受信装置と変わりがない。この同期加算手
段120は、第6実施例の装置(図16)で使用している
ものと同じであり、各受信スロット期間において、その
前の受信スロット期間の同期加算で得られたシンボル識
別点とその前後のサンプル点の3点のサンプルについて
同期加算を行なう。
信装置は、図27に示すように、第9実施例の装置(図
21)における同期加算手段に代えて、1受信スロット
にわたり、3つのサンプルに絞って同期加算を行なう同
期加算手段120を用いている。その他の構成は、第9実
施例のデータ受信装置と変わりがない。この同期加算手
段120は、第6実施例の装置(図16)で使用している
ものと同じであり、各受信スロット期間において、その
前の受信スロット期間の同期加算で得られたシンボル識
別点とその前後のサンプル点の3点のサンプルについて
同期加算を行なう。
【0071】第11実施例のデータ受信装置の動作を図
28を用いて説明する。同期加算手段120は、前受信ス
ロットにおいてシンボル識別点検出手段106が求めたシ
ンボル識別点Kと、その前後のサンプル点におけるサン
プルの加算演算を受信スロット期間にわたって行ない、
シンボル識別点検出手段106は、その3サンプルでの同
期加算結果で最大値を示すサンプル点K−、KまたはK
+を検出結果として出力する。ここで、Kは前受信スロ
ットでのシンボル識別点であり、K−はその1サンプル
前の、また、K+はその1サンプル後のサンプル点を表
している。図28の例では、シンボル識別点検出手段出
力106が、K、K+1、K、K−1、‥の場合を示して
おり、このとき位相ずれ検出手段108は、0、+1、
0、−1、‥を出力し、タイマ初期値設定手段109の制
御を受けて、フレーム同期タイミング出力制御手段111
のフレーム同期タイマの初期値は、T、T+1、T、T
−1、‥に設定される。その他の動作は第9実施例のデ
ータ受信装置と変わりがない。
28を用いて説明する。同期加算手段120は、前受信ス
ロットにおいてシンボル識別点検出手段106が求めたシ
ンボル識別点Kと、その前後のサンプル点におけるサン
プルの加算演算を受信スロット期間にわたって行ない、
シンボル識別点検出手段106は、その3サンプルでの同
期加算結果で最大値を示すサンプル点K−、KまたはK
+を検出結果として出力する。ここで、Kは前受信スロ
ットでのシンボル識別点であり、K−はその1サンプル
前の、また、K+はその1サンプル後のサンプル点を表
している。図28の例では、シンボル識別点検出手段出
力106が、K、K+1、K、K−1、‥の場合を示して
おり、このとき位相ずれ検出手段108は、0、+1、
0、−1、‥を出力し、タイマ初期値設定手段109の制
御を受けて、フレーム同期タイミング出力制御手段111
のフレーム同期タイマの初期値は、T、T+1、T、T
−1、‥に設定される。その他の動作は第9実施例のデ
ータ受信装置と変わりがない。
【0072】従って、本構成を用いることで、同期加算
手段での演算を3サンプル分行なうだけで良いため、演
算量を削減できる。さらに第6実施例における可変分周
手段を削除でき、第6実施例に比べ、さらなる回路規模
の削減が図れる。
手段での演算を3サンプル分行なうだけで良いため、演
算量を削減できる。さらに第6実施例における可変分周
手段を削除でき、第6実施例に比べ、さらなる回路規模
の削減が図れる。
【0073】(第12実施例)第12実施例のデータ受
信装置は、図29に示すように、第9実施例の装置(図
21)に対して、さらに、A/D変換手段104にサンプ
リングクロックを供給するクロック生成手段131を付け
加えている。このクロック生成手段131は、第7実施例
(図18)で使用しているものと同じであり、フレーム
同期タイミング発生手段130からデータ受信タイミング
信号が送られてくる間だけ、分周器102から入力する自
走クロックをA/D変換手段104に供給する。
信装置は、図29に示すように、第9実施例の装置(図
21)に対して、さらに、A/D変換手段104にサンプ
リングクロックを供給するクロック生成手段131を付け
加えている。このクロック生成手段131は、第7実施例
(図18)で使用しているものと同じであり、フレーム
同期タイミング発生手段130からデータ受信タイミング
信号が送られてくる間だけ、分周器102から入力する自
走クロックをA/D変換手段104に供給する。
【0074】この装置のフレーム同期タイミング発生手
段130は、フレーム同期を確保したフレーム同期手段110
からタイマリセット信号が入力し、また、タイマ初期値
設定手段109から初期値を設定する信号が入力すると、
フレームに同期するタイミング信号を発生する。その信
号の1つとして、TDMAフレームの開始時期からスロ
ット受信期間に相当する一定クロック数をカウントする
までの間だけオンとなるデータ受信タイミング信号を発
生してクロック生成手段131に出力する。クロック生成
手段131は、図30に示すように、分周器102で分周され
たシンボルレートの整数倍のサンプリングクロックと、
フレーム同期タイミング発生手段130から送られたデー
タ受信タイミング信号とを基に、データ受信時にのみ動
作するサンプリングクロックを発生して、A/D変換手
段104に出力する。このサンプリングクロックは、1受
信スロット間でクロック数が固定しており、また、位相
同期が取れたクロックとなる。A/D変換手段104は、
このサンプリングクロックによって受信データをサンプ
リングし、ディジタルデータに変換する。
段130は、フレーム同期を確保したフレーム同期手段110
からタイマリセット信号が入力し、また、タイマ初期値
設定手段109から初期値を設定する信号が入力すると、
フレームに同期するタイミング信号を発生する。その信
号の1つとして、TDMAフレームの開始時期からスロ
ット受信期間に相当する一定クロック数をカウントする
までの間だけオンとなるデータ受信タイミング信号を発
生してクロック生成手段131に出力する。クロック生成
手段131は、図30に示すように、分周器102で分周され
たシンボルレートの整数倍のサンプリングクロックと、
フレーム同期タイミング発生手段130から送られたデー
タ受信タイミング信号とを基に、データ受信時にのみ動
作するサンプリングクロックを発生して、A/D変換手
段104に出力する。このサンプリングクロックは、1受
信スロット間でクロック数が固定しており、また、位相
同期が取れたクロックとなる。A/D変換手段104は、
このサンプリングクロックによって受信データをサンプ
リングし、ディジタルデータに変換する。
【0075】従って、この装置では、一旦、フレーム同
期が確保された後は、A/D変換がTDMAフレームの
受信スロットの間だけ間欠的に行なわれる。そのためA
/D変換でのサンプリングデータを必要最小限にするこ
とができるため、消費電力の低減を図ることができる。
また、第7実施例に比べ、さらなる回路規模の削減が図
れる。
期が確保された後は、A/D変換がTDMAフレームの
受信スロットの間だけ間欠的に行なわれる。そのためA
/D変換でのサンプリングデータを必要最小限にするこ
とができるため、消費電力の低減を図ることができる。
また、第7実施例に比べ、さらなる回路規模の削減が図
れる。
【0076】(第13実施例)第13実施例のデータ受
信装置は、図31に示すように、第9実施例のデータ受
信装置(図21)における同期加算手段141、シンボル
識別点検出手段142、位相ずれ検出手段143、タイマ初期
値設定手段144、データ復号手段140、及びフレーム同期
手段145を、汎用のDSP(ディジタル信号処理プロセ
ッサ)146を用いて構成している。
信装置は、図31に示すように、第9実施例のデータ受
信装置(図21)における同期加算手段141、シンボル
識別点検出手段142、位相ずれ検出手段143、タイマ初期
値設定手段144、データ復号手段140、及びフレーム同期
手段145を、汎用のDSP(ディジタル信号処理プロセ
ッサ)146を用いて構成している。
【0077】この装置では、DSPを使用する第8実施
例の装置と同様に、パラレル−シリアル変換手段147
が、A/D変換手段104によってディジタル化されたI
及びQ信号をシリアル信号に変換し、I、Q多重手段14
8が、このI、Q信号を多重化する。DSP146のI、Q
分離手段149は、このシリアル多重化されたI、Q信号
をシリアルポートから取り込み、I信号とQ信号とに分
離する。
例の装置と同様に、パラレル−シリアル変換手段147
が、A/D変換手段104によってディジタル化されたI
及びQ信号をシリアル信号に変換し、I、Q多重手段14
8が、このI、Q信号を多重化する。DSP146のI、Q
分離手段149は、このシリアル多重化されたI、Q信号
をシリアルポートから取り込み、I信号とQ信号とに分
離する。
【0078】DSP146内の同期加算手段141、シンボル
識別点検出手段142、位相ずれ検出手段143、タイマ初期
値設定手段144、データ復号手段140、及びフレーム同期
手段145の動作は第9実施例のデータ受信装置の場合と
変わりがない。タイマ初期値設定手段144から出力され
たタイマ初期値設定信号はDSP146の汎用出力ポート
を介してフレーム同期タイミング発生手段111に入力
し、また、フレーム同期手段145から出力されたタイマ
リセット信号も汎用出力ポートを介してフレーム同期タ
イミング発生手段111に入力する。これらの信号を受け
たフレーム同期タイミング発生手段111の動作は、第9
実施例の場合と変わりがない。
識別点検出手段142、位相ずれ検出手段143、タイマ初期
値設定手段144、データ復号手段140、及びフレーム同期
手段145の動作は第9実施例のデータ受信装置の場合と
変わりがない。タイマ初期値設定手段144から出力され
たタイマ初期値設定信号はDSP146の汎用出力ポート
を介してフレーム同期タイミング発生手段111に入力
し、また、フレーム同期手段145から出力されたタイマ
リセット信号も汎用出力ポートを介してフレーム同期タ
イミング発生手段111に入力する。これらの信号を受け
たフレーム同期タイミング発生手段111の動作は、第9
実施例の場合と変わりがない。
【0079】この装置では、専用のハードウエアを必要
とせず、DSPのソウトウエアのみで実現できるため、
データ受信装置の回路規模を削減することができ、部品
点数を減らすことができる。
とせず、DSPのソウトウエアのみで実現できるため、
データ受信装置の回路規模を削減することができ、部品
点数を減らすことができる。
【0080】
【発明の効果】以上の実施例の説明から明らかなよう
に、本発明のデータ受信装置は、次のような効果を奏す
る。
に、本発明のデータ受信装置は、次のような効果を奏す
る。
【0081】(1)本発明のデータ受信装置では、同期
加算手段の求めた同期加算結果に基づいて位相ずれを検
出し、可変分周手段の分周比を可変させてビットクロッ
クを再生している。そのため、従来例のようにクロック
抽出手段及び、ディジタルPLL手段における位相比較
手段を必要とせず、ディジタル信号処理によって、ビッ
トクロックの再生を行なうことができる。
加算手段の求めた同期加算結果に基づいて位相ずれを検
出し、可変分周手段の分周比を可変させてビットクロッ
クを再生している。そのため、従来例のようにクロック
抽出手段及び、ディジタルPLL手段における位相比較
手段を必要とせず、ディジタル信号処理によって、ビッ
トクロックの再生を行なうことができる。
【0082】(2)シンボル識別点検出手段の求めたシ
ンボル識別点に基づいて可変分周手段の分周をリセット
する位相同期制御手段を設けた装置では、初期同期引き
込み時において、高速に同期引き込みを行なうことがで
きる。
ンボル識別点に基づいて可変分周手段の分周をリセット
する位相同期制御手段を設けた装置では、初期同期引き
込み時において、高速に同期引き込みを行なうことがで
きる。
【0083】(3)可変分周手段の分周比を1/(L−
1)、1/L、1/(L+1)の3種類で制御し、位相
ずれ検出手段の検出結果が2以上のときには、時間的に
複数回に分けて可変分周を行なうように構成した装置で
は、再生ビットクロックのジッタ量を可変分周手段に供
給するクロック1個分以内に抑えることができ、高精度
なビットクロックが再生できる。
1)、1/L、1/(L+1)の3種類で制御し、位相
ずれ検出手段の検出結果が2以上のときには、時間的に
複数回に分けて可変分周を行なうように構成した装置で
は、再生ビットクロックのジッタ量を可変分周手段に供
給するクロック1個分以内に抑えることができ、高精度
なビットクロックが再生できる。
【0084】(4)同期加算手段における同期加算期間
を1受信スロット単位に設定した装置では、位相ずれ検
出及び分周比制御における演算量を削減することがで
き、また受信スロット期間内では、ジッタの発生しない
ビットクロックを再生することができる。
を1受信スロット単位に設定した装置では、位相ずれ検
出及び分周比制御における演算量を削減することがで
き、また受信スロット期間内では、ジッタの発生しない
ビットクロックを再生することができる。
【0085】(5)同期加算手段における同期加算サン
プル数を3サンプルに絞って行なう装置では、同期加算
における演算量を削減できる。
プル数を3サンプルに絞って行なう装置では、同期加算
における演算量を削減できる。
【0086】(6)同期加算手段における同期加算期間
を1受信スロットとし、可変分周手段の分周比の制御を
1TDMAフレーム周期で行ない、しかも同期加算サン
プル数を3サンプルに絞った装置では、位相ずれ検出、
可変分周制御及び同期加算における演算量を削減でき
る。
を1受信スロットとし、可変分周手段の分周比の制御を
1TDMAフレーム周期で行ない、しかも同期加算サン
プル数を3サンプルに絞った装置では、位相ずれ検出、
可変分周制御及び同期加算における演算量を削減でき
る。
【0087】(7)データ受信タイミング信号に従って
A/D変換手段へのサンプリングクロックの供給を行な
うクロック生成手段を設けた装置では、A/D変換をデ
ータ受信期間だけに限って間欠的に行なわせることがで
きるので、低消費電力化を図ることができる。
A/D変換手段へのサンプリングクロックの供給を行な
うクロック生成手段を設けた装置では、A/D変換をデ
ータ受信期間だけに限って間欠的に行なわせることがで
きるので、低消費電力化を図ることができる。
【0088】(8)同期加算手段、シンボル識別点検出
手段、位相ずれ検出手段、可変分周比制御手段、データ
復号手段、及びフレーム同期手段を汎用のDSP(ディ
ジタル信号処理プロセッサ)で構成した装置では、ハー
ドウェアの開発を必要とせず、DSPのソフトウェアの
みで実現できるため、データ受信装置の回路規模の削減
が行なえ、しかも部品点数の削減が行なえる。
手段、位相ずれ検出手段、可変分周比制御手段、データ
復号手段、及びフレーム同期手段を汎用のDSP(ディ
ジタル信号処理プロセッサ)で構成した装置では、ハー
ドウェアの開発を必要とせず、DSPのソフトウェアの
みで実現できるため、データ受信装置の回路規模の削減
が行なえ、しかも部品点数の削減が行なえる。
【0089】(9)位相ずれ情報をもとに、フレーム同
期タイミング発生手段のフレーム同期タイマの初期値を
制御する装置では、可変分周手段をも削除することがで
きるため、さらに少ない回路規模で実現することができ
る。
期タイミング発生手段のフレーム同期タイマの初期値を
制御する装置では、可変分周手段をも削除することがで
きるため、さらに少ない回路規模で実現することができ
る。
【0090】(10)位相ずれ情報をもとに、フレーム
同期タイミング発生手段のフレーム同期タイマの初期値
を制御するとともに、その位相ずれが大きいときに、時
間的に複数回に分けてタイマ初期値の制御を行なう装置
では、回路規模の削減を図りながら、高精度のビットク
ロックの再生が可能である。
同期タイミング発生手段のフレーム同期タイマの初期値
を制御するとともに、その位相ずれが大きいときに、時
間的に複数回に分けてタイマ初期値の制御を行なう装置
では、回路規模の削減を図りながら、高精度のビットク
ロックの再生が可能である。
【0091】(11)位相ずれ情報をもとに、フレーム
同期タイミング発生手段のフレーム同期タイマの初期値
を制御するとともに、位相ずれ情報を得るための同期加
算を3サンプルに絞って行なう装置では、演算量を削減
することができ、また、可変分周手段を削除することが
でき、さらなる回路規模の削減を図ることができる。
同期タイミング発生手段のフレーム同期タイマの初期値
を制御するとともに、位相ずれ情報を得るための同期加
算を3サンプルに絞って行なう装置では、演算量を削減
することができ、また、可変分周手段を削除することが
でき、さらなる回路規模の削減を図ることができる。
【0092】(12)位相ずれ情報をもとに、フレーム
同期タイミング発生手段のフレーム同期タイマの初期値
を制御するとともに、データ受信タイミング信号に従っ
てA/D変換手段へのサンプリングクロックの供給を行
なうクロック生成手段を設けた装置では、A/D変換を
間欠的に行なわせることで、低消費電力化を実現すると
ともに、さらなる回路規模の削減を図ることができる。
同期タイミング発生手段のフレーム同期タイマの初期値
を制御するとともに、データ受信タイミング信号に従っ
てA/D変換手段へのサンプリングクロックの供給を行
なうクロック生成手段を設けた装置では、A/D変換を
間欠的に行なわせることで、低消費電力化を実現すると
ともに、さらなる回路規模の削減を図ることができる。
【0093】(13)位相ずれ情報をもとに、フレーム
同期タイミング発生手段のフレーム同期タイマの初期値
を制御する装置であって、同期加算手段、シンボル識別
点検出手段、位相ずれ検出手段、タイマ初期値設定手
段、データ復号手段、及びフレーム同期手段を、汎用の
DSPを用いて構成した装置では、専用のハードウェア
を必要とせず、DSPのソフトウェアのみで実現できる
ため、データ受信装置の回路規模の削減が行なえ、しか
も部品点数の削減が行なえる。
同期タイミング発生手段のフレーム同期タイマの初期値
を制御する装置であって、同期加算手段、シンボル識別
点検出手段、位相ずれ検出手段、タイマ初期値設定手
段、データ復号手段、及びフレーム同期手段を、汎用の
DSPを用いて構成した装置では、専用のハードウェア
を必要とせず、DSPのソフトウェアのみで実現できる
ため、データ受信装置の回路規模の削減が行なえ、しか
も部品点数の削減が行なえる。
【図1】第1実施例のデータ受信装置の構成を示すブロ
ック図、
ック図、
【図2】第1実施例の装置の同期加算手段の動作を説明
する説明図、
する説明図、
【図3】第1実施例の装置のシンボル識別点検出手段の
動作を説明する説明図、
動作を説明する説明図、
【図4】第1実施例の装置の位相ずれ検出手段及び可変
分周比制御手段の動作を説明する説明図、
分周比制御手段の動作を説明する説明図、
【図5】第1実施例の装置の可変分周手段の動作を説明
する説明図、
する説明図、
【図6】第2実施例のデータ受信装置の構成を示すブロ
ック図、
ック図、
【図7】第2実施例の装置の位相同期制御手段の動作を
説明する説明図、
説明する説明図、
【図8】第3実施例のデータ受信装置の構成を示すブロ
ック図、
ック図、
【図9】第3実施例の装置の可変分周比制御手段の構成
を示すブロック図、
を示すブロック図、
【図10】第3実施例の装置の可変分周比制御手段の動
作を説明する説明図、
作を説明する説明図、
【図11】第3実施例の装置の可変分周比制御手段の動
作を説明する説明図、
作を説明する説明図、
【図12】第4実施例のデータ受信装置の構成を示すブ
ロック図、
ロック図、
【図13】第4実施例の装置の動作を説明する説明図、
【図14】第5実施例のデータ受信装置の構成を示すブ
ロック図、
ロック図、
【図15】第5実施例の装置の同期加算手段の動作を説
明する説明図、
明する説明図、
【図16】第6実施例のデータ受信装置の構成を示すブ
ロック図、
ロック図、
【図17】第6実施例の装置の動作を説明する説明図、
【図18】第7実施例のデータ受信装置の構成を示すブ
ロック図、
ロック図、
【図19】第7実施例の装置の動作を説明する説明図、
【図20】第8実施例のデータ受信装置の構成を示すブ
ロック図、
ロック図、
【図21】第9実施例のデータ受信装置の構成を示すブ
ロック図、
ロック図、
【図22】第9実施例の装置の動作を説明する説明図、
【図23】第9実施例の装置の動作を説明する説明図、
【図24】第10実施例のデータ受信装置の構成を示す
ブロック図、
ブロック図、
【図25】第10実施例の装置の可変分周比制御手段の
構成を示すブロック図、
構成を示すブロック図、
【図26】第10実施例の装置の動作を説明する説明
図、
図、
【図27】第11実施例のデータ受信装置の構成を示す
ブロック図、
ブロック図、
【図28】第11実施例の装置の動作を説明する説明
図、
図、
【図29】第12実施例のデータ受信装置の構成を示す
ブロック図、
ブロック図、
【図30】第12実施例の装置の動作を説明する説明
図、
図、
【図31】第13実施例のデータ受信装置の構成を示す
ブロック図、
ブロック図、
【図32】従来のデータ受信装置の構成を示すブロック
図、
図、
【図33】従来の装置のビットクロック再生部の動作を
説明するタイミングチャート、
説明するタイミングチャート、
【図34】受信データのフレーム構成を示す説明図、
【図35】従来の装置のフレーム同期タイミング信号の
発生を説明するタイミングチャートである。
発生を説明するタイミングチャートである。
1、21、101、201 発振器 2、22、102、202 分周器 3、23、103、203 検波器 4 クロック抽出回路 5 ディジタルPLL 6 可変分周器 7 位相比較器 8、24、104,204 A/D変換器 9、27、107 データ復号回路 10、31、110 フレーム同期回路 11、32、70、111、130、216、225 フレーム同期タイミ
ング発生回路 25 Mシンボル同期加算回路 26、51、81、106 シンボル識別点検出回路 28、52、108 位相ずれ検出回路 29、53、220 可変分周比制御回路 30、61、215、221 可変分周回路 40、105 1受信スロット同期加算回路 50 Mシンボル前後3サンプル同期加算回路 60 位相同期制御回路 71、131 クロック生成回路 80、120 1受信スロット前後3サンプル同期加算回路 109、224 タイマ初期値設定回路 140、212 データ復号部 141、208 Mシンボル同期加算部 142、209 シンボル識別点検出部 143、210 位相ずれ検出部 144 タイマ初期値設定部 145、213 フレーム同期部 146、214 DSP 147、205 パラレル−シリアル変換回路 148、206 IQ多重回路 149、207 IQ分離部 211 可変分周比制御部 222 可変分周比設定部 223 可変分周回数カウンタ 226 タイマ初期値設定制御部 227 フレーム数カウンタ
ング発生回路 25 Mシンボル同期加算回路 26、51、81、106 シンボル識別点検出回路 28、52、108 位相ずれ検出回路 29、53、220 可変分周比制御回路 30、61、215、221 可変分周回路 40、105 1受信スロット同期加算回路 50 Mシンボル前後3サンプル同期加算回路 60 位相同期制御回路 71、131 クロック生成回路 80、120 1受信スロット前後3サンプル同期加算回路 109、224 タイマ初期値設定回路 140、212 データ復号部 141、208 Mシンボル同期加算部 142、209 シンボル識別点検出部 143、210 位相ずれ検出部 144 タイマ初期値設定部 145、213 フレーム同期部 146、214 DSP 147、205 パラレル−シリアル変換回路 148、206 IQ多重回路 149、207 IQ分離部 211 可変分周比制御部 222 可変分周比設定部 223 可変分周回数カウンタ 226 タイマ初期値設定制御部 227 フレーム数カウンタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−87153(JP,A) 特開 平8−116344(JP,A) “16QAM/TDMA方式のシンボル タイミング再生方式”,電子情報通信学 会技術研究報告,1993年1月20日,Vo l.92,No.411,p.43−48 (58)調査した分野(Int.Cl.7,DB名) H04L 27/00 - 27/38
Claims (11)
- 【請求項1】 受信信号から、データを復号し、フレー
ム同期タイミング信号を生成し、ビットクロックを再生
するデータ受信装置において、 受信信号をシンボルレートのN倍(Nは整数)の周波数
を持つ自走クロックでオーバーサンプリングし、サンプ
ル値をディジタル化するA/D変換手段と、 ディジタル化された前記サンプル値をシンボル間隔ごと
に一定期間にわたって同期加算する同期加算手段と、 前記同期加算手段の求めた同期加算結果からシンボル識
別点を検出するシンボル識別点検出手段と、 前記シンボル識別点検出手段が検出したシンボル識別点
での前記サンプル値に基づいてデータ復号を行なうデー
タ復号手段と、 前記シンボル識別点検出手段が検出したシンボル識別点
の時間に伴う変位を位相ずれとして検出する位相ずれ検
出手段と、 前記自走クロックの周波数を分周してビットクロックを
再生する可変分周手段と、 前記位相ずれを補正するように前記可変分周手段の分周
比を制御する可変分周比制御手段と、 前記データ復号手段が復号したデータから既知の同期ワ
ードを抽出してフレーム同期を獲得し、それに基づいて
フレーム同期タイミング信号を生成するフレーム同期タ
イミング信号生成手段とを設けたことを特徴とするデー
タ受信装置。 - 【請求項2】 前記フレーム同期タイミング信号生成手
段が、前記ビットクロックをタイマクロックとするフレ
ーム同期タイマを持ち、このフレーム同期タイマのカウ
ント値に基づいて前記フレーム同期タイミング信号を発
生するフレーム同期タイミング発生手段と、復号データ
から前記同期ワードを抽出して前記フレーム同期タイマ
のタイマリセット信号を出力するフレーム同期手段とか
ら成ることを特徴とする請求項1に記載のデータ受信装
置。 - 【請求項3】 前記可変分周手段の位相同期を取るため
に、前記シンボル識別点検出手段が検出したシンボル識
別点に基づいて前記可変分周手段の分周をリセットする
位相同期制御手段を設けたことを特徴とする請求項1に
記載のデータ受信装置。 - 【請求項4】 前記可変分周比制御手段が、前記可変分
周手段の通常の分周比を1/Lとするとき、前記可変分
周手段の分周比を1/(L−1)、1/Lまたは1/(L
+1)のいずれかに制御し、前記位相ずれ検出手段の検
出した位相ずれが一回の前記制御で補正できないとき
は、時間的に複数回に分けて前記可変分周手段の分周比
を制御することを特徴とする請求項1に記載のデータ受
信装置。 - 【請求項5】 前記同期加算手段が、TDMAフレーム
のスロット受信期間において前記同期加算を行ない、前
記可変分周比制御手段が、TDMAフレームの周期で前
記可変分周手段の分周比の制御を更新することを特徴と
する請求項1または2に記載のデータ受信装置。 - 【請求項6】 前記同期加算手段、シンボル識別点検出
手段、位相ずれ検出手段、可変分周比制御手段、データ
復号手段及びフレーム同期手段を、汎用のDSP(ディ
ジタル信号処理プロセッサ)を用いて構成したことを特
徴とする請求項1に記載のデータ受信装置。 - 【請求項7】 受信信号から、データを復号し、フレー
ムタイミング信号を生成し、ビットクロックを再生する
データ受信装置において、 受信信号をシンボルレートのN倍(Nは整数)の周波数
を持つ自走クロックでオーバーサンプリングし、サンプ
ル値をディジタル化するA/D変換手段と、 ディジタル化された前記サンプル値をシンボル間隔ごと
に一定期間にわたって同期加算する同期加算手段と、 前記同期加算手段の求めた同期加算結果からシンボル識
別点を検出するシンボル識別点検出手段と、 前記シンボル識別点検出手段が検出したシンボル識別点
での前記サンプル値に基づいてデータ復号を行なうデー
タ復号手段と、 前記シンボル識別点検出手段が検出したシンボル識別点
の時間に伴う変位を位相ずれとして検出する位相ずれ検
出手段と、 前記自走クロックをタイマクロックとするフレーム同期
タイマを持ち、このフレーム同期タイマのカウント値に
基づいてフレーム同期タイミング信号及びビットクロッ
クを出力するフレーム同期タイミング発生手段と、 復号データから前記同期ワードを抽出して前記フレーム
同期タイマのタイマリセット信号を出力するフレーム同
期手段と、 前記位相ずれ検出手段の検出した位相ずれに基づいて前
記フレーム同期タイマの初期値を制御するタイマ初期値
設定手段とを設けたことを特徴とするデータ受信装置。 - 【請求項8】 前記同期加算手段が、直前の同期加算結
果に基づいて検出されたシンボル識別点及びその前後の
サンプル点の3点におけるサンプルについて同期加算を
行なうことを特徴とする請求項1、5または7に記載の
データ受信装置。 - 【請求項9】 前記フレーム同期タイミング発生手段か
ら発生される受信タイミング信号を受けて、前記A/D
変換手段に対し、スロット受信期間のみ前記自走クロッ
クをサンプリングクロックとして供給するクロック生成
手段を設けたことを特徴とする請求項5または7に記載
のデータ受信装置。 - 【請求項10】 前記タイマ初期値設定手段が、前記フ
レーム同期タイマの初期値をタイマクロックの±1の範
囲で変更し、前記位相ずれ検出手段の検出した位相ずれ
が一回の前記変更で補正できないときは、時間的に複数
回に分けて前記フレーム同期タイマの初期値を変更する
ことを特徴とする請求項7に記載のデータ受信装置。 - 【請求項11】 前記同期加算手段、シンボル識別点検
出手段、位相ずれ検出手段、タイマ初期値設定手段、デ
ータ復号手段及びフレーム同期手段を、汎用のDSP
(ディジタル信号処理プロセッサ)を用いて構成したこ
とを特徴とする請求項7に記載のデータ受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7146899A JP3064867B2 (ja) | 1995-05-23 | 1995-05-23 | データ受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7146899A JP3064867B2 (ja) | 1995-05-23 | 1995-05-23 | データ受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08317007A JPH08317007A (ja) | 1996-11-29 |
JP3064867B2 true JP3064867B2 (ja) | 2000-07-12 |
Family
ID=15418094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7146899A Expired - Fee Related JP3064867B2 (ja) | 1995-05-23 | 1995-05-23 | データ受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3064867B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3077661B2 (ja) * | 1998-03-12 | 2000-08-14 | 日本電気株式会社 | オーバーサンプリング型クロックリカバリ回路 |
JP3348660B2 (ja) * | 1998-10-09 | 2002-11-20 | 双葉電子工業株式会社 | シンボル同期装置および周波数ホッピング受信装置 |
KR100435494B1 (ko) * | 2001-11-21 | 2004-06-09 | 한국전자통신연구원 | 디지털 통신에서의 동기 수행 시스템 및 그 방법 |
KR100534592B1 (ko) | 2002-06-20 | 2005-12-07 | 한국전자통신연구원 | 디지털 통신 시스템의 수신 장치 및 그 방법 |
JP4956989B2 (ja) * | 2005-12-20 | 2012-06-20 | 日立情報通信エンジニアリング株式会社 | クロック同期方法およびクロック同期回路 |
JP4906814B2 (ja) * | 2008-08-20 | 2012-03-28 | 島田理化工業株式会社 | シンボルタイミング再生装置 |
JP5187273B2 (ja) * | 2009-05-27 | 2013-04-24 | 株式会社Jvcケンウッド | ナイキスト点検出装置、シンボルクロック再生装置、デジタル無線機、制御方法及びプログラム |
JP5459421B2 (ja) * | 2012-07-12 | 2014-04-02 | 株式会社デンソー | データ受信装置及びデータ通信システム |
-
1995
- 1995-05-23 JP JP7146899A patent/JP3064867B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
"16QAM/TDMA方式のシンボルタイミング再生方式",電子情報通信学会技術研究報告,1993年1月20日,Vol.92,No.411,p.43−48 |
Also Published As
Publication number | Publication date |
---|---|
JPH08317007A (ja) | 1996-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11168455A (ja) | ディジタルpll回路及び信号再生方法 | |
KR960032957A (ko) | Tdma 및 cdma 시스템의 심볼 및 프레임 동기 | |
JP3064867B2 (ja) | データ受信装置 | |
JPS6194429A (ja) | 位相同期回路 | |
JPH06120816A (ja) | マルチビット位相エラー入力を階段状クロック発生器用の前進/遅滞制御へ変換させるpdmアキュムレータ二次ループフィルタ | |
KR100487191B1 (ko) | 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치 | |
US5463664A (en) | DQPSK delay detection circuit that produces stable clock signal in response to both I and Q signals | |
JP5000635B2 (ja) | 多ピン非同期シリアル・インタフェース全体に転送されるデータをビット同期する方法および装置 | |
JP3318179B2 (ja) | データ受信装置 | |
JP2000349745A (ja) | クロック再生システム及び方法 | |
JPH09511119A (ja) | データセグメント同期信号発生装置及び方法 | |
KR20040046168A (ko) | 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법 | |
JPS613545A (ja) | 標本化回路 | |
KR100247349B1 (ko) | 심볼타이밍복구장치 | |
JP2004023136A (ja) | デジタル放送受信機 | |
JP2000068974A (ja) | Ofdm受信装置 | |
JP3313318B2 (ja) | Pll回路 | |
JP3931969B2 (ja) | 同期検出方法とその回路、無線基地局 | |
JP3518764B2 (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法 | |
JP2008072186A (ja) | 同期追従回路 | |
JP3388331B2 (ja) | テレビジョン信号送信装置及び受信装置 | |
JP2001103502A (ja) | 位相情報検出回路および位相同期標本化クロック再生回路 | |
JPH07118700B2 (ja) | 標本化クロック再生方式 | |
JP3631628B2 (ja) | 位相同期標本化クロック再生回路 | |
JPH0465912A (ja) | デシメーション回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |