JP2000349745A - クロック再生システム及び方法 - Google Patents
クロック再生システム及び方法Info
- Publication number
- JP2000349745A JP2000349745A JP11158989A JP15898999A JP2000349745A JP 2000349745 A JP2000349745 A JP 2000349745A JP 11158989 A JP11158989 A JP 11158989A JP 15898999 A JP15898999 A JP 15898999A JP 2000349745 A JP2000349745 A JP 2000349745A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- threshold value
- phase error
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000005070 sampling Methods 0.000 claims abstract description 64
- 238000001514 detection method Methods 0.000 claims abstract description 57
- 238000011084 recovery Methods 0.000 claims description 19
- 230000000630 rising effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 10
- 230000010363 phase shift Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 ジッタ成分の少ない安定したクロックを再生
する。 【解決手段】 アナログの復調データ信号とクロック信
号との位相誤差をフィードバックしてクロック信号を再
生するクロック再生システムに、復調データ信号をオー
バーサンプルしてデジタルに変換を行うＡ／Ｄ変換器２
と、ピーク位置のサンプリングデータの変化から上下の
データ変化方向を検出するデータ変化方向検出回路３
と、閾値を保持し、ゼロクロス位置のサンプリングデー
タの正負を判定して閾値を選択する閾値選択回路１１
と、復調データ信号のゼロクロス位置のサンプリングデ
ータと選択される閾値と比較し、閾値を越えたサンプリ
ングデータを位相誤差として検出する位相誤差検出回路
４と、検出されたデータ変化方向のデータと検出された
位相誤差のデータを乗算して位相誤差を求める乗算部５
とを備える。
する。 【解決手段】 アナログの復調データ信号とクロック信
号との位相誤差をフィードバックしてクロック信号を再
生するクロック再生システムに、復調データ信号をオー
バーサンプルしてデジタルに変換を行うＡ／Ｄ変換器２
と、ピーク位置のサンプリングデータの変化から上下の
データ変化方向を検出するデータ変化方向検出回路３
と、閾値を保持し、ゼロクロス位置のサンプリングデー
タの正負を判定して閾値を選択する閾値選択回路１１
と、復調データ信号のゼロクロス位置のサンプリングデ
ータと選択される閾値と比較し、閾値を越えたサンプリ
ングデータを位相誤差として検出する位相誤差検出回路
４と、検出されたデータ変化方向のデータと検出された
位相誤差のデータを乗算して位相誤差を求める乗算部５
とを備える。
Description
【０００１】
【産業上の利用分野】本発明は衛星通信に用いられる準
同期型のデジタル復調装置のクロック再生システム及び
方法に関する。特に、本発明は、ジッタ成分の少ない安
定したクロックを再生するクロック再生システム及び方
法に関する。
同期型のデジタル復調装置のクロック再生システム及び
方法に関する。特に、本発明は、ジッタ成分の少ない安
定したクロックを再生するクロック再生システム及び方
法に関する。
【０００２】
【従来の技術】上記の準同期型のデジタル復調装置にお
けるクロック再生システムは、従来、種々提案されてい
る。これらのなかで、復調データの変化点をアナログ／
デジタル（Ａ／Ｄ）変換器にてオーバーサンプルし、Ｐ
ＬＬ（Ｐｈａｓｅ ＬｏｃｋＬｏｏｐ；フェーズロック
ループ）によりそのデータのサンプリングタイミングを
調整する方式が知られている。
けるクロック再生システムは、従来、種々提案されてい
る。これらのなかで、復調データの変化点をアナログ／
デジタル（Ａ／Ｄ）変換器にてオーバーサンプルし、Ｐ
ＬＬ（Ｐｈａｓｅ ＬｏｃｋＬｏｏｐ；フェーズロック
ループ）によりそのデータのサンプリングタイミングを
調整する方式が知られている。
【０００３】図３は本発明の前提となるクロック再生シ
ステムを示す図である。なお、全図を通して同一の構成
要素には同一の符号、番号を記す。本図に示すように、
シンボル周波数Ｆｓのアナログの復調データ信号が入力
される端子１には、Ａ／Ｄ変換器２が接続され、Ａ／Ｄ
変換器２はアナログの復調データ信号をデジタルに変換
する。Ａ／Ｄ変換器２には電圧制御発振器（ＶＣＸＯ）
８が接続され、電圧制御発振器８は２倍のサンプリング
周波数（２＊Ｆｓ）のクロック信号１２をサンプリング
信号としてＡ／Ｄ変換器２に出力する。
ステムを示す図である。なお、全図を通して同一の構成
要素には同一の符号、番号を記す。本図に示すように、
シンボル周波数Ｆｓのアナログの復調データ信号が入力
される端子１には、Ａ／Ｄ変換器２が接続され、Ａ／Ｄ
変換器２はアナログの復調データ信号をデジタルに変換
する。Ａ／Ｄ変換器２には電圧制御発振器（ＶＣＸＯ）
８が接続され、電圧制御発振器８は２倍のサンプリング
周波数（２＊Ｆｓ）のクロック信号１２をサンプリング
信号としてＡ／Ｄ変換器２に出力する。
【０００４】さらに、Ａ／Ｄ変換器２にはデータ変化方
向検出回路３が接続され、データ変化方向検出回路３
は、Ａ／Ｄ変換器２で変換される最上位ビット（ＭＳ
Ｂ）を入力し、前記復調データのデータ変化方向を検出
し、データ変化方向信号１３を出力する。データ変化方
向の情報は、データが＋１→−１、または−１→＋１の
どちらの方向に変化したのかということが分かれば十分
である為、全ビットを用いる必要はなく、最上位ビット
（ＭＳＢ）だけで判断できる。
向検出回路３が接続され、データ変化方向検出回路３
は、Ａ／Ｄ変換器２で変換される最上位ビット（ＭＳ
Ｂ）を入力し、前記復調データのデータ変化方向を検出
し、データ変化方向信号１３を出力する。データ変化方
向の情報は、データが＋１→−１、または−１→＋１の
どちらの方向に変化したのかということが分かれば十分
である為、全ビットを用いる必要はなく、最上位ビット
（ＭＳＢ）だけで判断できる。
【０００５】さらに、Ａ／Ｄ変換器２には位相誤差検出
回路４が接続され、位相誤差検出回路４は電圧制御発振
器８のクロック信号と端子１の復調データとの位相誤差
を検出し、且つ位相誤差信号１４を出力する。データ変
化方向検出回路３、位相誤差検出回路４に乗算部（ＸＯ
Ｒ）５が接続され、乗算部５はデータ変化方向検出回路
３のデータ変化方向信号と位相誤差検出回路４の位相誤
差信号を乗算して、位相の遅れ、進み情報を含む位相誤
差信号を出力する。乗算部５にはデジタル／アナログ
（Ｄ／Ａ）変換器６が接続され、Ｄ／Ａ変換器６は乗算
部５のデジタルの出力信号をアナログに変換する。
回路４が接続され、位相誤差検出回路４は電圧制御発振
器８のクロック信号と端子１の復調データとの位相誤差
を検出し、且つ位相誤差信号１４を出力する。データ変
化方向検出回路３、位相誤差検出回路４に乗算部（ＸＯ
Ｒ）５が接続され、乗算部５はデータ変化方向検出回路
３のデータ変化方向信号と位相誤差検出回路４の位相誤
差信号を乗算して、位相の遅れ、進み情報を含む位相誤
差信号を出力する。乗算部５にはデジタル／アナログ
（Ｄ／Ａ）変換器６が接続され、Ｄ／Ａ変換器６は乗算
部５のデジタルの出力信号をアナログに変換する。
【０００６】Ｄ／Ａ変換器６には低域通過フィルタ（Ｌ
ＰＦ）７が接続され、低域通過フィルタ７はＤ／Ａ変換
器６の出力信号から高周波成分を除去した位相制御信号
を電圧制御発振器８に出力し、前記復調データとクロッ
ク信号の位相同期をとる方向に電圧制御発振器８を制御
する。電圧制御発振器８には分周器９が接続され、分周
器９は電圧制御発振器８から前記復調データとクロック
信号の位相同期がとられた信号の周波数を１／２に分周
し、端子１０から再生クロックを出力する。
ＰＦ）７が接続され、低域通過フィルタ７はＤ／Ａ変換
器６の出力信号から高周波成分を除去した位相制御信号
を電圧制御発振器８に出力し、前記復調データとクロッ
ク信号の位相同期をとる方向に電圧制御発振器８を制御
する。電圧制御発振器８には分周器９が接続され、分周
器９は電圧制御発振器８から前記復調データとクロック
信号の位相同期がとられた信号の周波数を１／２に分周
し、端子１０から再生クロックを出力する。
【０００７】図４は図３のＡ／Ｄ変換器２におけるサン
プルクロックタイミングを説明する図である。本図の上
段に示すように、復調データは、端子１より入力され、
周波数Ｆｓのアナログ信号であり、振幅変化がピーク位
置の「＋１」と「−１」の間にあるアイパターンを形成
する。本図の下段に示すように、電圧制御発振器８から
変換器Ａ／Ｄ変換器２へのクロック信号１２は、前述の
ように、２＊Ｆｓのサンプリング周波数のクロック信号
であり、変換器Ａ／Ｄ変換器２では２倍のオーバーサン
プリングが行われる。
プルクロックタイミングを説明する図である。本図の上
段に示すように、復調データは、端子１より入力され、
周波数Ｆｓのアナログ信号であり、振幅変化がピーク位
置の「＋１」と「−１」の間にあるアイパターンを形成
する。本図の下段に示すように、電圧制御発振器８から
変換器Ａ／Ｄ変換器２へのクロック信号１２は、前述の
ように、２＊Ｆｓのサンプリング周波数のクロック信号
であり、変換器Ａ／Ｄ変換器２では２倍のオーバーサン
プリングが行われる。
【０００８】Ａ／Ｄ変換器２では,本図に示ように、ク
ロック信号１２の立ち上がり時であるＡのタイミングの
データ収束点と、Ｂのデータ収束点（ゼロクロス点）の
２点がサンプリングされることになる。すなわち、Ａの
タイミングは復調データのピーク位置であり、Ｂのタイ
ミングは復調データのゼロクロス位置である。次に、デ
ータ変化方向検出回路３の動作例を説明する。データ変
化方向検出回路３は、Ａ／Ｄ変換器２にてサンプリング
される復調データの最上位ビットのみにより、且つ図４
に示すＡのサンプリングタイミングのデータにより、デ
ータ変化方向を検出する。すなわち、データ変化方向検
出回路３には図４に示すＡ、Ｂのタイミングでサンプリ
ングされた復調データの最上位ビットが入力されるが、
Ａのタイミングでサンプリングされた復調データのみを
使ってデータ変化方向が検出される。
ロック信号１２の立ち上がり時であるＡのタイミングの
データ収束点と、Ｂのデータ収束点（ゼロクロス点）の
２点がサンプリングされることになる。すなわち、Ａの
タイミングは復調データのピーク位置であり、Ｂのタイ
ミングは復調データのゼロクロス位置である。次に、デ
ータ変化方向検出回路３の動作例を説明する。データ変
化方向検出回路３は、Ａ／Ｄ変換器２にてサンプリング
される復調データの最上位ビットのみにより、且つ図４
に示すＡのサンプリングタイミングのデータにより、デ
ータ変化方向を検出する。すなわち、データ変化方向検
出回路３には図４に示すＡ、Ｂのタイミングでサンプリ
ングされた復調データの最上位ビットが入力されるが、
Ａのタイミングでサンプリングされた復調データのみを
使ってデータ変化方向が検出される。
【０００９】Ａ／Ｄ変換器２に入力される復調データの
センター電圧（ＤＣオフセット電圧）をＡ／Ｄ変換器２
の入力レンジの中心に合わせてあるため、図４に示すＡ
のタイミングでのサンプリングデータの最上位ビットの
みで復調データのピーク位置の「＋１」、「−１」を判
定できる。データ変化方向検出回路３は図４に示すＡの
タイミングの連続する２つのサンプリングデータによ
り、復調データがピーク位置の「−１」から「＋１」
へ、ピーク位置の「＋１」から「−１」へのどちらに変
化したかを検出する。例えば、図４のｔ＝１とｔ＝３の
サンプリングデータの最上位ビット、次に、ｔ＝３とｔ
＝５のサンプリングデータの最上位ビット、次に、ｔ＝
５とｔ＝７のサンプリングデータの最上位ビットをそれ
ぞれ比較する。
センター電圧（ＤＣオフセット電圧）をＡ／Ｄ変換器２
の入力レンジの中心に合わせてあるため、図４に示すＡ
のタイミングでのサンプリングデータの最上位ビットの
みで復調データのピーク位置の「＋１」、「−１」を判
定できる。データ変化方向検出回路３は図４に示すＡの
タイミングの連続する２つのサンプリングデータによ
り、復調データがピーク位置の「−１」から「＋１」
へ、ピーク位置の「＋１」から「−１」へのどちらに変
化したかを検出する。例えば、図４のｔ＝１とｔ＝３の
サンプリングデータの最上位ビット、次に、ｔ＝３とｔ
＝５のサンプリングデータの最上位ビット、次に、ｔ＝
５とｔ＝７のサンプリングデータの最上位ビットをそれ
ぞれ比較する。
【００１０】この比較により、復調データがピーク位置
の「−１」から「＋１」へ変化した場合にはデータ変化
方向信号１３として「＋」を出力する。また、復調デー
タがピーク位置の「＋１」から「−１」へ変化した場合
にはデータ変化方向信号１３として「−」を出力する。
復調データがピーク位置の「−１」から「−１」へ、ピ
ーク位置の「＋１」から「＋１」へのように変化しない
場合にはデータ変化方向信号１３として「０」を出力す
る。次に、位相誤差検出回路４の動作例を説明する。す
なわち、位相誤差検出回路４には図４に示すＡ、Ｂのタ
イミングでサンプリングされた復調データが入力される
が、このうちＢのタイミングのサンプリングデータによ
りクロック信号１２と復調データの位相誤差が、以下の
ように、検出される。
の「−１」から「＋１」へ変化した場合にはデータ変化
方向信号１３として「＋」を出力する。また、復調デー
タがピーク位置の「＋１」から「−１」へ変化した場合
にはデータ変化方向信号１３として「−」を出力する。
復調データがピーク位置の「−１」から「−１」へ、ピ
ーク位置の「＋１」から「＋１」へのように変化しない
場合にはデータ変化方向信号１３として「０」を出力す
る。次に、位相誤差検出回路４の動作例を説明する。す
なわち、位相誤差検出回路４には図４に示すＡ、Ｂのタ
イミングでサンプリングされた復調データが入力される
が、このうちＢのタイミングのサンプリングデータによ
りクロック信号１２と復調データの位相誤差が、以下の
ように、検出される。
【００１１】図５は図４における位相誤差検出回路４の
位相誤差を検出する動作を説明する図である。本図
（ａ）に示すように、復調データがピーク位置の「−
１」から「＋１」に変化した場合に、図中における２４
−１、２４−２、２４−３の復調データの変化はクロッ
ク信号１２と復調データの位相同期がとれている状態を
示し、２４−４、２４−５の復調データの変化は位相が
ずれている状態を示す。同様に、本図（ｂ）に示すよう
に、復調データがピーク位置の「＋１」から「−１」に
変化した場合にも、図中における２５−１、２５−２、
２５−３の復調データの変化はクロック信号１２と復調
データの位相同期がとれている状態を示し、２５−４、
２５−５の復調データの変化は位相がずれている状態を
示す。
位相誤差を検出する動作を説明する図である。本図
（ａ）に示すように、復調データがピーク位置の「−
１」から「＋１」に変化した場合に、図中における２４
−１、２４−２、２４−３の復調データの変化はクロッ
ク信号１２と復調データの位相同期がとれている状態を
示し、２４−４、２４−５の復調データの変化は位相が
ずれている状態を示す。同様に、本図（ｂ）に示すよう
に、復調データがピーク位置の「＋１」から「−１」に
変化した場合にも、図中における２５−１、２５−２、
２５−３の復調データの変化はクロック信号１２と復調
データの位相同期がとれている状態を示し、２５−４、
２５−５の復調データの変化は位相がずれている状態を
示す。
【００１２】従来の位相誤差検出回路４では、本図
（ａ）に示すように、ゼロクロス位置を基準として、２
４−１、２４−３の復調データの変化に対して±ΔＶ
１、２４−４、２４−５の復調データの変化に対して±
ΔＶ２（ΔＶ２＞ΔＶ１）の位相誤差を検出することに
なる。さらに、従来の位相誤差検出回路４では、本図
（ｂ）に示すように、ゼロクロス点を基準として、２５
−１、２５−３の復調データの変化に対して±ΔＶ１、
２５−４、２５−５の復調データの変化に対して±ΔＶ
２の位相誤差を検出することになる。
（ａ）に示すように、ゼロクロス位置を基準として、２
４−１、２４−３の復調データの変化に対して±ΔＶ
１、２４−４、２４−５の復調データの変化に対して±
ΔＶ２（ΔＶ２＞ΔＶ１）の位相誤差を検出することに
なる。さらに、従来の位相誤差検出回路４では、本図
（ｂ）に示すように、ゼロクロス点を基準として、２５
−１、２５−３の復調データの変化に対して±ΔＶ１、
２５−４、２５−５の復調データの変化に対して±ΔＶ
２の位相誤差を検出することになる。
【００１３】この位相誤差±ΔＶ１、±ΔＶ２は、乗算
部５、Ｄ／Ａ変換器６、低域通過フィルタ７、電圧制御
発振器８で形成されるループのフィードバックに用いら
れていた。
部５、Ｄ／Ａ変換器６、低域通過フィルタ７、電圧制御
発振器８で形成されるループのフィードバックに用いら
れていた。
【００１４】
【発明が解決しょうとする課題】ところで、上記の２４
−４、２４−５の復調データに関する変化、２５−４、
２５−５の復調データに関する変化はクロック信号１２
との位相ずれが実際に生じているので、これらに対し
て、±ΔＶ２を位相誤差に用いるのは適切である。しか
し、２４−１、２４−３の復調データの変化、２５−
１、２５−３の復調データの変化はクロック信号１２と
位相ずれが実際には生じていないので、これらに対し
て、±ΔＶ１を位相誤差に用いるのは適切でない。
−４、２４−５の復調データに関する変化、２５−４、
２５−５の復調データに関する変化はクロック信号１２
との位相ずれが実際に生じているので、これらに対し
て、±ΔＶ２を位相誤差に用いるのは適切である。しか
し、２４−１、２４−３の復調データの変化、２５−
１、２５−３の復調データの変化はクロック信号１２と
位相ずれが実際には生じていないので、これらに対し
て、±ΔＶ１を位相誤差に用いるのは適切でない。
【００１５】なぜなら、２４−１、２４−３の復調デー
タの変化、２５−１、２５−３の復調データの変化に対
して、±ΔＶ１を位相誤差に用いると、クロック信号１
２のジッタ発生の原因となる。このジッタを取り除くた
めには、低域通過フィルタ７の帯域を狭くしなければな
らない。しかし、低域通過フィルタ７の帯域を狭める
と、本来の位相誤差の変動に正確に追従できず、このた
めクロック信号１２の再生精度の向上が図れないという
問題がある。したがって、本発明は上記問題点に鑑み
て、ジッタ発生の原因を除去し、且つ位相誤差の変動の
正確な追従によりクロック再生の精度向上を可能にする
クロック再生システム及び方法を提供することを目的と
する。
タの変化、２５−１、２５−３の復調データの変化に対
して、±ΔＶ１を位相誤差に用いると、クロック信号１
２のジッタ発生の原因となる。このジッタを取り除くた
めには、低域通過フィルタ７の帯域を狭くしなければな
らない。しかし、低域通過フィルタ７の帯域を狭める
と、本来の位相誤差の変動に正確に追従できず、このた
めクロック信号１２の再生精度の向上が図れないという
問題がある。したがって、本発明は上記問題点に鑑み
て、ジッタ発生の原因を除去し、且つ位相誤差の変動の
正確な追従によりクロック再生の精度向上を可能にする
クロック再生システム及び方法を提供することを目的と
する。
【００１６】
【課題を解決するための手段】本発明は前記問題点を解
決するために、アナログの復調データ信号とクロック信
号との位相誤差をフィードバックしてクロック信号を再
生するクロック再生システムにおいて、前記クロック信
号を用いて、前記復調データ信号をオーバーサンプルし
てアナログからデジタルに変換を行うアナログ／デジタ
ル変換器と、前記復調データ信号のピーク位置のクロッ
ク信号でサンプリングされた前記アナログ／デジタル変
換器のサンプリングデータの変化から前記復調データ信
号の上昇又は下降方向のデータ変化方向を検出してデー
タ変化方向信号を生成するデータ変化方向検出回路と、
閾値を保持し、前記復調データ信号のゼロクロス位置の
クロック信号でサンプリングされた前記アナログ／デジ
タル変換器のサンプリングデータについて正負を判定し
て前記閾値を選択する閾値選択回路と、前記復調データ
信号のゼロクロス位置のクロック信号でサンプリングさ
れた前記アナログ／デジタル変換器のサンプリングデー
タと前記閾値選択回路により選択される閾値と比較し、
前記閾値を越えたサンプリングデータを位相誤差として
検出する位相誤差検出回路と、前記データ変化方向検出
回路で検出されたデータ変化方向のデータと前記位相誤
差検出回路で検出された位相誤差のデータを乗算して位
相誤差をフィードバックするための乗算部とを備えるこ
とを特徴とするクロック再生システムを提供する。
決するために、アナログの復調データ信号とクロック信
号との位相誤差をフィードバックしてクロック信号を再
生するクロック再生システムにおいて、前記クロック信
号を用いて、前記復調データ信号をオーバーサンプルし
てアナログからデジタルに変換を行うアナログ／デジタ
ル変換器と、前記復調データ信号のピーク位置のクロッ
ク信号でサンプリングされた前記アナログ／デジタル変
換器のサンプリングデータの変化から前記復調データ信
号の上昇又は下降方向のデータ変化方向を検出してデー
タ変化方向信号を生成するデータ変化方向検出回路と、
閾値を保持し、前記復調データ信号のゼロクロス位置の
クロック信号でサンプリングされた前記アナログ／デジ
タル変換器のサンプリングデータについて正負を判定し
て前記閾値を選択する閾値選択回路と、前記復調データ
信号のゼロクロス位置のクロック信号でサンプリングさ
れた前記アナログ／デジタル変換器のサンプリングデー
タと前記閾値選択回路により選択される閾値と比較し、
前記閾値を越えたサンプリングデータを位相誤差として
検出する位相誤差検出回路と、前記データ変化方向検出
回路で検出されたデータ変化方向のデータと前記位相誤
差検出回路で検出された位相誤差のデータを乗算して位
相誤差をフィードバックするための乗算部とを備えるこ
とを特徴とするクロック再生システムを提供する。
【００１７】この手段によれば、復調データとクロック
信号との間で位相ずれが実際に生じている場合のみに位
相誤差を検出してフィードバックするようにしたので、
クロック信号のジッタ発生を防ぐことができ、再生クロ
ックの精度が向上し、且つ、フィードバックのループフ
ィルタの帯域を大きくできるので、位相誤差の変動に対
して追従が向上する。好ましくは、前記アナログ／デジ
タル変換器は、前記復調データ信号についてシンボル周
波数の２倍のサンプル周波数を有するクロック信号を用
いて、前記復調データ信号のピーク位置、ゼロクロス位
置で前記復調データ信号のサンプリングを可能にする。
信号との間で位相ずれが実際に生じている場合のみに位
相誤差を検出してフィードバックするようにしたので、
クロック信号のジッタ発生を防ぐことができ、再生クロ
ックの精度が向上し、且つ、フィードバックのループフ
ィルタの帯域を大きくできるので、位相誤差の変動に対
して追従が向上する。好ましくは、前記アナログ／デジ
タル変換器は、前記復調データ信号についてシンボル周
波数の２倍のサンプル周波数を有するクロック信号を用
いて、前記復調データ信号のピーク位置、ゼロクロス位
置で前記復調データ信号のサンプリングを可能にする。
【００１８】すなわち、クロック信号でサンプリングさ
れる度に、交互に入れ替わる前記復調データ信号のピー
ク位置、ゼロクロス位置のサンプリングデータを用い
て、サンプリングデータの変化方向検出、閾値の選択、
位相誤差の検出が可能になる。好ましくは、前記復調デ
ータの最上位ビットについて、前記データ変化方向検出
回路のデータ変化方向検出が行われ、前記閾値選択回路
の閾値選択が行われる。すなわち、閾値の選択について
は、前記ゼロクロス位置のサンプリングデータが０より
大きい、または小さいかにより決まる為、最上位ビット
だけで十分選択可能である。
れる度に、交互に入れ替わる前記復調データ信号のピー
ク位置、ゼロクロス位置のサンプリングデータを用い
て、サンプリングデータの変化方向検出、閾値の選択、
位相誤差の検出が可能になる。好ましくは、前記復調デ
ータの最上位ビットについて、前記データ変化方向検出
回路のデータ変化方向検出が行われ、前記閾値選択回路
の閾値選択が行われる。すなわち、閾値の選択について
は、前記ゼロクロス位置のサンプリングデータが０より
大きい、または小さいかにより決まる為、最上位ビット
だけで十分選択可能である。
【００１９】好ましくは、前記データ変化方向検出回路
は、前記サンプリングデータの変化がピーク位置の「−
１」から「＋１」への変化の場合にはデータ変化方向を
「＋」と選択し、ピーク位置の「＋１」から「−１」へ
の変化の場合にはデータ変化方向を「−」と選択し、前
記閾値選択回路は閾値として±Ｖｔｈを保持し、前記サ
ンプリングデータが正の場合には閾値＋Ｖｔｈを選択
し、前記サンプリングデータが負の場合には閾値−Ｖｔ
ｈを選択し、前記位相誤差検出回路は、前記サンプリン
グデータが閾値＋Ｖｔｈよりも小さく又は等しく、閾値
−Ｖｔｈよりも大きく又は等しい場合には、前記位相誤
差を０と設定し、前記サンプリングデータが閾値＋Ｖｔ
ｈよりも大きく、閾値−Ｖｔｈよりも小さい場合には、
前記サンプリングデータを位相誤差と設定する。
は、前記サンプリングデータの変化がピーク位置の「−
１」から「＋１」への変化の場合にはデータ変化方向を
「＋」と選択し、ピーク位置の「＋１」から「−１」へ
の変化の場合にはデータ変化方向を「−」と選択し、前
記閾値選択回路は閾値として±Ｖｔｈを保持し、前記サ
ンプリングデータが正の場合には閾値＋Ｖｔｈを選択
し、前記サンプリングデータが負の場合には閾値−Ｖｔ
ｈを選択し、前記位相誤差検出回路は、前記サンプリン
グデータが閾値＋Ｖｔｈよりも小さく又は等しく、閾値
−Ｖｔｈよりも大きく又は等しい場合には、前記位相誤
差を０と設定し、前記サンプリングデータが閾値＋Ｖｔ
ｈよりも大きく、閾値−Ｖｔｈよりも小さい場合には、
前記サンプリングデータを位相誤差と設定する。
【００２０】このようにして、データ変化方向の検出に
より得られたデータ変化方向信号と、サンプリングデー
タの正負に応じて選択された正負の閾値から、復調デー
タとクロック信号との間で実際に生じている位相誤差が
検出され、実際に生じている位相誤差だけがフィードバ
ックに用いられる。好ましくは、前記データ変化方向検
出回路は、前記サンプリングデータの変化がピーク位置
の「＋１」から「＋１」又はピーク位置の「−１」から
「−１」への変化の場合にはデータ変化方向を「０」と
設定する。このようにして、復調データとクロック信号
との間で位相ずれが検出されていない場合には位相誤差
がフィードバックされない。
より得られたデータ変化方向信号と、サンプリングデー
タの正負に応じて選択された正負の閾値から、復調デー
タとクロック信号との間で実際に生じている位相誤差が
検出され、実際に生じている位相誤差だけがフィードバ
ックに用いられる。好ましくは、前記データ変化方向検
出回路は、前記サンプリングデータの変化がピーク位置
の「＋１」から「＋１」又はピーク位置の「−１」から
「−１」への変化の場合にはデータ変化方向を「０」と
設定する。このようにして、復調データとクロック信号
との間で位相ずれが検出されていない場合には位相誤差
がフィードバックされない。
【００２１】好ましくは、前記閾値選択回路は、クロッ
ク信号の同期確立時には、閾値０を選択し、同期確立後
に閾値＋Ｖｔｈ又は−Ｖｔｈを選択する。この手段によ
り、同期確立時には、引き込みを優先して行い、同期確
立後には、クロック再生の精度向上を優先させる。さら
に、本発明は、アナログの復調データ信号とクロック信
号との位相誤差をフィードバックしてクロック信号を再
生するクロック再生方法において、前記クロック信号を
用いて、前記復調データ信号をオーバーサンプルしてア
ナログからデジタルに変換を行う工程と、前記復調デー
タ信号のピーク位置のクロック信号でサンプリングされ
たサンプリングデータの変化から前記復調データ信号の
上昇又は下降方向のデータ変化方向を検出する工程と、
閾値を保持し、前記復調データ信号のゼロクロス位置の
クロック信号でサンプリングされたサンプリングデータ
について正負を判定して前記閾値を選択する工程と、前
記復調データ信号のゼロクロス位置のクロック信号でサ
ンプリングされたサンプリングデータと、選択された閾
値を比較し、前記閾値を越えたサンプリングデータを位
相誤差として検出する工程と、検出されたデータ変化方
向のデータと検出された位相誤差のデータを乗算して位
相誤差をフィードバックするための工程とを備えること
を特徴とするクロック再生方法を提供する。
ク信号の同期確立時には、閾値０を選択し、同期確立後
に閾値＋Ｖｔｈ又は−Ｖｔｈを選択する。この手段によ
り、同期確立時には、引き込みを優先して行い、同期確
立後には、クロック再生の精度向上を優先させる。さら
に、本発明は、アナログの復調データ信号とクロック信
号との位相誤差をフィードバックしてクロック信号を再
生するクロック再生方法において、前記クロック信号を
用いて、前記復調データ信号をオーバーサンプルしてア
ナログからデジタルに変換を行う工程と、前記復調デー
タ信号のピーク位置のクロック信号でサンプリングされ
たサンプリングデータの変化から前記復調データ信号の
上昇又は下降方向のデータ変化方向を検出する工程と、
閾値を保持し、前記復調データ信号のゼロクロス位置の
クロック信号でサンプリングされたサンプリングデータ
について正負を判定して前記閾値を選択する工程と、前
記復調データ信号のゼロクロス位置のクロック信号でサ
ンプリングされたサンプリングデータと、選択された閾
値を比較し、前記閾値を越えたサンプリングデータを位
相誤差として検出する工程と、検出されたデータ変化方
向のデータと検出された位相誤差のデータを乗算して位
相誤差をフィードバックするための工程とを備えること
を特徴とするクロック再生方法を提供する。
【００２２】この手段により、上記発明と同様に、クロ
ック信号のジッタ発生を防ぐことができ、且つ、フィー
ドバックのループフィルタの帯域を大きくできるので、
位相誤差の変動に対する正確な追従により、再生クロッ
クの精度が向上する。
ック信号のジッタ発生を防ぐことができ、且つ、フィー
ドバックのループフィルタの帯域を大きくできるので、
位相誤差の変動に対する正確な追従により、再生クロッ
クの精度が向上する。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明に係るクロッ
ク再生システムの概略構成ブロックを示す図である。本
図において、図３と異なる構成要素は閾値選択回路１１
である。閾値選択回路１１には、Ａ／Ｄ変換器２が接続
され、閾値選択回路１１は、データ変化方向検出回路３
と同時に、Ａ／Ｄ変換器２で変換される最上位ビットを
入力する。閾値選択回路１１では、図４に示すＢのタイ
ミングでサンプリングされたデータの最上位ビットのみ
を使って、図４に示すＢのタイミングでサンプリングさ
れたデータの正負を判定する。
て図面を参照して説明する。図１は本発明に係るクロッ
ク再生システムの概略構成ブロックを示す図である。本
図において、図３と異なる構成要素は閾値選択回路１１
である。閾値選択回路１１には、Ａ／Ｄ変換器２が接続
され、閾値選択回路１１は、データ変化方向検出回路３
と同時に、Ａ／Ｄ変換器２で変換される最上位ビットを
入力する。閾値選択回路１１では、図４に示すＢのタイ
ミングでサンプリングされたデータの最上位ビットのみ
を使って、図４に示すＢのタイミングでサンプリングさ
れたデータの正負を判定する。
【００２４】さらに、閾値選択回路１１には位相誤差検
出回路４が接続され、位相誤差検出回路４は、閾値選択
回路１１により、図４に示すＢのタイミングでサンプリ
ングされたデータが正の場合、位相誤差検出回路４に対
して閾値として＋Ｖｔｈが選択され、負であれば閾値と
して−Ｖｔｈが選択される。閾値の選択については、図
４に示すＢのタイミングでサンプリングされたデータが
０より大きい、または小さいかにより決まる為、最上位
ビットだけで十分選択可能である。次に、位相誤差検出
回路４の動作例について説明する。位相誤差検出回路４
にも、図４に示すＡ、Ｂのタイミングでサンプリングさ
れた復調データが入力されるが、位相誤差検出回路４で
は図４に示すＢのタイミングでサンプリングされたデー
タのみを使ってクロック信号１２と復調データとの位相
誤差が検出される。
出回路４が接続され、位相誤差検出回路４は、閾値選択
回路１１により、図４に示すＢのタイミングでサンプリ
ングされたデータが正の場合、位相誤差検出回路４に対
して閾値として＋Ｖｔｈが選択され、負であれば閾値と
して−Ｖｔｈが選択される。閾値の選択については、図
４に示すＢのタイミングでサンプリングされたデータが
０より大きい、または小さいかにより決まる為、最上位
ビットだけで十分選択可能である。次に、位相誤差検出
回路４の動作例について説明する。位相誤差検出回路４
にも、図４に示すＡ、Ｂのタイミングでサンプリングさ
れた復調データが入力されるが、位相誤差検出回路４で
は図４に示すＢのタイミングでサンプリングされたデー
タのみを使ってクロック信号１２と復調データとの位相
誤差が検出される。
【００２５】図２は位相誤差検出回路４の検出方法の具
体例を説明する図である。本図（ａ）のおいて、１２−
１、１２−２、１２−３の復調データの変化では、ま
た、本図（ｂ）において、１３−１、１３−２、１３−
３の復調データの変化ではクロック信号１２と復調デー
タとの位相同期がとれている状態が示されている。他
方、本図（ａ）において、１２−４、１２−５の復調デ
ータの変化では、１２−４、１２−５の復調データの変
化では、また、本図（ｂ）において、１３−４、１３−
５の復調データの変化ではクロック信号１２と復調デー
タとの位相同期がずれている状態が示されている。
体例を説明する図である。本図（ａ）のおいて、１２−
１、１２−２、１２−３の復調データの変化では、ま
た、本図（ｂ）において、１３−１、１３−２、１３−
３の復調データの変化ではクロック信号１２と復調デー
タとの位相同期がとれている状態が示されている。他
方、本図（ａ）において、１２−４、１２−５の復調デ
ータの変化では、１２−４、１２−５の復調データの変
化では、また、本図（ｂ）において、１３−４、１３−
５の復調データの変化ではクロック信号１２と復調デー
タとの位相同期がずれている状態が示されている。
【００２６】本図（ａ）に示すように、復調データがピ
ーク位置の「−１」から「＋１」に変化した場合、本図
（ａ）の１２−４に示すＢタイミングでサンプリングさ
れたデータが正であれば、閾値選択回路１１より閾値＋
Ｖｔｈが選択されているため、前記サンプリングデータ
と閾値＋Ｖｔｈを比較して位相誤差信号１４が検出され
る。このとき、前記サンプリングデータが閾値＋Ｖｔｈ
より大きい場合、クロック信号１２が復調データより位
相が遅れており、位相誤差信号１４として前記サンプリ
ングデータ（＋ΔＶ）が出力される。一方、前記サンプ
リングデータが閾値＋Ｖｔｈより小さく又は等しい場合
は位相誤差信号１４として、０が出力される。
ーク位置の「−１」から「＋１」に変化した場合、本図
（ａ）の１２−４に示すＢタイミングでサンプリングさ
れたデータが正であれば、閾値選択回路１１より閾値＋
Ｖｔｈが選択されているため、前記サンプリングデータ
と閾値＋Ｖｔｈを比較して位相誤差信号１４が検出され
る。このとき、前記サンプリングデータが閾値＋Ｖｔｈ
より大きい場合、クロック信号１２が復調データより位
相が遅れており、位相誤差信号１４として前記サンプリ
ングデータ（＋ΔＶ）が出力される。一方、前記サンプ
リングデータが閾値＋Ｖｔｈより小さく又は等しい場合
は位相誤差信号１４として、０が出力される。
【００２７】同様に、本図（ａ）の１２−５に示すＢの
タイミングでサンプリングされたデータが負であれば、
閾値選択回路１１より閾値−Ｖｔｈが選択されているた
め、前記サンプリングデータと閾値−Ｖｔｈを比較して
位相誤差信号１４が検出される。このとき、前記サンプ
リングデータが閾値−Ｖｔｈより小さい場合、クロック
信号１２が復調データより位相が進んでおり、位相誤差
信号１４として前記サンプリングデータ（−ΔＶ）が出
力される。一方、前記サンプリングデータが閾値−Ｖｔ
ｈより大きく又は等しい場合は位相誤差信号１４とし
て、０が出力される。
タイミングでサンプリングされたデータが負であれば、
閾値選択回路１１より閾値−Ｖｔｈが選択されているた
め、前記サンプリングデータと閾値−Ｖｔｈを比較して
位相誤差信号１４が検出される。このとき、前記サンプ
リングデータが閾値−Ｖｔｈより小さい場合、クロック
信号１２が復調データより位相が進んでおり、位相誤差
信号１４として前記サンプリングデータ（−ΔＶ）が出
力される。一方、前記サンプリングデータが閾値−Ｖｔ
ｈより大きく又は等しい場合は位相誤差信号１４とし
て、０が出力される。
【００２８】本図（ｂ）に示すように、復調データがピ
ーク位置の「＋１」から「−１」に変化した場合、本図
（ｂ）の１３−５に示すＢタイミングでサンプリングさ
れたデータが正であれば、閾値選択回路１１より閾値＋
Ｖｔｈが選択されているため、前記サンプリングデータ
と閾値＋Ｖｔｈを比較して位相誤差信号１４が検出され
る。このとき、前記サンプリングデータ（＋ΔＶ）が閾
値＋Ｖｔｈより大きい場合、クロック信号１２が復調デ
ータより位相が進んでおり、位相誤差信号１４として＋
ΔＶが出力される。一方、前記サンプリングデータ（＋
ΔＶ）が閾値＋Ｖｔｈより小さい場合は位相誤差信号１
４として、０が出力される。
ーク位置の「＋１」から「−１」に変化した場合、本図
（ｂ）の１３−５に示すＢタイミングでサンプリングさ
れたデータが正であれば、閾値選択回路１１より閾値＋
Ｖｔｈが選択されているため、前記サンプリングデータ
と閾値＋Ｖｔｈを比較して位相誤差信号１４が検出され
る。このとき、前記サンプリングデータ（＋ΔＶ）が閾
値＋Ｖｔｈより大きい場合、クロック信号１２が復調デ
ータより位相が進んでおり、位相誤差信号１４として＋
ΔＶが出力される。一方、前記サンプリングデータ（＋
ΔＶ）が閾値＋Ｖｔｈより小さい場合は位相誤差信号１
４として、０が出力される。
【００２９】同様に、本図（ａ）の１３−４に示すＢの
タイミングでサンプリングされたデータが負であれば、
閾値選択回路１１より閾値−Ｖｔｈが選択されているた
め、前記サンプリングデータと閾値−Ｖｔｈを比較して
位相誤差信号１４が検出される。このとき、前記サンプ
リングデータ（−ΔＶ）が閾値−Ｖｔｈより小さい場
合、クロック信号１２が復調データより位相が遅れてお
り、位相誤差信号１４として−ΔＶが出力される。一
方、前記サンプリングデータ（−ΔＶ）が閾値−Ｖｔｈ
より大きい場合は位相誤差信号１４として、０が出力さ
れる。復調データがピーク位置の「−１」から「−１」
へ、又はピーク位置の「＋１」から「＋１」へのように
変化しない場合、位相誤差検出回路４は位相誤差の検出
はできないため、位相誤差検出回路４は適当な値Ｖ−、
Ｖ＋となる。
タイミングでサンプリングされたデータが負であれば、
閾値選択回路１１より閾値−Ｖｔｈが選択されているた
め、前記サンプリングデータと閾値−Ｖｔｈを比較して
位相誤差信号１４が検出される。このとき、前記サンプ
リングデータ（−ΔＶ）が閾値−Ｖｔｈより小さい場
合、クロック信号１２が復調データより位相が遅れてお
り、位相誤差信号１４として−ΔＶが出力される。一
方、前記サンプリングデータ（−ΔＶ）が閾値−Ｖｔｈ
より大きい場合は位相誤差信号１４として、０が出力さ
れる。復調データがピーク位置の「−１」から「−１」
へ、又はピーク位置の「＋１」から「＋１」へのように
変化しない場合、位相誤差検出回路４は位相誤差の検出
はできないため、位相誤差検出回路４は適当な値Ｖ−、
Ｖ＋となる。
【００３０】乗算部５ではデータ変化方向信号１３と位
相誤差検出回路４の乗算が行われる。これは復調データ
がピーク位置の「−１」から「＋１」に変化した場合の
クロック信号１２の位相進み（１２−５の復調データの
変化）とクロック信号１２の位相遅れ（１２−４の復調
データの変化）が,復調データがピーク位置の「＋１」
から「−１」に変化した場合のクロック信号１２の位相
進み（１３−５の復調データの変化）とクロック信号１
２の位相遅れ（１３−４の復調データの変化）の極性を
合わせる処理を行っている。下記表に乗算部５の出力信
号、データ変化方向信号１３、位相誤差信号１４の状態
をまとめて示す。
相誤差検出回路４の乗算が行われる。これは復調データ
がピーク位置の「−１」から「＋１」に変化した場合の
クロック信号１２の位相進み（１２−５の復調データの
変化）とクロック信号１２の位相遅れ（１２−４の復調
データの変化）が,復調データがピーク位置の「＋１」
から「−１」に変化した場合のクロック信号１２の位相
進み（１３−５の復調データの変化）とクロック信号１
２の位相遅れ（１３−４の復調データの変化）の極性を
合わせる処理を行っている。下記表に乗算部５の出力信
号、データ変化方向信号１３、位相誤差信号１４の状態
をまとめて示す。
【００３１】
【表１】
【００３２】上記表に示すように、クロック信号１２の
位相遅れの場合、乗算部５の出力信号は＋ΔＶ、クロッ
ク信号１２の位相進みの場合、乗算部５の出力信号は−
ΔＶとなり、復調データ変化方向に関係なくクロック信
号１２の位相進み、遅れと乗算部５の出力信号の極性が
一致する。また、復調データが変化しない場合、位相誤
差信号１４は適当な値となるが、結果的に出力信号は０
となる。
位相遅れの場合、乗算部５の出力信号は＋ΔＶ、クロッ
ク信号１２の位相進みの場合、乗算部５の出力信号は−
ΔＶとなり、復調データ変化方向に関係なくクロック信
号１２の位相進み、遅れと乗算部５の出力信号の極性が
一致する。また、復調データが変化しない場合、位相誤
差信号１４は適当な値となるが、結果的に出力信号は０
となる。
【００３３】乗算部５からの出力信号はＤ／Ａ変換器６
によりアナログ信号に変換され、十分広い帯域をもつ低
域通過フィルタ７により高周波成分が除かれクロック位
相制御信号１５となり、クロック信号１２と復調データ
の位相同期がとれるように電圧制御発振器８を制御す
る。本発明における他の実施の形態として、クロック同
期確立時の引き込み特性を改良するために、閾値選択回
路１１が位相誤差検出回路４に対し選択する閾値とし
て、０、＋Ｖｔｈ、−Ｖｔｈを用意する。
によりアナログ信号に変換され、十分広い帯域をもつ低
域通過フィルタ７により高周波成分が除かれクロック位
相制御信号１５となり、クロック信号１２と復調データ
の位相同期がとれるように電圧制御発振器８を制御す
る。本発明における他の実施の形態として、クロック同
期確立時の引き込み特性を改良するために、閾値選択回
路１１が位相誤差検出回路４に対し選択する閾値とし
て、０、＋Ｖｔｈ、−Ｖｔｈを用意する。
【００３４】クロック同期確立時は閾値として０を選択
し、位相誤差信号１４の検出を、図２に示すすべてのサ
ンプリングタイミング（１２−１、１２−２、１２−
３、１２−４、１２−５の復調データの変化、１３−
１、１３−２、１３−３、１３−４、１３−５の復調デ
ータの変化）で行い、優先的に引き込み特性を改良す
る。クロック同期確立後は閾値として、＋Ｖｔｈ又は−
Ｖｔｈを選択することにより、優先的に位相誤差信号１
４の精度を高め、再生クロックのジッタを押さえ、広い
ループバンドを確保でき位相誤差信号１４の変動に対す
る追従が向上する。
し、位相誤差信号１４の検出を、図２に示すすべてのサ
ンプリングタイミング（１２−１、１２−２、１２−
３、１２−４、１２−５の復調データの変化、１３−
１、１３−２、１３−３、１３−４、１３−５の復調デ
ータの変化）で行い、優先的に引き込み特性を改良す
る。クロック同期確立後は閾値として、＋Ｖｔｈ又は−
Ｖｔｈを選択することにより、優先的に位相誤差信号１
４の精度を高め、再生クロックのジッタを押さえ、広い
ループバンドを確保でき位相誤差信号１４の変動に対す
る追従が向上する。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
位相誤差検出回路４において、Ａ／Ｄ変換器２からのサ
ンプリングデータを、閾値＋Ｖｔｈ又は−Ｖｔｈを位相
ずれ判定の基準に、位相誤差信号１４として検出してい
るため、従来のように復調データのゼロクロス点（閾値
０）を基準とする位相誤差検出方法と比較して、位相誤
差の誤検出がなくなった。
位相誤差検出回路４において、Ａ／Ｄ変換器２からのサ
ンプリングデータを、閾値＋Ｖｔｈ又は−Ｖｔｈを位相
ずれ判定の基準に、位相誤差信号１４として検出してい
るため、従来のように復調データのゼロクロス点（閾値
０）を基準とする位相誤差検出方法と比較して、位相誤
差の誤検出がなくなった。
【００３６】また、位相誤差検出の判定基準として閾値
＋Ｖｔｈ、−Ｖｔｈを選択することにより、図２の１２
−４、１２−５の復調データの変化、１３−４、１３−
５の復調データの変化について、クロック信号１２と復
調データの位相誤差が生じたときのみ、位相誤差信号１
４が検出されクロック信号１２と復調データとの位相同
期をとるように制御がかかるため、低域通過フィルタ７
の帯域を十分広くして再生ループのループバンドを広げ
て位相誤差の変動の追従が向上でき、またループバンド
を広げてもジッタの少ない安定した再生クロックが得ら
れる。
＋Ｖｔｈ、−Ｖｔｈを選択することにより、図２の１２
−４、１２−５の復調データの変化、１３−４、１３−
５の復調データの変化について、クロック信号１２と復
調データの位相誤差が生じたときのみ、位相誤差信号１
４が検出されクロック信号１２と復調データとの位相同
期をとるように制御がかかるため、低域通過フィルタ７
の帯域を十分広くして再生ループのループバンドを広げ
て位相誤差の変動の追従が向上でき、またループバンド
を広げてもジッタの少ない安定した再生クロックが得ら
れる。
【図１】本発明に係るクロック再生システムの概略構成
ブロックを示す図である。
ブロックを示す図である。
【図２】位相誤差検出回路４の検出方法の具体例を説明
する図である。
する図である。
【図３】本発明の前提となるクロック再生システムを示
す図である。
す図である。
【図４】図３のＡ／Ｄ変換器２におけるサンプルクロッ
クタイミングを説明する図である。
クタイミングを説明する図である。
【図５】図４における位相誤差検出回路４の位相誤差を
検出する動作を説明する図である。
検出する動作を説明する図である。
１、１０…端子 ２…Ａ／Ｄ変換器 ３…データ変化方向検出回路 ４…位相誤差検出回路 ５…乗算部 ６…Ｄ／Ａ変換器 ７…低域通過フィルタ ８…電圧制御発振器 ９…分周器 １１…閾値選択回路 １２…クロック信号 １３…データ変化方向信号 １４…位相誤差信号 １５…クロック位相制御信号
Claims (7)
- 【請求項１】 アナログの復調データ信号とクロック信
号との位相誤差をフィードバックしてクロック信号を再
生するクロック再生システムにおいて、 前記クロック信号を用いて、前記復調データ信号をオー
バーサンプルしてアナログからデジタルに変換を行うア
ナログ／デジタル変換器と、 前記復調データ信号のピーク位置のクロック信号でサン
プリングされた前記アナログ／デジタル変換器のサンプ
リングデータの変化から前記復調データ信号の上昇又は
下降方向のデータ変化方向を検出するデータ変化方向検
出回路と、 閾値を保持し、前記復調データ信号のゼロクロス位置の
クロック信号でサンプリングされた前記アナログ／デジ
タル変換器のサンプリングデータについて正負を判定し
て前記閾値を選択する閾値選択回路と、 前記復調データ信号のゼロクロス位置のクロック信号で
サンプリングされた前記アナログ／デジタル変換器のサ
ンプリングデータと前記閾値選択回路により選択される
閾値と比較し、前記閾値を越えたサンプリングデータを
位相誤差として検出する位相誤差検出回路と、 前記データ変化方向検出回路で検出されたデータ変化方
向のデータと前記位相誤差検出回路で検出された位相誤
差のデータを乗算して位相誤差をフィードバックするた
めの乗算部とを備えることを特徴とするクロック再生シ
ステム。 - 【請求項２】 前記アナログ／デジタル変換器は、前記
復調データ信号についてシンボル周波数の２倍のサンプ
ル周波数を有するクロック信号を用いて、前記復調デー
タ信号のピーク位置、ゼロクロス位置で前記復調データ
信号のサンプリングを可能にすることを特徴とする、請
求項1に記載のクロック再生システム。 - 【請求項３】 前記復調データの最上位ビットについ
て、前記データ変化方向検出回路のデータ変化方向検出
が行われ、前記閾値選択回路の閾値選択が行われること
を特徴とする、請求項1に記載のクロック再生システ
ム。 - 【請求項４】 前記データ変化方向検出回路は、前記サ
ンプリングデータの変化がピーク位置の「−１」から
「＋１」への変化の場合にはデータ変化方向を「＋」と
設定し、ピーク位置の「＋１」から「−１」への変化の
場合にはデータ変化方向を「−」と設定し、 前記閾値選択回路は前記サンプリングデータが正の場合
には閾値を＋Ｖｔｈと選択し、前記サンプリングデータ
が負の場合には閾値を−Ｖｔｈと選択し、 前記位相誤差検出回路は、前記サンプリングデータが閾
値＋Ｖｔｈよりも小さく又は等しく、閾値−Ｖｔｈより
も大きく又は等しい場合には、前記位相誤差を０と設定
し、前記サンプリングデータが閾値＋Ｖｔｈよりも大き
く、閾値−Ｖｔｈよりも小さい場合には、前記サンプリ
ングデータを位相誤差と設定することを特徴とする、請
求項１に記載のクロック再生システム。 - 【請求項５】 前記データ変化方向検出回路は、前記サ
ンプリングデータの変化がピーク位置の「＋１」から
「＋１」又はピーク位置の「−１」から「−１」への変
化の場合にはデータ変化方向を「０」と設定することを
特徴とする、請求項４に記載のクロック再生システム。 - 【請求項６】 前記閾値選択回路は、クロック信号の同
期確立時には、閾値を０に選択し、同期確立後に閾値＋
Ｖｔｈ又は−Ｖｔｈに選択することを特徴とする、請求
項４に記載のクロック再生システム。 - 【請求項７】 アナログの復調データ信号とクロック信
号との位相誤差をフィードバックしてクロック信号を再
生するクロック再生方法において、 前記クロック信号を用いて、前記復調データ信号をオー
バーサンプルしてアナログからデジタルに変換を行う工
程と、 前記復調データ信号のピーク位置のクロック信号でサン
プリングされたサンプリングデータの変化から前記復調
データ信号の上昇又は下降方向のデータ変化方向を検出
する工程と、 閾値を保持し、前記復調データ信号のゼロクロス位置の
クロック信号でサンプリングされたサンプリングデータ
について正負を判定して前記閾値を選択する工程と、 前記復調データ信号のゼロクロス位置のクロック信号で
サンプリングされたサンプリングデータと、設定された
閾値と比較し、前記閾値を越えたサンプリングデータを
位相誤差として検出する工程と、 検出されたデータ変化方向のデータと検出された位相誤
差のデータを乗算して位相誤差をフィードバックするた
めの工程とを備えることを特徴とするクロック再生方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15898999A JP3282611B2 (ja) | 1999-06-07 | 1999-06-07 | クロック再生システム及び方法 |
| US09/588,695 US6337650B1 (en) | 1999-06-07 | 2000-06-07 | System and method for regenerating clock signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15898999A JP3282611B2 (ja) | 1999-06-07 | 1999-06-07 | クロック再生システム及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000349745A true JP2000349745A (ja) | 2000-12-15 |
| JP3282611B2 JP3282611B2 (ja) | 2002-05-20 |
Family
ID=15683797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15898999A Expired - Fee Related JP3282611B2 (ja) | 1999-06-07 | 1999-06-07 | クロック再生システム及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6337650B1 (ja) |
| JP (1) | JP3282611B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1909427A2 (en) * | 2006-10-03 | 2008-04-09 | NEC Corporation | Clock synchronization circuit |
| JP2010034722A (ja) * | 2008-07-28 | 2010-02-12 | Panasonic Corp | Ｐｌｌ回路およびそれを用いた角速度センサ |
| JP2011193039A (ja) * | 2010-03-11 | 2011-09-29 | Fujitsu Ltd | 受信回路及びサンプリングクロック制御方法 |
| KR101398160B1 (ko) * | 2011-12-30 | 2014-05-23 | 이화여자대학교 산학협력단 | 다중접속이 가능한 엘이디 조명통신 시스템 |
| US9614701B2 (en) | 2014-07-24 | 2017-04-04 | Fujitsu Limited | Communication device and method for reproducing data |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042252B2 (en) * | 2004-04-23 | 2006-05-09 | Brian Jeffrey Galloway | Correcting for DC offset in a phase locked loop |
| JP4382591B2 (ja) * | 2004-06-28 | 2009-12-16 | 日本電気通信システム株式会社 | Ｐｌｌ回路、ｐｌｌ回路の位相調整方法及びプログラム |
| US7079064B1 (en) * | 2005-09-26 | 2006-07-18 | Motorola, Inc. | Method and apparatus for phase control of a digital-to-analog converter |
| GB2488180A (en) | 2011-02-21 | 2012-08-22 | Thales Holdings Uk Plc | Recovering a clock signal by combining a plurality of measurements at a plurality of samples and selecting a sample as a clock sample |
| CN106469629B (zh) * | 2015-08-19 | 2018-04-27 | 艾默生电气公司 | 自学习继电器关断控制系统和方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232905B1 (en) * | 1999-03-08 | 2001-05-15 | Agere Systems Guardian Corp. | Clocking technique for reducing sampling noise in an analog-to-digital converter |
-
1999
- 1999-06-07 JP JP15898999A patent/JP3282611B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-07 US US09/588,695 patent/US6337650B1/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1909427A2 (en) * | 2006-10-03 | 2008-04-09 | NEC Corporation | Clock synchronization circuit |
| EP1909427A3 (en) * | 2006-10-03 | 2009-10-14 | NEC Corporation | Clock synchronization circuit |
| US7920664B2 (en) | 2006-10-03 | 2011-04-05 | Nec Corporation | Clock synchronization circuit |
| JP2010034722A (ja) * | 2008-07-28 | 2010-02-12 | Panasonic Corp | Ｐｌｌ回路およびそれを用いた角速度センサ |
| JP2011193039A (ja) * | 2010-03-11 | 2011-09-29 | Fujitsu Ltd | 受信回路及びサンプリングクロック制御方法 |
| KR101398160B1 (ko) * | 2011-12-30 | 2014-05-23 | 이화여자대학교 산학협력단 | 다중접속이 가능한 엘이디 조명통신 시스템 |
| US9614701B2 (en) | 2014-07-24 | 2017-04-04 | Fujitsu Limited | Communication device and method for reproducing data |
Also Published As
| Publication number | Publication date |
|---|---|
| US6337650B1 (en) | 2002-01-08 |
| JP3282611B2 (ja) | 2002-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0812079B1 (en) | Synchronizing apparatus | |
| US5671257A (en) | Symbol timing recovery based on complex sample magnitude | |
| US5235622A (en) | Clock recovery circuit with open-loop phase estimator and wideband phase tracking loop | |
| JPWO2004088913A1 (ja) | 位相比較回路及びクロックリカバリ回路 | |
| US5764102A (en) | Multi-stage symbol synchronization | |
| JPH08223236A (ja) | 受信装置及び送受信装置 | |
| JP3282611B2 (ja) | クロック再生システム及び方法 | |
| JPS6194429A (ja) | 位相同期回路 | |
| CA2138730C (en) | Clock signal regeneration method and apparatus | |
| WO2005057840A1 (ja) | クロックデータ再生回路 | |
| EP0942553A2 (en) | Oversampling type clock recovery circuit with power consumption reduced | |
| EP0746111A1 (en) | Phase-locked loop for clock recovery | |
| US7194057B2 (en) | System and method of oversampling high speed clock/data recovery | |
| US6222419B1 (en) | Over-sampling type clock recovery circuit using majority determination | |
| US6577167B1 (en) | Clock signal producing circuit immediately producing clock signal synchronized with input signal | |
| US5463664A (en) | DQPSK delay detection circuit that produces stable clock signal in response to both I and Q signals | |
| JPH08317007A (ja) | データ受信装置 | |
| JPH0428185B2 (ja) | ||
| US7136446B2 (en) | Method and apparatus for data and clock recovery in a biphase-coded data signal | |
| JPH118659A (ja) | クロックタイミング再生方法および回路 | |
| US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
| JP2000049877A (ja) | クロックタイミング再生回路 | |
| JPH05198101A (ja) | タイミング再生装置とオートスライサ装置 | |
| KR100413415B1 (ko) | 에이치디티브이(hdtv)의 타이밍 복원장치 | |
| JPS6058618B2 (ja) | バイポ−ラ符号再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080301 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |