JPH05198101A - タイミング再生装置とオートスライサ装置 - Google Patents
タイミング再生装置とオートスライサ装置Info
- Publication number
- JPH05198101A JPH05198101A JP22105492A JP22105492A JPH05198101A JP H05198101 A JPH05198101 A JP H05198101A JP 22105492 A JP22105492 A JP 22105492A JP 22105492 A JP22105492 A JP 22105492A JP H05198101 A JPH05198101 A JP H05198101A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- clock
- outputs
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 ディジタル信号を記録再生する磁気記録再生
装置に用いる、再生信号からビット位相を検出するタイ
ミング再生装置と、再生信号の振幅変動に対して比較の
識別レベルを応答させるオートスライサ装置に関するも
ので、データパターンに影響されず、安定なクロックを
発生させ、振幅変動に対して、正確に、安定な補正をか
ける装置を提供することを目的としている。 【構成】 タイミング再生装置は、ＰＲ（１，０，−
１）検出を前提に、２つの比較回路６，７で比較し、そ
れぞれ別々にクロック成分を検出し、位相誤差を検出し
て加算回路１７で位相誤差を加算する構成で、データパ
ターンに影響されず、正確なクロックを発生させるもの
であり、また、オートスライサ装置もタイミング点での
振幅変動を検出し、データパターンの影響を受けずに振
幅変動を補正するものである。
装置に用いる、再生信号からビット位相を検出するタイ
ミング再生装置と、再生信号の振幅変動に対して比較の
識別レベルを応答させるオートスライサ装置に関するも
ので、データパターンに影響されず、安定なクロックを
発生させ、振幅変動に対して、正確に、安定な補正をか
ける装置を提供することを目的としている。 【構成】 タイミング再生装置は、ＰＲ（１，０，−
１）検出を前提に、２つの比較回路６，７で比較し、そ
れぞれ別々にクロック成分を検出し、位相誤差を検出し
て加算回路１７で位相誤差を加算する構成で、データパ
ターンに影響されず、正確なクロックを発生させるもの
であり、また、オートスライサ装置もタイミング点での
振幅変動を検出し、データパターンの影響を受けずに振
幅変動を補正するものである。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号，音声信号を
ディジタル信号に変換して、記録再生するディジタル磁
気記録再生装置に関し、磁気記録媒体から再生された信
号からビット位相を検出するタイミング再生装置と、再
生信号の振幅変動を検出して比較の識別レベルを応答さ
せるオートスライサ装置に関するものである。
ディジタル信号に変換して、記録再生するディジタル磁
気記録再生装置に関し、磁気記録媒体から再生された信
号からビット位相を検出するタイミング再生装置と、再
生信号の振幅変動を検出して比較の識別レベルを応答さ
せるオートスライサ装置に関するものである。
【０００２】
【従来の技術】従来のタイミング再生装置の要部ブロッ
ク図例を図６に示す。
ク図例を図６に示す。
【０００３】磁気記録媒体３１から再生された信号は磁
気ヘッド３２を介して、イコライザ（以下、ＥＱと称
す）回路３３に出力される。ＥＱ回路３３では、３値検
出を前提としたパーシャルレスポンス波形（特に、ここ
では、インタリーブドＮＲＺＩ変調と共に使用されるＰ
Ｒ（１，０，−１）検出について説明する）にイコライ
ザされて比較回路３４，３５に出力される。
気ヘッド３２を介して、イコライザ（以下、ＥＱと称
す）回路３３に出力される。ＥＱ回路３３では、３値検
出を前提としたパーシャルレスポンス波形（特に、ここ
では、インタリーブドＮＲＺＩ変調と共に使用されるＰ
Ｒ（１，０，−１）検出について説明する）にイコライ
ザされて比較回路３４，３５に出力される。
【０００４】（Ｈ．Ｋｏｂａｙａｓｈｉ Ｄ．Ｔ．Ｔａ
ｎｇ 「Ａｐｌｉｃａｔｉｏｎ ｏｆ Ｐａｒｔｉａｌ
−ｒｅｓｐｏｎｓｅ Ｃｈａｎｎｅｌ Ｃｏｒｄｉｎｇ
ｔｏ Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ Ｓｙ
ｓｔｅｍｓ」 ＩＢＭ Ｊ．ＲＥＳ．ＤＥＶＥＬＯＰ
ＪＵＬＹ １９７０） ここでは、ＰＲ（１，０，−１）を前提としているた
め、比較回路３４，３５の出力をＥＸ−ＯＲ３６でＥＸ
−ＯＲすることで、２値データに変換できる。また、タ
イミング再生回路３７は、タンク回路３８、乗算回路３
９、ローパスフィルタ（以下、ＬＰＦと称す）４０、電
圧制御発振回路（以下、ＶＣＯと称す）４１から構成さ
れ、２値データからクロック成分を抜き出し、再生信号
に位相ロックさせることでビットタイミングを発生させ
る構成となっている（例えば、著；金子尚司 ＰＣＭ通
信の技術 産報出版）。
ｎｇ 「Ａｐｌｉｃａｔｉｏｎ ｏｆ Ｐａｒｔｉａｌ
−ｒｅｓｐｏｎｓｅ Ｃｈａｎｎｅｌ Ｃｏｒｄｉｎｇ
ｔｏ Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ Ｓｙ
ｓｔｅｍｓ」 ＩＢＭ Ｊ．ＲＥＳ．ＤＥＶＥＬＯＰ
ＪＵＬＹ １９７０） ここでは、ＰＲ（１，０，−１）を前提としているた
め、比較回路３４，３５の出力をＥＸ−ＯＲ３６でＥＸ
−ＯＲすることで、２値データに変換できる。また、タ
イミング再生回路３７は、タンク回路３８、乗算回路３
９、ローパスフィルタ（以下、ＬＰＦと称す）４０、電
圧制御発振回路（以下、ＶＣＯと称す）４１から構成さ
れ、２値データからクロック成分を抜き出し、再生信号
に位相ロックさせることでビットタイミングを発生させ
る構成となっている（例えば、著；金子尚司 ＰＣＭ通
信の技術 産報出版）。
【０００５】次に、従来のオートスライサ装置の要部ブ
ロック図例を図８に、動作タイミングを図９に示す。基
本的には、コンパレータ５１の出力データから、両エッ
ジ検出回路５５で両エッジを検出し、チャージ時間検出
回路５６、ディスチャージ時間検出回路５７で、データ
ラッチパルス生成回路５４から再生されたラッチクロッ
クと、両エッジ検出回路５５から出力されたエッジ位置
とを比較して、チャージ、ディスチャージ時間を検出
し、コンデンサ６０に識別レベルに相当する電荷をチャ
ージする。即ち、識別レベルをラッチクロックの立ち上
がりエッジがデータの中央になるように動作させるので
ある（例えば、著；山下光良、皆川裕安現代ディジタル
オーディオ技術 オーム社）。
ロック図例を図８に、動作タイミングを図９に示す。基
本的には、コンパレータ５１の出力データから、両エッ
ジ検出回路５５で両エッジを検出し、チャージ時間検出
回路５６、ディスチャージ時間検出回路５７で、データ
ラッチパルス生成回路５４から再生されたラッチクロッ
クと、両エッジ検出回路５５から出力されたエッジ位置
とを比較して、チャージ、ディスチャージ時間を検出
し、コンデンサ６０に識別レベルに相当する電荷をチャ
ージする。即ち、識別レベルをラッチクロックの立ち上
がりエッジがデータの中央になるように動作させるので
ある（例えば、著；山下光良、皆川裕安現代ディジタル
オーディオ技術 オーム社）。
【０００６】
【発明が解決しようとする課題】従来の、タンク回路を
用いたタイミング再生装置は、データパターンによっ
て、タンク回路から出力される波形の位相が変化する。
即ち、図７の（ａ）には、ＥＱ回路３３から出力される
再生波形を示し、通常は、Ａ0，Ｂ0，Ｃ0，ｄ0点で、ほ
とんど同一確率で識別されるため、タンク回路から出力
される波形は（ｂ）にしめす波形に平均化された位相と
なる。しかし、データパターンが（ａ）に示すｗ１のよ
うな、特別な波形が連続した場合は、識別レベルＣ１で
識別された波形は（ｃ）となり、識別レベルＣ２で識別
された波形は（ｄ）（ただし、−１を１として記述）と
なるため、（ｃ）と（ｄ）とのＥＸ−ＯＲをとると
（ｅ）の波形になる。よって、タンク回路３８では、立
ち下がりエッジから発生される（イ）の波形と立ち下が
りエッジから発生する（ロ）の波形が得られ、結局、出
力される波形は実線波形となり、前述の（ｂ）の波形と
は、π／２位相が異なるため、再生されるクロックがビ
ットスリップをおこす問題が生じる。従って、データパ
ターンの偏りによって、再生されるクロックの位相がシ
フトされることになり、タイミングが正確に検出できな
い問題が生じる。
用いたタイミング再生装置は、データパターンによっ
て、タンク回路から出力される波形の位相が変化する。
即ち、図７の（ａ）には、ＥＱ回路３３から出力される
再生波形を示し、通常は、Ａ0，Ｂ0，Ｃ0，ｄ0点で、ほ
とんど同一確率で識別されるため、タンク回路から出力
される波形は（ｂ）にしめす波形に平均化された位相と
なる。しかし、データパターンが（ａ）に示すｗ１のよ
うな、特別な波形が連続した場合は、識別レベルＣ１で
識別された波形は（ｃ）となり、識別レベルＣ２で識別
された波形は（ｄ）（ただし、−１を１として記述）と
なるため、（ｃ）と（ｄ）とのＥＸ−ＯＲをとると
（ｅ）の波形になる。よって、タンク回路３８では、立
ち下がりエッジから発生される（イ）の波形と立ち下が
りエッジから発生する（ロ）の波形が得られ、結局、出
力される波形は実線波形となり、前述の（ｂ）の波形と
は、π／２位相が異なるため、再生されるクロックがビ
ットスリップをおこす問題が生じる。従って、データパ
ターンの偏りによって、再生されるクロックの位相がシ
フトされることになり、タイミングが正確に検出できな
い問題が生じる。
【０００７】次に、従来のオートスライサ装置では、積
分検出など、データのエッジとクロックとの位相関係
が、コサインロールオフ特性を前提として一定位相関係
になるものに対しては成り立つが、７図の（ａ）に示す
ようなＰＲ（１，０，−１）を前提とした３値検出の場
合は、エッジ位置が、Ａ0，Ｂ0，Ｃ0，ｄ0点になり、デ
ータパターンによって識別レベルがふられる問題がおこ
る。
分検出など、データのエッジとクロックとの位相関係
が、コサインロールオフ特性を前提として一定位相関係
になるものに対しては成り立つが、７図の（ａ）に示す
ようなＰＲ（１，０，−１）を前提とした３値検出の場
合は、エッジ位置が、Ａ0，Ｂ0，Ｃ0，ｄ0点になり、デ
ータパターンによって識別レベルがふられる問題がおこ
る。
【０００８】また、簡単に、識別レベルをＥＱ回路から
出力された信号の振幅レベルから検出すれば、前述のよ
うな問題は起こらないが、コサインロールオフ率、およ
び、データパターンによって振幅レベルが変化するた
め、前述同様、識別レベルが変化する問題が生じる。
出力された信号の振幅レベルから検出すれば、前述のよ
うな問題は起こらないが、コサインロールオフ率、およ
び、データパターンによって振幅レベルが変化するた
め、前述同様、識別レベルが変化する問題が生じる。
【０００９】本発明はかかる点に鑑みてなされたもの
で、前述したビットスリップがＰＲ（１，０，−１）を
前提にしたとしても起こらないタイミング再生装置を提
供することと、データパターンによって識別レベルが変
化しないオートスライサ装置を提供することを目的とし
ている。
で、前述したビットスリップがＰＲ（１，０，−１）を
前提にしたとしても起こらないタイミング再生装置を提
供することと、データパターンによって識別レベルが変
化しないオートスライサ装置を提供することを目的とし
ている。
【００１０】
【課題を解決するための手段】本発明のタイミング再生
装置は、上記目的を達成するために、映像信号，音声信
号をディジタル信号に変換して、記録再生するディジタ
ル磁気記録再生装置であって、磁気記録媒体から再生さ
れた信号を３値検出を前提としたパーシャルレスポンス
波形にイコライザするイコライザ回路と、前記イコライ
ザ回路の出力を識別する２つの比較回路と、前記２つの
比較回路の出力からそれぞれクロック成分を抽出する２
つのクロック成分検出回路と、前記２つのクロック成分
検出回路の出力と電圧制御発振回路の出力とから位相誤
差をそれぞれ検出する２つの位相比較回路と、前記２つ
の位相比較回路の出力を加算する加算回路と、前記加算
回路の出力から不要成分を除去するローパスフィルタと
前記ローパスフィルタの出力に従って、クロックを発生
する電圧制御発振回路とを備えたものである。
装置は、上記目的を達成するために、映像信号，音声信
号をディジタル信号に変換して、記録再生するディジタ
ル磁気記録再生装置であって、磁気記録媒体から再生さ
れた信号を３値検出を前提としたパーシャルレスポンス
波形にイコライザするイコライザ回路と、前記イコライ
ザ回路の出力を識別する２つの比較回路と、前記２つの
比較回路の出力からそれぞれクロック成分を抽出する２
つのクロック成分検出回路と、前記２つのクロック成分
検出回路の出力と電圧制御発振回路の出力とから位相誤
差をそれぞれ検出する２つの位相比較回路と、前記２つ
の位相比較回路の出力を加算する加算回路と、前記加算
回路の出力から不要成分を除去するローパスフィルタと
前記ローパスフィルタの出力に従って、クロックを発生
する電圧制御発振回路とを備えたものである。
【００１１】また、本発明のオートスライサ装置は、映
像信号、音声信号をディジタル信号に変換して、記録再
生するディジタル磁気記録再生装置であって、磁気記録
媒体から再生された信号を３値検出を前提としたパーシ
ャルレスポンス波形にイコライザし、振幅変動を補正す
るイコライザ回路と、前記イコライザ回路の出力を識別
する２つの比較回路と、前記２つの比較回路の出力から
ビット同期の位相情報を検出し、ビット同期位置を示す
クロックを発生するタイミング再生回路と、前記タイミ
ング再生回路の出力であるクロックを用いて前記２つの
比較回路の出力のビット同期位置をサンプリングする２
つのデータサンプリング回路と、前記２つのデータサン
プリング回路の出力を減算する減算回路と、前記イコラ
イザ回路の出力と前記減算回路の出力とを乗算する乗算
回路と、前記乗算回路の出力から振幅変動成分を抜きだ
し、前記イコライザ回路に出力するローパスフィルタ
と、前記乗算回路の出力から前記イコライザ回路で補正
できなかった振幅変動成分を抜き出し、前記比較の識別
レベルを出力するローパスフィルタと、を備えたもので
ある。
像信号、音声信号をディジタル信号に変換して、記録再
生するディジタル磁気記録再生装置であって、磁気記録
媒体から再生された信号を３値検出を前提としたパーシ
ャルレスポンス波形にイコライザし、振幅変動を補正す
るイコライザ回路と、前記イコライザ回路の出力を識別
する２つの比較回路と、前記２つの比較回路の出力から
ビット同期の位相情報を検出し、ビット同期位置を示す
クロックを発生するタイミング再生回路と、前記タイミ
ング再生回路の出力であるクロックを用いて前記２つの
比較回路の出力のビット同期位置をサンプリングする２
つのデータサンプリング回路と、前記２つのデータサン
プリング回路の出力を減算する減算回路と、前記イコラ
イザ回路の出力と前記減算回路の出力とを乗算する乗算
回路と、前記乗算回路の出力から振幅変動成分を抜きだ
し、前記イコライザ回路に出力するローパスフィルタ
と、前記乗算回路の出力から前記イコライザ回路で補正
できなかった振幅変動成分を抜き出し、前記比較の識別
レベルを出力するローパスフィルタと、を備えたもので
ある。
【００１２】
【作用】本発明のタイミング再生装置は、２つの位相比
較回路を設けて、前記３値アイパターンの上側と下側と
から、それぞれ別々に位相誤差を検出し、前記２つの位
相比較回路の出力を加算回路て加算し、位相誤差を平均
化する構成となっている。
較回路を設けて、前記３値アイパターンの上側と下側と
から、それぞれ別々に位相誤差を検出し、前記２つの位
相比較回路の出力を加算回路て加算し、位相誤差を平均
化する構成となっている。
【００１３】従って、前記３値アイパターンの性質か
ら、即ち、上側と下側のアイパターンが対で存在し、前
記２つの位相比較回路から出力される位相誤差が検出す
べき真のビット同期位置に対して、大きさが同一で位相
誤差方向が互いに逆方向のオフセットをもつという性質
から、前記加算回路から出力される位相誤差は、常に、
ビット同期位置を正確に示すことになる。よって、前記
加算回路の出力に従って、電圧制御発振回路でクロック
を発生させれば、従来例のようなビットスリップは起こ
らず、正確なクロックを発生することができる。また、
本発明のオートスライサ装置は、振幅情報から識別レベ
ルを検出しているため、パーシャルレスポンス波形を前
提としても、従来例のごとく、検出誤差が生じることが
ない。
ら、即ち、上側と下側のアイパターンが対で存在し、前
記２つの位相比較回路から出力される位相誤差が検出す
べき真のビット同期位置に対して、大きさが同一で位相
誤差方向が互いに逆方向のオフセットをもつという性質
から、前記加算回路から出力される位相誤差は、常に、
ビット同期位置を正確に示すことになる。よって、前記
加算回路の出力に従って、電圧制御発振回路でクロック
を発生させれば、従来例のようなビットスリップは起こ
らず、正確なクロックを発生することができる。また、
本発明のオートスライサ装置は、振幅情報から識別レベ
ルを検出しているため、パーシャルレスポンス波形を前
提としても、従来例のごとく、検出誤差が生じることが
ない。
【００１４】さらに、前述のごとく、振幅情報から識別
レベルを制御した場合、コサインロールオフ率とデータ
パターンによって、ピーク振幅値が変動するが、タイミ
ング再生回路から出力されたクロックで、２つの比較回
路から出力されたデータをサンプリングすることによっ
て、データ打ち抜きのタイミングを検出し、これとイコ
ライザ回路からの出力とを乗算することで、打ち抜き時
の振幅情報のみを検出しているので、上記コサインロー
ルオフ率とデータパターンによる影響を受けない。
レベルを制御した場合、コサインロールオフ率とデータ
パターンによって、ピーク振幅値が変動するが、タイミ
ング再生回路から出力されたクロックで、２つの比較回
路から出力されたデータをサンプリングすることによっ
て、データ打ち抜きのタイミングを検出し、これとイコ
ライザ回路からの出力とを乗算することで、打ち抜き時
の振幅情報のみを検出しているので、上記コサインロー
ルオフ率とデータパターンによる影響を受けない。
【００１５】また、振幅変動の大部分はイコライザ回路
でゲインをコントロールして補正し、残留する成分は、
２つの比較回路の識別レベルを可変することで補正する
構成となっている。基本的には、イコライザ回路でゲイ
ンをコントロールしてすべての周波数領域を補正するこ
とがアイパターンの識別にとって有利であるが、瞬時応
答をゲインコントロールで行なうことは、応答の不安定
要素となり、望ましくない。よって、前述のごとく、残
留する振幅変動成分のみを識別レベルで補正する構成と
なっている。
でゲインをコントロールして補正し、残留する成分は、
２つの比較回路の識別レベルを可変することで補正する
構成となっている。基本的には、イコライザ回路でゲイ
ンをコントロールしてすべての周波数領域を補正するこ
とがアイパターンの識別にとって有利であるが、瞬時応
答をゲインコントロールで行なうことは、応答の不安定
要素となり、望ましくない。よって、前述のごとく、残
留する振幅変動成分のみを識別レベルで補正する構成と
なっている。
【００１６】
【実施例】以下、本発明の第１のタイミング再生装置の
実施例について、図面を参照しながら説明する。
実施例について、図面を参照しながら説明する。
【００１７】図１は、本発明の第１の実施例におけるタ
イミング再生装置の要部ブロック図である。磁気記録媒
体１には、映像信号、および、音声信号がディジタル信
号に変換されて記録されており、磁気ヘッド１を介して
再生される。再生された信号は、ＡＧＣ４、および、Ｅ
Ｑ５から構成されるＥＱ回路３でもって、３値検出、即
ち、ＰＲ（１，０，−１）検出を前提とした波形に振幅
レベルを補正しながら、イコライザされる。比較回路
６，７では、ＥＱ回路３から出力された信号の中心レベ
ルから上側と下側に識別レベルを設け、それぞれ識別を
行い、２つの２値データを出力する。
イミング再生装置の要部ブロック図である。磁気記録媒
体１には、映像信号、および、音声信号がディジタル信
号に変換されて記録されており、磁気ヘッド１を介して
再生される。再生された信号は、ＡＧＣ４、および、Ｅ
Ｑ５から構成されるＥＱ回路３でもって、３値検出、即
ち、ＰＲ（１，０，−１）検出を前提とした波形に振幅
レベルを補正しながら、イコライザされる。比較回路
６，７では、ＥＱ回路３から出力された信号の中心レベ
ルから上側と下側に識別レベルを設け、それぞれ識別を
行い、２つの２値データを出力する。
【００１８】同一構成のクロック成分検出回路９，１０
は、遅延線（ＤＬ）１１，１３とＥＸ−ＯＲ回路１２，
１４から構成され、それぞれＤＬ１１，１３は、比較回
路６，７から出力されたデータをクロック周期Ｔの半分
の時間（Ｔ／２）だけ遅延する。
は、遅延線（ＤＬ）１１，１３とＥＸ−ＯＲ回路１２，
１４から構成され、それぞれＤＬ１１，１３は、比較回
路６，７から出力されたデータをクロック周期Ｔの半分
の時間（Ｔ／２）だけ遅延する。
【００１９】また、ＥＸ−ＯＲ回路１２，１４では、前
記ＤＬ１１，１３の出力と前記比較６，７の出力とのＥ
Ｘ−ＯＲをとり、クロック成分を検出する。即ち、理論
的には、１つのエッジに対して、１つのクロックの方形
波があるものとしてクロック波形を挿入し、クロック成
分を発生させるのである。
記ＤＬ１１，１３の出力と前記比較６，７の出力とのＥ
Ｘ−ＯＲをとり、クロック成分を検出する。即ち、理論
的には、１つのエッジに対して、１つのクロックの方形
波があるものとしてクロック波形を挿入し、クロック成
分を発生させるのである。
【００２０】ここで、比較回路６，７の出力をＥＸ−Ｏ
Ｒしてクロック成分を検出しない理由を、図２の波形に
従って説明する。図２の（ａ）は、ＥＱ回路３からの出
力であり、１，０，−１は、データの振幅値とともに、
打ち抜きタイミング位置を示し、Ｃ１，Ｃ２は、識別レ
ベルを示しており、信号波形Ｗ２が再生されたとして以
下説明を行う。比較回路６，７から出力されるデータ
は、それぞれ（ｂ），（ｃ）（ただし、（ｃ）のみ−１
を１として記述）に示す波形となる。次に、データ
（ｂ），（ｃ）のＥＸ−ＯＲをとれば（ｄ）の波形が得
られ、クロック成分検出９，１０に通すと（ｇ）の波形
が得られる。ここで、（ｇ）の波形をみれば明らかなよ
うに、クロックの２倍の周波数成分が生じ、正確な位相
検出ができなくなる。よって、本実施例では、データ
（ｂ），（ｃ）それぞれをクロック成分検出回路６，７
に通し、（ｅ），（ｆ）の波形を発生させ、それぞれ別
個に位相比較する構成となっている。（ｅ），（ｆ）の
波形をみればわかるように、クロックの２倍の成分は生
じず、正確な位相比較ができる。
Ｒしてクロック成分を検出しない理由を、図２の波形に
従って説明する。図２の（ａ）は、ＥＱ回路３からの出
力であり、１，０，−１は、データの振幅値とともに、
打ち抜きタイミング位置を示し、Ｃ１，Ｃ２は、識別レ
ベルを示しており、信号波形Ｗ２が再生されたとして以
下説明を行う。比較回路６，７から出力されるデータ
は、それぞれ（ｂ），（ｃ）（ただし、（ｃ）のみ−１
を１として記述）に示す波形となる。次に、データ
（ｂ），（ｃ）のＥＸ−ＯＲをとれば（ｄ）の波形が得
られ、クロック成分検出９，１０に通すと（ｇ）の波形
が得られる。ここで、（ｇ）の波形をみれば明らかなよ
うに、クロックの２倍の周波数成分が生じ、正確な位相
検出ができなくなる。よって、本実施例では、データ
（ｂ），（ｃ）それぞれをクロック成分検出回路６，７
に通し、（ｅ），（ｆ）の波形を発生させ、それぞれ別
個に位相比較する構成となっている。（ｅ），（ｆ）の
波形をみればわかるように、クロックの２倍の成分は生
じず、正確な位相比較ができる。
【００２１】次に図１に戻り、位相比較回路（以下、Ｐ
Ｃと称す）１５，１６では、クロック成分検出回路９，
１０からの出力とＶＣＯ１９からの出力との位相比較を
行なう。ただし、前記ＰＣ１５，１６では、比較回路
６，７のエッジが存在する１クロック期間のみ行い、エ
ッジがない場合は、直前の位相比較データをホールドす
る構成とし、データがない場合でも安定に動作する構成
とする。加算回路１７では、ＰＣ１５，１６の出力デー
タをアナログ的に加算を行い、ＬＰＦ１８で高域周波数
の不要成分を分離し、ＶＣＯ１９に出力し、ＶＣＯ１９
では、ＬＰＦ１８の電圧にしたがって、再生信号に位相
同期した再生クロックを発生する。
Ｃと称す）１５，１６では、クロック成分検出回路９，
１０からの出力とＶＣＯ１９からの出力との位相比較を
行なう。ただし、前記ＰＣ１５，１６では、比較回路
６，７のエッジが存在する１クロック期間のみ行い、エ
ッジがない場合は、直前の位相比較データをホールドす
る構成とし、データがない場合でも安定に動作する構成
とする。加算回路１７では、ＰＣ１５，１６の出力デー
タをアナログ的に加算を行い、ＬＰＦ１８で高域周波数
の不要成分を分離し、ＶＣＯ１９に出力し、ＶＣＯ１９
では、ＬＰＦ１８の電圧にしたがって、再生信号に位相
同期した再生クロックを発生する。
【００２２】ここで、図２の（ａ）のＡ0，ｄ0点、ある
いは、Ｃ0，Ｂ0点は、再生信号において、クロックに対
し、ＰＲ（１，０，−１）検出を前提とした場合は、ペ
アーで存在し、同一量の遅れ、進みの位相関係となって
いる。よって、前述のごとく、図１、加算回路１７で、
２つのＰＣ１５，１６の出力を加算すれば、平均化され
て正確な位相誤差が常に得られることになり、従来例の
ごとく、ビットスリップを起こすことがない。さらに、
振幅変動が発生し、前記比較回路６，７で出力データの
エッジ位置が変化しても、２つのＰＣ１５，１６で検出
される位相誤差のペア状態は維持されるため、振幅変動
の影響を除去することができる。
いは、Ｃ0，Ｂ0点は、再生信号において、クロックに対
し、ＰＲ（１，０，−１）検出を前提とした場合は、ペ
アーで存在し、同一量の遅れ、進みの位相関係となって
いる。よって、前述のごとく、図１、加算回路１７で、
２つのＰＣ１５，１６の出力を加算すれば、平均化され
て正確な位相誤差が常に得られることになり、従来例の
ごとく、ビットスリップを起こすことがない。さらに、
振幅変動が発生し、前記比較回路６，７で出力データの
エッジ位置が変化しても、２つのＰＣ１５，１６で検出
される位相誤差のペア状態は維持されるため、振幅変動
の影響を除去することができる。
【００２３】また、図２の（ｅ），（ｆ）をみれば明ら
かなように、３値アイパターンの上側、あるいは、下
側、どちらか、１つの比較出力を用いて位相誤差を検出
することは可能であるが、応答速度を考慮した場合、検
出エッジ数で決定される。よって、３値アイパターンの
上側、あるいは、下側、どちらか、１つの比較出力を用
いたものに比べ、本発明のごとく、下側、上側、両方を
用いれば、応答速度を２倍、速くすることができる。
かなように、３値アイパターンの上側、あるいは、下
側、どちらか、１つの比較出力を用いて位相誤差を検出
することは可能であるが、応答速度を考慮した場合、検
出エッジ数で決定される。よって、３値アイパターンの
上側、あるいは、下側、どちらか、１つの比較出力を用
いたものに比べ、本発明のごとく、下側、上側、両方を
用いれば、応答速度を２倍、速くすることができる。
【００２４】なお、本実施例のタイミング再生装置は、
線形特性を有するアナログ乗算回路とアナログ加算回路
とを使用して、図３に示す第２の実施例ように構成する
ことも可能である。即ち、図１のクロック成分検出回路
９，１０では、ＥＸ−ＯＲ回路１２，１４でクロック成
分の検出を行っていたが、図３では、アナログ乗算回路
６１，６２を用いて、それぞれのクロック成分を抽出
し、アナログ乗算回路６１，６２の出力を加算回路１７
で線形加算する。次に、加算回路１７の出力とＶＣＯ１
９の出力（クロック）とをアナログ乗算回路６３で乗算
して位相誤差を検出しても、図１と同等の特性を実現す
ることができる。よって、図１の構成では、ＰＣを２つ
用いて実現したが、図３のように構成することで、ＰＣ
１個で実現することでき、回路を簡単化することができ
る。
線形特性を有するアナログ乗算回路とアナログ加算回路
とを使用して、図３に示す第２の実施例ように構成する
ことも可能である。即ち、図１のクロック成分検出回路
９，１０では、ＥＸ−ＯＲ回路１２，１４でクロック成
分の検出を行っていたが、図３では、アナログ乗算回路
６１，６２を用いて、それぞれのクロック成分を抽出
し、アナログ乗算回路６１，６２の出力を加算回路１７
で線形加算する。次に、加算回路１７の出力とＶＣＯ１
９の出力（クロック）とをアナログ乗算回路６３で乗算
して位相誤差を検出しても、図１と同等の特性を実現す
ることができる。よって、図１の構成では、ＰＣを２つ
用いて実現したが、図３のように構成することで、ＰＣ
１個で実現することでき、回路を簡単化することができ
る。
【００２５】次に、本発明の第３のオートスライサ装置
の実施例について、図面を参照しながら説明する。図４
は、本発明の第３の実施例におけるオートスライサ装置
の要部ブロック図であり、図１と同一構成の部分は、図
１と同一の番号を付す。磁気記録媒体１には、映像信
号、および、音声信号がディジタル信号に変換されて記
録されており、磁気ヘッド２を介して再生される。ＥＱ
回路３は、ＡＧＣ４，ＥＱ５とによって構成され、ＡＧ
Ｃ４では、再生信号の振幅値が一定になるようにゲイン
コントロールを施し、ＥＱ５に出力する。ＥＱ５では、
ＰＲ（１，０，−１）検出を前提とした波形になるよう
にイコライザを行い、比較回路６，７，及び、乗算回路
２３に出力する。比較回路６，７では、３値検出を行
い、３値アイパターンの上側、下側、それぞれを識別
し、２値データを出力する。タイミング再生回路８は、
前述した図１と同様に再生クロックを発生させる。
の実施例について、図面を参照しながら説明する。図４
は、本発明の第３の実施例におけるオートスライサ装置
の要部ブロック図であり、図１と同一構成の部分は、図
１と同一の番号を付す。磁気記録媒体１には、映像信
号、および、音声信号がディジタル信号に変換されて記
録されており、磁気ヘッド２を介して再生される。ＥＱ
回路３は、ＡＧＣ４，ＥＱ５とによって構成され、ＡＧ
Ｃ４では、再生信号の振幅値が一定になるようにゲイン
コントロールを施し、ＥＱ５に出力する。ＥＱ５では、
ＰＲ（１，０，−１）検出を前提とした波形になるよう
にイコライザを行い、比較回路６，７，及び、乗算回路
２３に出力する。比較回路６，７では、３値検出を行
い、３値アイパターンの上側、下側、それぞれを識別
し、２値データを出力する。タイミング再生回路８は、
前述した図１と同様に再生クロックを発生させる。
【００２６】次に、データサンプリング回路２０，２
１、減算回路２２については、図５に示すタイミング波
形図で説明する。図５の（ａ），（ｂ）は、比較回路
６，７からの出力データを示し、（ｂ）は、３値アイパ
ターンの下側の比較データで、−１を１、０を０として
記述している。また、（ｃ）は、再生クロック波形を示
し、（ｄ）はデータサンプリング回路２０で（ａ）を
（ｃ）でサンプリングした出力データを示す。同様に、
（ｅ）は、データサンプリング回路２１で（ｂ）を
（ｃ）でサンプリングした出力データを示す。減算回路
２２では、図５の（ｄ）の波形から（ｅ）の波形を減算
し、（ｆ）の波形を出力する。即ち、極性とタイミング
点を同時に示す波形を出力する。
１、減算回路２２については、図５に示すタイミング波
形図で説明する。図５の（ａ），（ｂ）は、比較回路
６，７からの出力データを示し、（ｂ）は、３値アイパ
ターンの下側の比較データで、−１を１、０を０として
記述している。また、（ｃ）は、再生クロック波形を示
し、（ｄ）はデータサンプリング回路２０で（ａ）を
（ｃ）でサンプリングした出力データを示す。同様に、
（ｅ）は、データサンプリング回路２１で（ｂ）を
（ｃ）でサンプリングした出力データを示す。減算回路
２２では、図５の（ｄ）の波形から（ｅ）の波形を減算
し、（ｆ）の波形を出力する。即ち、極性とタイミング
点を同時に示す波形を出力する。
【００２７】次に、図４にもどり、減算回路２２の出力
とＥＱ回路３との出力を乗算回路２３で乗算する。これ
によって、タイミング点での再生振幅値を検出すること
ができる。ここでは、ＰＲ（１，０，−１）検出を前提
にしているため、基本的には、コサインロールオフ波形
にのっとった波形がＥＱ回路３から出力される。よっ
て、タイミング点では、どのようなデータパターンであ
ろうが、振幅値が変動しないかぎり同一振幅値となり、
正確な振幅変動が検出できる。ＬＰＦ２４では、乗算回
路２３の出力から不要成分を除去し、前記ＡＧＣ４に出
力し、ＬＰＦ２５では、乗算回路２３の出力から不要成
分を除去し、振幅変動の残留成分のみを取り出し、比較
回路６，７に出力する。ＡＧＣ４では、ＬＰＦ２４の出
力に従って、振幅変動の成分について補正し、比較回路
６，７では、ＬＰＦ２５の出力に従って、ＡＧＣ４で補
正できなかった残留振幅変動成分について識別レベルを
補正する。よって、前述のごとく構成することでＡＧＣ
で応答できない、残留振幅変動成分は比較回路６，７の
識別レベルで補正でき、振幅変動に対して、正確に、安
定な動作をさせることができる。
とＥＱ回路３との出力を乗算回路２３で乗算する。これ
によって、タイミング点での再生振幅値を検出すること
ができる。ここでは、ＰＲ（１，０，−１）検出を前提
にしているため、基本的には、コサインロールオフ波形
にのっとった波形がＥＱ回路３から出力される。よっ
て、タイミング点では、どのようなデータパターンであ
ろうが、振幅値が変動しないかぎり同一振幅値となり、
正確な振幅変動が検出できる。ＬＰＦ２４では、乗算回
路２３の出力から不要成分を除去し、前記ＡＧＣ４に出
力し、ＬＰＦ２５では、乗算回路２３の出力から不要成
分を除去し、振幅変動の残留成分のみを取り出し、比較
回路６，７に出力する。ＡＧＣ４では、ＬＰＦ２４の出
力に従って、振幅変動の成分について補正し、比較回路
６，７では、ＬＰＦ２５の出力に従って、ＡＧＣ４で補
正できなかった残留振幅変動成分について識別レベルを
補正する。よって、前述のごとく構成することでＡＧＣ
で応答できない、残留振幅変動成分は比較回路６，７の
識別レベルで補正でき、振幅変動に対して、正確に、安
定な動作をさせることができる。
【００２８】また、本発明第３の実施例に本発明第１の
実施例のタイミング再生装置を用いれば、第１の実施例
は振幅変動に影響されずビット同期位置を検出できるた
め、振幅変動を補正する制御ループとビット同期位置を
検出する制御ループとは独立に扱うことができる。な
お、図４に示すＬＰＦ２４，２５を同ーＬＰＦ、一個で
構成し、ＡＧＣ４、比較回路６，７に同一振幅変動検出
信号を出力しても、図４と同様の効果をあげることこと
ができる。
実施例のタイミング再生装置を用いれば、第１の実施例
は振幅変動に影響されずビット同期位置を検出できるた
め、振幅変動を補正する制御ループとビット同期位置を
検出する制御ループとは独立に扱うことができる。な
お、図４に示すＬＰＦ２４，２５を同ーＬＰＦ、一個で
構成し、ＡＧＣ４、比較回路６，７に同一振幅変動検出
信号を出力しても、図４と同様の効果をあげることこと
ができる。
【００２９】
【発明の効果】以上述べてきたように、本発明のタイミ
ング再生装置によれば、従来例のようなビットスリップ
は、発生せず、正確に再生クロックを発生することがで
きる。また、２つのＰＣを用いて別々に位相誤差を検出
する構成となっているため、クロックの２倍の周波数は
発生せず、正確に位相誤差を検出できる。しかも、３値
アイパターンの上側、下側を用いて位相誤差を検出して
いるので、上側、あるいは、下側、一方を用いたものと
比較して応答速度を２倍にすることができる。
ング再生装置によれば、従来例のようなビットスリップ
は、発生せず、正確に再生クロックを発生することがで
きる。また、２つのＰＣを用いて別々に位相誤差を検出
する構成となっているため、クロックの２倍の周波数は
発生せず、正確に位相誤差を検出できる。しかも、３値
アイパターンの上側、下側を用いて位相誤差を検出して
いるので、上側、あるいは、下側、一方を用いたものと
比較して応答速度を２倍にすることができる。
【００３０】また、本発明のオートスライサ装置では、
位相情報の代わりに、振幅値から、識別レベルを制御し
ているため、ＰＲ（１，０，−１）を前提としても、正
確に、制御できる。さらに、本来振幅値が一定となる識
別タイミング点で、極性を含めて振幅変動情報を検出し
ているため、データパターン、および、コサインロール
オフ率等の影響を受けることがない。また、振幅変動の
大部分は、ＡＧＣで補正し、残留する振幅変動成分のみ
を識別レベルで補正する構成となっているため、正確
で、安定な制御をかけることができる。
位相情報の代わりに、振幅値から、識別レベルを制御し
ているため、ＰＲ（１，０，−１）を前提としても、正
確に、制御できる。さらに、本来振幅値が一定となる識
別タイミング点で、極性を含めて振幅変動情報を検出し
ているため、データパターン、および、コサインロール
オフ率等の影響を受けることがない。また、振幅変動の
大部分は、ＡＧＣで補正し、残留する振幅変動成分のみ
を識別レベルで補正する構成となっているため、正確
で、安定な制御をかけることができる。
【図１】本発明の第１の実施例におけるタイミング再生
装置の構成を示す要部ブロック図
装置の構成を示す要部ブロック図
【図２】同実施例におけるタイミング再生装置の動作タ
イミングを示す波形図
イミングを示す波形図
【図３】本発明の第２の実施例におけるタイミング再生
装置の構成を示す要部ブロック図
装置の構成を示す要部ブロック図
【図４】本発明の第３の実施例におけるオートスライサ
装置の構成を示す要部ブロック図
装置の構成を示す要部ブロック図
【図５】同実施例におけるオートスライサ装置の動作タ
イミングを示す波形図
イミングを示す波形図
【図６】従来のタイミング再生装置の一例の構成を示す
要部ブロック図
要部ブロック図
【図７】同従来のタイミング再生装置の動作タイミング
を示す波形図
を示す波形図
【図８】従来のオートスライサ装置の一例の構成を示す
要部ブロック図
要部ブロック図
【図９】同従来のオートスライサ装置の動作タイミング
を示す波形図
を示す波形図
１ 磁気記録媒体 ２ 磁気ヘッド ３ ＥＱ回路（イコライザ回路） ４ ＡＧＣ ５ ＥＱ（イコライザ） ６，７ 比較回路 ８ タイミング再生回路 ９，１０ クロック成分検出回路 １１，１３ ＤＬ（遅延線） １２，１４ ＥＸ−ＯＲ回路 １５，１６ ＰＣ（位相比較回路） １７ 加算回路 １８，２４，２５ ＬＰＦ １９ ＶＣＯ（電圧制御発振回路） ２０，２１ データサンプリング回路 ２２ 減算回路 ２３ 乗算回路 ６１，６２，６３ アナログ乗算回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 清一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (5)
- 【請求項１】映像信号、音声信号をディジタル信号に変
換して、記録再生するディジタル磁気記録再生装置であ
って、 磁気記録媒体から再生された信号を３値検出を前提とし
たパーシャルレスポンス波形にイコライザするイコライ
ザ回路と、 前記イコライザ回路の出力を識別する２つの比較回路
と、 前記２つの比較回路の出力からそれぞれクロック成分を
抽出する２つのクロック成分検出回路と、 前記２つのクロック成分検出回路の出力と電圧制御発振
回路の出力とから位相誤差をそれぞれ検出する２つの位
相比較回路と、 前記２つの位相比較回路の出力を加算する加算回路と、 前記加算回路の出力から不要成分を除去するローパスフ
ィルタと、 前記ローパスフィルタの出力に従って、クロックを発生
する前記電圧制御発振回路と、から構成されたことを特
徴とするタイミング再生装置。 - 【請求項２】前記クロック成分検出回路は、クロック周
期をＴとした時、Ｔ／２時間、前記比較回路の出力を遅
らせる遅延線と、前記遅延線の出力と前記比較回路の出
力とのＥＸ−ＯＲをとるＥＸ−ＯＲ回路と、から構成さ
れたことを特徴とする請求項１記載のタイミング再生装
置。 - 【請求項３】映像信号、音声信号をディジタル信号に変
換して、記録再生するディジタル磁気記録再生装置であ
って、 磁気記録媒体から再生された信号を３値検出を前提とし
たパーシャルレスポンス波形にイコライザするイコライ
ザ回路と、 前記イコライザ回路の出力を識別する２つの比較回路
と、 前記２つの比較回路の出力からそれぞれクロック成分を
抽出する２つのクロック成分検出回路と、 前記２つのクロック成分検出回路の出力を線形加算する
加算回路と、 前記加算回路出力と電圧制御発振回路の出力とから位相
誤差を検出する位相比較回路と、 前記位相比較回路の出力から不要成分を除去するローパ
スフィルタと前記ローパスフィルタの出力に従って、ク
ロックを発生する前記電圧制御発振回路と、から構成さ
れたことを特徴とするタイミング再生装置。 - 【請求項４】前記クロック成分検出回路は、クロック周
期をＴとした時、Ｔ／２時間、前記比較回路の出力を遅
らせる遅延線と、前記遅延線の出力と比較出力を乗算す
る乗算回路とから構成されたことを特徴とする請求項３
記載のタイミング再生装置。 - 【請求項５】映像信号、音声信号をディジタル信号に変
換して、記録再生するディジタル磁気記録再生装置であ
って、 磁気記録媒体から再生された信号を３値検出を前提とし
たパーシャルレスポンス波形にイコライザし、振幅変動
を補正するイコライザ回路と、 前記イコライザ回路の出力を識別する２つの比較回路
と、 前記２つの比較回路の出力からビット同期の位相情報を
検出し、ビット同期位置を示すクロックを発生するタイ
ミング再生回路と、 前記タイミング再生回路の出力であるクロックを用いて
前記２つの比較回路の出力のビット同期位置をサンプリ
ングする２つのデータサンプリング回路と、 前記２つのデータサンプリング回路の出力を減算する減
算回路と、 前記イコライザ回路の出力と前記減算回路の出力とを乗
算する乗算回路と、 前記乗算回路の出力から振幅変動成分を抜きだし、前記
イコライザ回路に出力するローパスフィルタと、 前記乗算回路の出力から前記イコライザ回路で補正でき
なかった振幅変動成分を抜き出し、前記２つの比較回路
の識別レベルを出力するローパスフィルタと、から構成
されたことを特徴とするオートスライサ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22105492A JP3492713B2 (ja) | 1991-09-03 | 1992-08-20 | タイミング再生装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22262091 | 1991-09-03 | ||
| JP3-222620 | 1991-09-03 | ||
| JP22105492A JP3492713B2 (ja) | 1991-09-03 | 1992-08-20 | タイミング再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05198101A true JPH05198101A (ja) | 1993-08-06 |
| JP3492713B2 JP3492713B2 (ja) | 2004-02-03 |
Family
ID=26524052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22105492A Expired - Fee Related JP3492713B2 (ja) | 1991-09-03 | 1992-08-20 | タイミング再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3492713B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000042567A (ko) * | 1998-12-26 | 2000-07-15 | 전주범 | 광 디스크 재생장치 등화기의 레벨 결정장치 |
| WO2004066300A1 (en) * | 2003-01-21 | 2004-08-05 | Samsung Electronics Co., Ltd. | Apparatus to generate a bit clock and a method of generating the bit clock |
| US7634035B2 (en) | 2003-03-31 | 2009-12-15 | Fujitsu Limited | Phase comparison circuit and clock recovery circuit |
| WO2010150624A1 (ja) * | 2009-06-23 | 2010-12-29 | 日本電気株式会社 | 等化装置、等化方法及びプログラム |
-
1992
- 1992-08-20 JP JP22105492A patent/JP3492713B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000042567A (ko) * | 1998-12-26 | 2000-07-15 | 전주범 | 광 디스크 재생장치 등화기의 레벨 결정장치 |
| WO2004066300A1 (en) * | 2003-01-21 | 2004-08-05 | Samsung Electronics Co., Ltd. | Apparatus to generate a bit clock and a method of generating the bit clock |
| US7242658B2 (en) | 2003-01-21 | 2007-07-10 | Samsung Electronics Co., Ltd. | Apparatus to generate a bit clock and a method of generating the bit clock |
| US7634035B2 (en) | 2003-03-31 | 2009-12-15 | Fujitsu Limited | Phase comparison circuit and clock recovery circuit |
| WO2010150624A1 (ja) * | 2009-06-23 | 2010-12-29 | 日本電気株式会社 | 等化装置、等化方法及びプログラム |
| US8638842B2 (en) | 2009-06-23 | 2014-01-28 | Nec Corporation | Equalization device, equalization method, and program |
| JP5423793B2 (ja) * | 2009-06-23 | 2014-02-19 | 日本電気株式会社 | 等化装置、等化方法及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3492713B2 (ja) | 2004-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6856183B2 (en) | Scheme to improve performance of timing recovery systems for read channels in a disk drive | |
| EP0586236B1 (en) | Clock generators for magnetic disk drives | |
| JPH06203476A (ja) | 伝送媒体からデジタル信号を入力する可変イコライザ手段を含む入力装置 | |
| JP3129156B2 (ja) | 位相検出方法およびその実施装置 | |
| JP3492713B2 (ja) | タイミング再生装置 | |
| JP3282611B2 (ja) | クロック再生システム及び方法 | |
| CN100370546C (zh) | 具有相差校正装置及数据头部检测装置的数据再现装置 | |
| EP0530776B1 (en) | Timing recovering apparatus | |
| JP2985957B1 (ja) | 位相比較器及びデジタル式位相同期回路 | |
| US6066970A (en) | Circuit for producing clock pulses from an inputted base band signal | |
| JPH0896516A (ja) | クロック発生装置 | |
| JP2675739B2 (ja) | データ復調回路 | |
| JP4642302B2 (ja) | 位相ロックループのための位相検出器 | |
| JP3620411B2 (ja) | 位相エラー検出装置 | |
| JP2008541320A (ja) | 周波数変調信号から２値ｄｃフリー符号を再生する方法及び構成 | |
| JPH0879059A (ja) | 基準クロック発生回路 | |
| JP2870502B2 (ja) | ディジタルデータの復調装置 | |
| JP2002111758A (ja) | 波形整形回路及びその波形整形方法 | |
| JPH06252964A (ja) | クロック再生回路 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| KR0179114B1 (ko) | 다중재생 모드를 갖는 디브이씨알의 재생방법 | |
| JPH01293738A (ja) | 復調回路 | |
| JPS6344370A (ja) | デジタルデ−タ生成装置 | |
| JPH0758736A (ja) | タイミング再生装置 | |
| JPH0793909A (ja) | 位相検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20081114 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20091114 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20101114 |
|
| LAPS | Cancellation because of no payment of annual fees |