JPS6344370A - デジタルデ−タ生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばデジタルオーディオチーブレコーダ
等のような磁気記録媒体を用いたデジタル記録再生シス
テムに係り、特にその磁気記録媒体から得られる再生信
号を元のデジタルデータに変換するためのデジタルデー
タ生成装置の改良に関する。

（従来の技術） 周知のように、音響機器の分野では、可及的に高密度か
つ高忠実度記録再生化を図るために、音声信号等の情報
信号をＰＣＭ（パルス　コードモジュレーション）技術
によりデジタルデータに変換して、例えば磁気テープや
ディスク等の記録媒体に記録し、これを再生するように
したデジタル記録再生システムが普及している。

このうち、記録媒体として磁気テープを使用するものは
、デジタルオーディオチーブレコーダと称されており、
例えば複数のヘッドをテープの幅方向に配設してなる固
定ヘッド式のものと、ヘッドが周側に沿って回転するよ
うに設けられた円筒形状のドラムにテープを巻き付けて
、ヘリカルスキャンを行なうようにした回転ヘッド式の
ものとがある。

ここで、第１１図はこのようなデジタルオーディオテー
プレコーダの記録再生動作に係る部分を示すものである
。まず、記録動作について説明すると、入力端子１１に
供給されたアナログ情報信号は、Ａ／Ｄ　（アナログ／
デジタル）変換回路１２でデジタルデータに変換される
。このデジタルデータは、信号処理回路１３でパリティ
生成やフォーマット化等の所定のデジタル処理が行なわ
れ、極性反転間隔が所定の幅内に収まるように特定の変
調が施されることにより、第１２図（ａ）に示すような
変調データに変換される。

そして、この変調データは、１／２分周回路１４に導か
れ、第１２図（ｂ）に示すように、変調データの“１”
で極性が反転される記録データに変換された後、記録用
増幅回路１５及び記録ヘッド１６に供給され、ここにテ
ープ１７へのデータの記録が行なわれるものである。

一方、再生時には、テープ１７に記録されたデータが、
再生ヘッド１８で電気的な再生信号として読み取られる
。この再生信号は、上記記録データの立上りエツジで正
のピークレベルを有し、立下りエツジで負のピークレベ
ルを有する特性をもっている。そして、上記再生信号は
、再生用増幅回路１９を介した後等化回路２０に供給さ
れ、第１２図（ｃ）に示すように、記録データの極性反
転時点と再生信号のピークレベル位置とのずれ（いわゆ
るピークシフト）が補正された等化データとして、デー
タ変換回路２１に出力される。

このデータ変換回路２１は、入力された等化データを２
値のデジタルデータに変換する作用を行なうもので、ま
ず、等化データを、レベル比較回路２２、２３によって
正負一対の基準レベル＋Ｖｌ。

−Ｖｌとそれぞれレベル比較する。このため、各レベル
比較回路２２．２３からは、第１２図（ｄ）、（ｅ）に
示すような比較データがそれぞれ出力される。

これら比較データは、オア回路２４によって、第１２図
（ｆ）に示すように論理和がとられ、ピーク位置検出デ
ータとしてＤタイブーフリップフロップ回路（以下Ｄ−
ＦＦ回路という）２５の入力端りに供給される。

一方、上記等化データは、微分回路２Ｂに供給されて、
等化データのピークレベル位置でゼロレベルをクロスす
る微分データに変換された後、レベル比較回路２７によ
って接地レベル（つまりゼロレベル）とレベル比較され
ることにより、等化データのピークレベル位置で極性反
転されるデータが生成される。このデータは、上記レベ
ル比較回路２２、２３の比較データとともに、検出回路
２８に供給され、不要な雑音成分が除去された後、ＰＬ
Ｌ（位相同期ループ）回路２９に供給されて、第１２図
（ｇ）に示すようなビット同期クロックが生成される。

そして、上記Ｄ−ＦＦ回路２５は、ビット同期クロック
の立上りに同期して、入力端りに供給される前記ピーク
位置検出データを抽出し、ここに第１２図（ｈ）に示す
ように、前記変調データに対応・したデジタルデータが
生成されるものである。

このようにして、上記データ変換回路２１で生成された
デジタルデータは、ビット同期クロックとともに信号処
理回路１３に供給され、復調やエラー訂正等の所定のデ
ジタル処理が施された後、Ｄ／Ａ　（デジタル／アナロ
グ）変換回路３０で元のアナログ情報信号に変換され、
出力端子３１を介して図示しないアナログ再生系に出力
されて、ここにテープ１７に記録されたデータの再生が
行なわれるものである。

ところで、上記のようなデータ変換回路２１を用いた、
従来のデジタルデータの生成手段は、テープ１７に対す
る記録再生特性や各部の調整等が極めて理想的な状態で
あれば何ら問題の生じないものである。しかしながら、
実際の記録再生系においては、雑音の混入やスペーシン
グ等によって記録再生特性が変化したり、各部の調整が
理想状態に対してまだまだ十分でないことが多い等、正
確なデジタルデータの生成を妨げる要因が多く存在して
いる。

例えば、等化回路２０の調整が不十分であったり、スペ
ーシングによる高域劣化等が生じると、第１３図（ａ）
に示す記録データが記録されたテープ１７を再生して得
られる等化データの波形は、波形干渉を起こすことによ
り、同図（ｂ）に実線で示すように、点線で示した理想
波形に比して、ピークレベルが一定でなくなったり、幅
が広くなったりする。

このため、等化データのピークレベルが基準レベル＋Ｖ
ｌ、−Ｖｌを越えないようになり、前記レベル比較回路
２２．２３から出力される各比較データ及びオア回路２
４から出力されるピーク位Ｕｔａ出データが、第１３図
（Ｃ）〜（ｅ）にそれぞれ示すように変化してしまい、
このピーク位置検出データを同図（ｆ）で示すビット同
期クロックで抽出したデジタルデータには、同図（ｇ）
に示すように、第１２図（ａ）で示したものに比して誤
りが発生してしまうものである。

この場合、上記基準レベル＋ＶＬ　、　−ＶＬ　’Ｅ−
セロレベルに近付ければ、等化データのピークレベルが
低くても、正確なピーク位置検出データを得ることがで
きるようになる。ところが、第１４図（ａ）に示すよう
に、基準レベル＋Ｖｌ、−Ｖｌをゼロレベルに近付ける
と、等化データに混入された雑音成分のレベルが基準レ
ベル＋Ｖ　１．−　Ｖ　１を越えてしまうようになる。

このため、ピーク位置検出データには、第１４図（ｂ）
に示すように、雑音成分が含まれてしまい、このピーク
位置検出データを同図（Ｃ）で示すビット同期クロック
で抽出したデジタルデータにも、やはり同図（ｄ）に示
すように、第１２図（ａ）で示したものに比して誤りが
発生してしまうものである。

（発明が解決しようとする問題点） 以上のように、従来のデジタルデータ生成手段では、雑
音の混入やスペーシング及び等化回路の調整不十分等の
要因により、正確なデジタルデータの生成が行なえない
という問題を有している。

そこで、この発明は上記事情を考慮してなされたもので
、正確なデジタルデータの生成を妨げる種々の要因が発
生しても、それらの要因に影響されることなく正確なデ
ジタルデータの生成を行ない得る極めて良好なデジタル
データ生成装置を提供することを目的とする。

［発明の構成］ （問題点を解決するための手段） すなわち、この発明に係るデジタルデータ生成装置は、
再生信号を正負（ゼロレベルあるいは再生信号の中間レ
ベルを基準とした正負）一対の第１の見窄レベル、及び
該第１の基準レベルと異なる正負一対の第２の基準レベ
ルとそれぞれ比較するとともに、再生信号の正負極性（
ゼロレベルあるいは所定の基準レベルと比較した極性）
を示す極性データを生成し、所定のクロックに同期させ
て、各レベル比較データ及び極性データをそれぞれ抽出
するようにする。

そして、この抽出された各データのうち第１の基準レベ
ルとの比較データ成分に、デジタルデータに施された所
定の変調規則あるいは再生信号のもつ正常な特性に違反
する部分が生じたことを検出し、これに対し抽出された
残りの各データ成分に基づいて訂正処理を施すようにし
たものである。

（作用） そして、上記のような構成によれば、抽出した各データ
のうち、第１の基準レベルとの比較データ成分に、デジ
タルデータに施された所定の変調規則あるいは再生信号
のもつ正常な特性に違反する部分が生じたことを検出し
て、抽出された残りの各データ成分に基づいて訂正する
ようにしたので、正確なデジタルデータの生成を妨げる
種々の要因が発生しても、それらの要因に影響されるこ
となく正確なデジタルデータの生成を行なうことができ
るようになるものである。

（実施例） 以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、第１１図と同一部分には
同一記号を付して示し、ここでは異なる部分についての
み述べる。すなわち、前記等化回路２０から出力される
等化データは、レベル比較回路２２．２３によって基準
レベル＋Ｖ１．−Ｖｌとレベル比較されるだけでなく、
レベル比較回路３２、３３によって上記基準レベル＋Ｖ
１．−Ｖｌよりもゼロレベルに近い正負一対の基準レベ
ル＋Ｖ２、−Ｖ２とそれぞれレベル比較されるとともに
、レベル比較回路３４によって接地レベル（ゼロレベル
）とレベル比較される。

このため、上記等化回路２０から、第２図（ａ）に示す
ような等化データが出力されたとすると、オア回路２４
からは、同図（ｂ）に示すようなピーク位ｒｉｉ検出デ
ータが出力され、上記レベル比較回路３２．３３から出
力される各比較データの論理和をとるオア回路３５から
は、同図（ｃ）に示すようなピーク位置検出データが出
力されるようになる。

また、上記レベル比較回路３４からは、第２図（ｄ）に
示すような比較データが出力されるようになる。

そして、上記各オア回路２４．３５から出力される各ピ
ーク位置検出データ及びレベル比較回路３４から出力さ
れる比較データは、それぞれラッチ回路３．６の入力端
Ｄ１〜Ｄ３に供給される。このラッチ回路３６は、前記
ＰＬＬ回路２９から出力される第２図（ｅ）に示すビッ
ト同期クロックの立上りで、その入力端ＤＩ−Ｄ３に供
給された各データをそれぞれ抽出し、各出力端Ｑ１〜Ｑ
３から出力するものである。

このため、上記ラッチ回路３６の出力端Ｑ１〜Ｑ３から
は、それぞれ第２図（ｆ）〜（ｈ）に示すようなデジタ
ルデータが発生されるようになる。

ここで、以下、ラッチ回路３Ｂの出力＠Ｑ１．Ｑ２から
出力されるデジタルデータを、それぞれ第１候補データ
及び第２候補データと称し、ラッチ回路３Ｂの出力端Ｑ
３から出力されるデジタルデータを、等化データの正負
極性を示す極性データと称することにする。

上記のようにして生成された第１．第２候補データ及び
極性データは、制御回路３７に供給されて最終的なデジ
タルデータの生成に供される。この制御回路３７は、第
３図に示すように、読み出し専用記憶回路（以下ＲＯＭ
という）３８〜４１．セレクタ回路４２〜４４．Ｄ−Ｆ
Ｆ回路４５〜５５及び排他的論理和回路（以下ＥＸ−オ
ア回路という）　５６．５７より構成されている。

そして、上記制御回路３７は、入力端子５８〜６０に前
記第１．第２候補データ及び極性データがそれぞれ供給
されることにより、第１候補データを基準として、この
第１候補データの後述する変調規則や等化データの正常
な特性に違反する部分等を検出し、第２候補データ及び
極性データに基づいて第１候補データに訂正処理を施し
て、最終的なデジタルデータを生成し出力端子Ｂ１から
出力させるものである。

すなわち、前記Ａ／Ｄ変換回路１２から出力されるデジ
タルデータは、信号処理回路１３で変調データに変換さ
れるものであるが、この変調方式は、データビット間隔
をＴとすると、極性反転間隔がＩＴ、２Ｔ、３Ｔのいず
れかにはいるようにデジタルデータを変調するもので、
例えば４１５変調方式が用いられている。このため、上
記第１候補データは、正常に得られていれば、その極性
反転間隔がＩＴ〜３Ｔの範囲内にはいるという変調規則
が施されているものである。

また、上記等化データは、記録データの立上りで正のピ
ークレベルとなり、記録データの立下りで負のピークレ
ベルとなるため、正常ならば、正のピークレベルと負の
ピークレベルとが交互に発生されるという特性を存して
いるものである。

このため、上述したような第１候補データの変調規則や
等化データの正常な特性に違反する部分等を険出し、第
１候補データに訂正処理を施すことにより、正確なデジ
タルデータを得ることができるものである。

ここで、上記各ＲＯＭ３８〜４１には、次表に示すよう
な変換テーブルがそれぞれ記憶されている。

これら変換テーブルは、上記した訂正動作を制御回路３
７が行なえるように、変調規則や等化データの特性等を
考慮して設定されたものである。

但し、＊は“０“または“１”のどちらでもよいまた、
上記セレクタ回路４２〜４４は、ＲＯＭ３ｇの出力端Ｄ
Ｉ、ＤＯが“０，０″のとき入力端“０゜に供給される
データを出力し、出力端Ｄｌ、Ｄｌｌが“０．１”のと
き入力端″１”に供給されるデータを出力し、出力端Ｄ
ｉ、ＤＯがｍｌ、０”のとき入力端“２”に供給される
データを出力し、出力端Ｄｌ、Ｄｏが“１，１”のとき
入力端“３”に供給されるデータを出力するものである
。

さらに、各Ｄ−ＦＦ回路４５〜５５は、前記ＰＬＬ回路
２９から出力されるビット同期クロックに同期してラッ
チ動作を行なうものである。

ここで、上記入力端子５８に第２図（ｆ）に示す第１候
補データが供給されると、ＲＯＭ３８の出力端Ｄｉ、Ｄ
ｏが“ｏ、ｏ”であるとすると、各セレクタ回路４２〜
４４が入力端“０″に供給されたデータを出力するので
、ＲＯＭ３８のアドレスＡ３〜ＡＯは、第２図（ｉ）に
示すように１，０，０゜１”となる。そして、この制御
回路３７は、上記“１，０，０．１″なる第１候補デー
タが正しいか否かを、第２候補データ及び極性データに
基づいて判別する処理を行なうものである。

すなわち、上記第２候補データは、そのＨレベル期間が
等化データの正負のピークレベル位置を示しており、極
性データは、Ｈレベルで等価データが正領域にあること
を示し、Ｌレベルで等化データが負領域にあることを示
している。このため、第２候補データと極性データとか
ら、ＲＯＭ３８のアドレスＡ３に供給される“１”は、
等化データの正のピークレベル位置に対応することが判
別され、ＲＯＭ３８のアドレスＡＯに供給される“１゜
は、等化データの負のピークレベル位置に対応すること
が判別される。

このため、前述した等化データの正負のピークレベルが
交互に発生されるという条件は満たされていることかわ
かる。

しかしながら、ＲＯＭ３ｇのアドレスＡ２．Ａｔに供給
される“０，０”なるデータに対しては、等化データに
負のピークレベル及び正のピークレベルが存在していた
にもかかわらず、レベルが低（て検出されなかったとい
う可能性があり、本当は“１．１”ではないかという疑
いがある。

そこでミ再び、第２候補データ及び極性データに基づい
て、上記“０．０”の部分に等化データの正負のピーク
レベルが存在するか否かが判別される。そして、この場
合には、ピークレベルが存在しないので、結局この“１
，０，０．１″という第１候補データは正確なデジタル
データとして出力端子６１に出力されるものである。

以上の動作を制御回路３７は行なうものであるが、実際
には、ＲＯＭ３８のアドレスＡ３〜ＡＯに“１，０，０
．１“なる第１候補データが供給されると、その出力端
ＤＩ、ＤＯは１，０”となり、セレクタ回路４２〜４４
が入力端“２°に供給されたデータを出力するようにな
る。

そして、上述した判別結果が出揃った状態では、ＲＯＭ
４０のアドレスＡ５〜ＡＯには’１，１，１゜１．０．
Ｏ”なるデータが供給されるので、その出力端Ｄｉ、Ｄ
Ｏからは“０，０゛なるデータが出力される。このため
、第１候補データは訂正されることなく、そのまま出力
端子６１に出力されるものである。

次に、第２図（ｊ）に示すように、ＲＯＭ３８のアドレ
スＡ３〜ＡＯに１，０．１，０”なる第１候補データが
供給されると、上記と同様に第２候補データ及び極性デ
ータから、等化データの特性が判別される。この場合、
ＲＯＭ３ｇのアドレスＡ３．Ａｌに供給された′１”は
、共に等化データの負のピークレベルに対応しているこ
とが判別される。このように、負のピークレベルが連続
して発生されることは、等化データの特性に違反するの
で、この第１候補データ“１，０，１．Ｏ”は誤りであ
ると判別される。

また、第２候補データ及び極性データをみると、」−記
第１候補データ“１，０，１．０″の“１”と“１”と
の間には、等化データの正のピークレベルが検出されて
おり、第１候補データ“１，０゜１．０”の１”と“１
°との間のデータ“０″は、“１°であると判別され訂
正処理が行なわれて、第２図（ｋ）に示すような正確な
デジタルデータが生成されるものである。

すなわち、上記制御回路３７上では、ＲＯＭ３８のアド
レスＡ３〜ＡＯに“１，０，１．０”なる第１候補デー
タが供給されると、その出力端Ｄｌ。

ＤＯは“０，１“となり、セレクタ回路４２〜４４が入
力端“１°に供給されたデータを出力するようになる。

そして、上述した判別結果が出揃った状態テハ、ＲＯＭ
３９の７ドレ、Ｚ、Ａｌ　、　ＡＯ１，：は“０．０”
なるデータが供給されるので、その出力端ＤＯからは１
“なるデータが出力される。

このため、第１候補データ“１，０，１．０”の“１°
と“１＃との間のデータ“０′は、“１″に訂正される
ものである。

なお、第１候補データが“１，０，１．１”であっても
、第２候補データ及び極性データが上記と同じ条件であ
れば、同様な訂正処理が行なわれるものである。

以上に、第１候補データが“１，０，１．’ｌ’″及び
“１，０，０，１°なる２種類のパターンになった場合
について、それぞれ説明したが、第１候補データの各パ
ターンに対して、第２候補データ及び極性データがそれ
ぞれどのような状態のとき、どのような訂正処理が行な
われるがを、第４図及び第５図にそれぞれ示している。

なお、第４図及び第５図中点線で示す波形は理想的な等
化データを示しており、※印は“１”または“０”どち
らでもよく、☆印は極性によっては“１”でもよいこと
を示している。

また、第１候補データは、前述した変調規則により、そ
の極性反転間隔がＩＴ〜３Ｔの範囲にはいるようになさ
れている。このため、′０”が３つ以上続くことはない
はずである。そこで、上記制御回路３７は、上記した２
種類のパターンに加えて、第１候補データが“１，０，
０．０”なるパターンになったことを検出して、上記と
同様な訂正処理を行なうことができるようになされてい
る。

第６図は、第１候補データが“１，０，０．０”なるパ
ターンのときの、第２候補データ及び極性データがそれ
ぞれどのような状態のとき、どのような訂正処理が行な
われるかを示しているものである。

なお、上記実施例において、再生信号にＤＣ（直流）オ
フセット成分が含まれている場合、レベル比較する前に
予めそのＤＣオフセット成分を取り除くか、あるいは第
１図及び第２図に示した基やレベル±Ｖ１．±ｖ２をそ
れぞれＤＣオフセット成分を考慮してシフトすることに
なる。また、極性データを生成するためのレベル比較回
路３４における比較は、比較レベルを純粋なゼロレベル
とする必要はなく、ゼロレベル（あるいは中間レベル）
に近いところの、例えば上記の基準レベル＋ｖ２あるい
は−ｖ２と比較（レベル比較回路３２あるいは３３の出
力を代用）しても構わない。さらに、上記の第１候補デ
ータ、第２候補データ及び極性データを抽出するための
クロックは、上記のような再生信号から生成されたビッ
ト同期クロックに限らず、例えばデータレートよりも非
常に高いレートの非同期クロックでもよく、また再生信
号と共にクロック信号も再生されるような記録再生方式
であれば、再生されたクロック信号を利用すればよい。

次に、第７図は上記実施例の変形例を示すものである。

すなわち、これは、第８図（ａ）に示す記録データの極
性反転時点に対し、同図（ｂ）に示す等化データのピー
クレベル位置がずれる、いわゆるピークシフトＰＳが発
生した場合に対処するようにしたものである。

この場合、オア回路２４．３５及びレベル比較回路３４
から出力される第８図（ｃ）〜（ｅ）に示す各データを
、ＰＬＬ回路２９から出力される同図（ｆ）に示すビッ
ト同期クロックφ１の立上りで抽出することにより、ラ
ッチ回路３６からは同図（ｇ）に示すような第１．第２
候補データ及び極性データが出力される。

一方、上記ＰＬＬ回路２９からは、第８図（ｈ）。

（ｉ）にそれぞれ示すように、上記ビット同期クロック
φ１に対し１／４周期位相の進んだビット同期クロック
φ２と、ｌ／４周期位相の遅れたビット同期クロックφ
３が発生されている。そして、これらビット同期クロッ
クφ２．φ３の立上りに同期させて、Ｄ−ＦＦ回路６２
．８３により、オア回路３５の出力データをそれぞれ抽
出することにより、Ｄ−ＦＦ回路８２．８３からは、第
８図（ｊ）、（ｋ）に示すデータが出力される。

ここで、上記ラッチ回路３８から出力される第２候補デ
ータと、Ｄ−ＦＦ回路８２．８３から出力されるデータ
とを、オア回路６４で論理和をとってラッチ回路Ｂ５の
入力端Ｄ２に供給する。このラッチ回路６５は、入力端
ＤＩ、Ｄ３にラッチ回路３６から出力される第１候補デ
ータ及び極性データが供給されているもので、ＰＬＬ回
路２９から出力され上記ビット同期クロックφ１と　１
／２周期位相のずれた第８図＜１＞に示すビット同期ク
ロックφ４の立上がりで、各入力データを抽出し出力端
Ｑ１〜Ｑ３から出力するものである。

このため、ラッチ回路６５の各出力端Ｑ１〜Ｑ３からは
、第８図（ｍ）に示すような、新たな第１゜第２候補デ
ータ及び極性データが得られ、制御回路３７に出力され
るようになる。そして、この新たな第１候補データのう
ち“１．０，０．０″なるパターンが、第６図の■に基
づいて第８図（ｎ）に示すように“１，０，１．１”な
るデータに訂正される。

その後、上記訂正されたデータを含めた新たな第１候補
データ“１．０．１”が、第４図の■に基づいて第８図
（ｏ）に示すように訂正される。

さらに、この訂正されたデータを含めた新たな第１候補
データ“１，０，０．１″が、第５図の■に基づいて第
８図（ｐ）に示すように訂正され、以下、同様な訂正動
作が繰り返されて、制御回路３７から第８図（ｑ）に示
すようなデジタルデータが出力されるものである。

そして、上記第７図に示すような構成によれば、オア回
路３５から出力されるピーク位置検出データを、基準と
なるビット同期クロックφ１と、その前後に位相のずれ
たビット同期クロックφ２．φ３とで抽出するようにし
たので、ビット同期クロックφ１のみで抽出された第２
候補データをさらに補うことができ、上記ピークシフト
ＰＳに影響されずにより一層正確なデジタルデータの生
成を行なうことができるものである。

次に、第９図は、第１図に示した実施例のさらに他の変
形例を示すものである。すなわち、等化データを、レベ
ル比較回路８８．８７によって、上記基準レベル十Ｖ２
．−Ｖ２よりもゼロレベルに近い正負一対の基準レベル
＋Ｖ３．−Ｖ３とレベル比較し、その比較データをオア
回路６８で論理和をとり、ラッチ回路６９に供給するよ
うにしたものである。

このラッチ回路６９は、各オア回路２４．３５及びレベ
ル比較回路３４からの出力データを、オア回路６８の出
力データとともに、ビット同期クロックの立上りで抽出
するものである。そして、ラッチ回路６９で抽出された
オア回路６８の出力データ成分は、第３候補データとな
る。

この場合、第１０図（ａ）に示す等化データに対して、
第１乃至第３候補データ及び極性データは、同図（ｂ）
に示すようになる。そして、制御回路３７は、第１候補
データのうち“１，０．Ｏ，Ｏ”なるパターンを、第６
図の■に基づき第２候補データを用いて、第１０図（Ｃ
）に示すように“１，０，０．１”なるデータに訂正す
る。

その後、制御回路３７は、上記訂正されたデータを含め
た新たな第１候補データ″ｉ、ｏ、ｏ、ｏ″を、第２候
補データを用いて訂正しようとするが、このときの第１
．第２候補データ及び極性パターンを全て満足する組合
わせが、第６図の■〜■にないので訂正することができ
なくなる。

このとき、制御回路３７は、第２候補データに代えて第
３候補データを用いて訂正処理を行なうようになる。す
なわち、第１候補データが“１，０゜０．０”で、第３
候補データが“１，１，１．０”であり、極性データが
“０，１，０．０″の場合について訂正処理を行なうよ
うになるものである。

この場合、極性データは、等化データをゼロレベル対照
に折り返して考えれば、”１，０，１．１”となるので
、結局、制御回路３７は、第６図の■に基づいて、第１
０図（ｄ）に示すように“１，１゜１．０°なるデータ
に訂正処理を行なうことができるものである。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

［発明の効果］ したがって、以上詳述したようにこの発明によれば、正
確なデジタルデータの生成を妨げる種々の要因が発生し
ても、それらの要因に影響されることなく正確なデジタ
ルデータの生成を行ない得る極めて良好、なデジタルデ
ータ生成装置を提供することができる。

【図面の簡単な説明】

第１図及び第２図はそれぞれこの発明に係るデジタルデ
ータ生成装置の一実施例を示すブロック構成図及びその
動作を説明するためのタイミング図、第３図は同実施例
の要部の具体的構成を示すブロック構成図、第４図乃至
第６図はそれぞれ等化データの各種パターンに対する訂
正処理の関係を示す図、第７図及び第８図はそれぞれ同
実施例の変形例を示すブロック構成図及びその動作を説
明するためのタイミング図、第９図及び第１Ｏ図はそれ
ぞれ同実施例の他の変形例を示すブロック構成図及びそ
の動作を説明するためのタイミング図、第１１図及び第
１２図はそれぞれデジタルオーディオチーブレコーダの
記録再生動作に係る部分を示すブロック構成図及びその
動作を説明するためのタイミング図、第１３図及び第１
４図はそれぞれ従来のデジタルデータ生成手段の問題点
を説明するためのタイミング図である。 １１・・・入力端子、１２・・・Ａ／Ｄ変換回路、１３
・・・信号処理回路、１４・・・１／２分周回路、１５
・・・記録用増幅回路、１６・・・記録ヘッド、１７・
・・テープ、１８・・・再生ヘッド、１９・・・再生用
増幅回路、２０・・・等化回路、２１・・・データ変換
回路、２２．２３・・・レベル比較回路、２４・・・オ
ア回路、２５・・・Ｄ−ＦＦ回路、２Ｇ・・・微分回路
、２７・・レベル比較回路、２８・・・検出回路、２９
・・・ＰＬＬ回路、３０・・・Ｄ／Ａ変換回路、３１・
・・出力端子、３２〜３４・・・レベル比較回路、３５
・・・オア回路、３６・・・ラッチ回路、３７・・・制
御回路、３８〜４１・・・ＲＯＭ、４２〜４４・・・セ
レクタ回路、４５〜５５・・・Ｄ−ＦＦ回路、５８．５
７・・・ＥＸ−オア回路、５８〜６０・・・入力端子、
６１・・・出力端子、６２．６３・・・Ｄ−ＦＦ回路、
６４・・・オア回路、６５・・・ラッチ回路、６８．８
７・・・レベル比較回路、６８・・・オア回路、６９・
・・ラッチ回路。 出願人代理人　弁理士　鈴江武彦 ＾　＾＾　＾　　　＾　　　　＾　　　＾　　＾　＾・
−・−１ｘ　く−　　　　ε　　　　　口　　　　。　
　　α　　グＮ−Ｎ１−　　　　　　Ｎノ　　　　−−
２−ノス９Ｑ−

Claims (1)

【特許請求の範囲】
1. 所定の変調が施されたデジタルデータが記録された記録
   媒体を再生し、該再生信号から元のデジタルデータを生
   成するデジタルデータ生成装置において、前記再生信号
   を正負一対の第１の基準レベルとレベル比較する第１の
   レベル比較手段と、前記再生信号を前記第１の基準レベ
   ルと異なる正負一対の第２の基準レベルと比較する第２
   のレベル比較手段と、前記再生信号の正負極性を示す極
   性データを生成する極性データ生成手段と、前記第１の
   レベル比較手段、第２のレベル比較手段及び極性データ
   生成手段から出力される各データを所定のクロックに同
   期させてそれぞれ抽出する抽出手段と、この抽出手段で
   抽出された各データのうち前記第１のレベル比較手段か
   ら出力されたデータ成分に前記デジタルデータに施され
   た変調規則あるいは前記再生信号のもつ正常な特性に違
   反する部分が生じたことを検出し、前記抽出手段で抽出
   された各データのうち前記第１のレベル比較手段から出
   力されたデータ成分に対し、前記抽出手段で抽出された
   各データのうち前記第２のレベル比較手段及び極性デー
   タ生成手段から出力されたデータ成分に基づいて訂正処
   理を施すデータ制御手段とを具備してなることを特徴と
   するデジタルデータ生成装置。