JPS59178034A - デ−タ伝送方式 - Google Patents
デ−タ伝送方式Info
- Publication number
- JPS59178034A JPS59178034A JP5297483A JP5297483A JPS59178034A JP S59178034 A JPS59178034 A JP S59178034A JP 5297483 A JP5297483 A JP 5297483A JP 5297483 A JP5297483 A JP 5297483A JP S59178034 A JPS59178034 A JP S59178034A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- multiplexing
- clock
- asynchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はディジタル多重変換装置に、多重化信号に同期
して非同期信号を重畳して伝送するデータ伝送方式に係
や、非同期信号の多重化信号によりサンプリングする回
数が多くできないユ易曾、受信側で該非同期データのタ
イミング信号を正０ぼに容易に抽出出来るデータ伝送方
式に関する。
して非同期信号を重畳して伝送するデータ伝送方式に係
や、非同期信号の多重化信号によりサンプリングする回
数が多くできないユ易曾、受信側で該非同期データのタ
イミング信号を正０ぼに容易に抽出出来るデータ伝送方
式に関する。
（ｂ） 従来技術と問題点
第１図は３０ＣＨＰＣＭ多重変換装置のフレーム構成図
、第２図は捉来例の３０ＣＨＰＣＭ多重変換装置にて、
非同期信号を重畳して伝送する場合のタイムチャートで
（Ａ）は繰返し周波数２．４ ＫＨｚの非同期信号、（
Ｂ）は周波数４ＫＨｚのサンプリングツ（ルス、（０は
タイムスロットＡに非同期信号をＭ畳した信号、■）は
受信側で非同期信号を分離した信号を示す。
、第２図は捉来例の３０ＣＨＰＣＭ多重変換装置にて、
非同期信号を重畳して伝送する場合のタイムチャートで
（Ａ）は繰返し周波数２．４ ＫＨｚの非同期信号、（
Ｂ）は周波数４ＫＨｚのサンプリングツ（ルス、（０は
タイムスロットＡに非同期信号をＭ畳した信号、■）は
受信側で非同期信号を分離した信号を示す。
今３０ＣＨのＰＣＭ多重変換装置にて、 ２４００ｂｐ
ｓの非同期信号を重畳して送信する場合を例にとって説
明する。
ｓの非同期信号を重畳して送信する場合を例にとって説
明する。
３０ＣＨのＰＣＭ多重変換装造のフレーム構成は第１図
に示す如く、繰返し周波数４ＫＨｚの２フレーム毎に、
Ｘで示す１ビツトの対局管線信号領域の次に、各々１ビ
ツトのＡ、 Ｂのタイムスロットで示す空領域が設け
られている。非同期信号を重畳して伝送する場合はこの
空タイムスロッ）Ａ又はＢを利用して伝送する。
に示す如く、繰返し周波数４ＫＨｚの２フレーム毎に、
Ｘで示す１ビツトの対局管線信号領域の次に、各々１ビ
ツトのＡ、 Ｂのタイムスロットで示す空領域が設け
られている。非同期信号を重畳して伝送する場合はこの
空タイムスロッ）Ａ又はＢを利用して伝送する。
今従来の方法で、第２図（３）に示す２４００ｂｐｓの
非同期信号（データを例えば１．０．１． Ｏ・・・と
する）を空タイムスロット１に社費する場合は、第２１
Ｊ（Ｂ）に示す２フレ一ム分の繰返し周波数（多重化用
同期化クロック）４ＫＨｚのサンプリングパルスにより
、サンプリングして第２図（Ｃ）に示す々Ｌｌ＜枦行し
て送信する。この空タイムスロッ）Ａに電画゛された信
号を受信：則Ｖこて多重分離して取出すと第２図■）に
示す如き最初の１．０レベルの籍号の一人δν℃比し、
次のルベルの信号ｌオ］／２の良さの；へ号となる。こ
のように非同期は号の繰返し周波数（２４０゜Ｈ２）と
サンプリング周波ｅ４１（Ｈｚとのとが少なくサンプリ
ング回数が少ないと、貴い１ｃ号と鯵い信号の長さの比
が大きく受信側で位相同期回路（以下ＰＬＬ回路と称す
）を用い平滑して非同期１ど号の凍返し皆彼数２４００
Ｈｚのタイミング１ｓ号を求めようと［７ても歪が大き
く求めることが非常シこ困難である。従来の方式はこの
ような欠点を持っている０ （ｃ） 発明の目的 本発明の目的は上記の欠点に鑑み、非同期信号の繰返し
周波数と多重化用同期化クロックの周波数との差が小さ
く、非同期信号の１フレームをサンプリングする回数が
少なくとも、受信側で該非同期信号のタイミング信号を
正確に容易に抽出出来るデータ伝送方式の提供にある○ （ｄ） 発明の構成 本発明は上記の目的を達成するために、非同期信号の繰
返し周波数のパルスと多重化用同期化クロックと該非同
期信号との論理積をとった信号を多重化信号に同鼎して
ディジタル多重化変換装置にて重畳して伝送すると共に
論理積をとることにより生ずる該非同期信号の有効信号
及び空信号の内、有効信号を示す信号を別のタイムスロ
ットで送り、受信側には、該有効信号を示す信号により
該非同期信号のタイミング信号を抽出する手段を設はタ
イミング信号を抽出することを特徴とする。
非同期信号（データを例えば１．０．１． Ｏ・・・と
する）を空タイムスロット１に社費する場合は、第２１
Ｊ（Ｂ）に示す２フレ一ム分の繰返し周波数（多重化用
同期化クロック）４ＫＨｚのサンプリングパルスにより
、サンプリングして第２図（Ｃ）に示す々Ｌｌ＜枦行し
て送信する。この空タイムスロッ）Ａに電画゛された信
号を受信：則Ｖこて多重分離して取出すと第２図■）に
示す如き最初の１．０レベルの籍号の一人δν℃比し、
次のルベルの信号ｌオ］／２の良さの；へ号となる。こ
のように非同期は号の繰返し周波数（２４０゜Ｈ２）と
サンプリング周波ｅ４１（Ｈｚとのとが少なくサンプリ
ング回数が少ないと、貴い１ｃ号と鯵い信号の長さの比
が大きく受信側で位相同期回路（以下ＰＬＬ回路と称す
）を用い平滑して非同期１ど号の凍返し皆彼数２４００
Ｈｚのタイミング１ｓ号を求めようと［７ても歪が大き
く求めることが非常シこ困難である。従来の方式はこの
ような欠点を持っている０ （ｃ） 発明の目的 本発明の目的は上記の欠点に鑑み、非同期信号の繰返し
周波数と多重化用同期化クロックの周波数との差が小さ
く、非同期信号の１フレームをサンプリングする回数が
少なくとも、受信側で該非同期信号のタイミング信号を
正確に容易に抽出出来るデータ伝送方式の提供にある○ （ｄ） 発明の構成 本発明は上記の目的を達成するために、非同期信号の繰
返し周波数のパルスと多重化用同期化クロックと該非同
期信号との論理積をとった信号を多重化信号に同鼎して
ディジタル多重化変換装置にて重畳して伝送すると共に
論理積をとることにより生ずる該非同期信号の有効信号
及び空信号の内、有効信号を示す信号を別のタイムスロ
ットで送り、受信側には、該有効信号を示す信号により
該非同期信号のタイミング信号を抽出する手段を設はタ
イミング信号を抽出することを特徴とする。
（ｅ） 発明の実施例
以下本発明の１実施例につき図に従って説明する。第３
図は本発明の実施例の３０ＣＨのＰＣＭ多重変換装置の
送信側の要部のブロック図、第４図は本発明の実施例の
３０ＣＨＰＣＭ多重変洟装置の受信側の要部のブロック
図、第５図は第３図、沫４図の各部の信号のタイムチャ
ートで（３）はタイムスＯソ）ＡＫて送る非同期信号、
の）はタイムスロットＢにて送る有効信号を示す信号、
（Ｃ）はアンド回路１１の出力信号を示す。
図は本発明の実施例の３０ＣＨのＰＣＭ多重変換装置の
送信側の要部のブロック図、第４図は本発明の実施例の
３０ＣＨＰＣＭ多重変洟装置の受信側の要部のブロック
図、第５図は第３図、沫４図の各部の信号のタイムチャ
ートで（３）はタイムスＯソ）ＡＫて送る非同期信号、
の）はタイムスロットＢにて送る有効信号を示す信号、
（Ｃ）はアンド回路１１の出力信号を示す。
図中１，１０はカウンタ、２は２．０４８ＭＨｚの発振
器、３は多重化回路、４，５．１１はアンド回路。
器、３は多重化回路、４，５．１１はアンド回路。
６はユニポーラ・バイポーラ変嵐回路（以下Ｕ／Ｂ変換
回路と称す）、７はバイポーラ・ユニポーラ変換回路（
以下Ｂ／Ｕ変換回路と称す）、８はフレーム同期回路、
９は多重分離回路、１２はメモリ。
回路と称す）、７はバイポーラ・ユニポーラ変換回路（
以下Ｂ／Ｕ変換回路と称す）、８はフレーム同期回路、
９は多重分離回路、１２はメモリ。
１３はＰＬＬ回路を示す。
３００ＨのＰＣＭ多重変換装置にて、２４００ｂｐｓの
非同期信号を重畳して送信する場合を例にとって説明す
る。
非同期信号を重畳して送信する場合を例にとって説明す
る。
第３図において２．０４８ＭＨｚの発振器２よシの信号
はカウンタ１及びＵ／Ｂ変換回路６に入力している。カ
ウンタ１では２．０４８ＭＨｚの信号にょ多各檜のタイ
ミングクロックを多重化回路３に送信すると共に２４０
０１（ｚのクロックをアンド回路４゜５に送信する。又
４ＫＨｚの多重化用同期化クロックをアンド回路４には
第１図のタイムスロットＡに乗せるタイミングで又アン
ド回路５には第１図のタイムスロットＢに乗せるタイミ
ングで送信する。データ及び同期信号等は直接多重化回
路３にの 入力して多重化されるｏ２４００ｂｐｓｌｅ非四期［信
号はアンドロ路４に入力し、２４００Ｈｚのクロック及
びタイムスロットＡに乗せるタイミングの４ Ｋｆ（ｚ
のクロｙりとのアンドをとり多重化回路３に送信される
。この場合非同期信号のビットレートｆ＋は２４００で
多重化同期信号のビットレートｆｔは４０００であるの
でｆ Ｉ／” ２ ＝ ３１５で平均して５回に２回は
空タイムスロットになりタイムスロットＡに着目して見
れば第５図（５）のイの部分は有効なデータが乗ってお
る有効信号部であり、口の部分は空データ部分でちる。
はカウンタ１及びＵ／Ｂ変換回路６に入力している。カ
ウンタ１では２．０４８ＭＨｚの信号にょ多各檜のタイ
ミングクロックを多重化回路３に送信すると共に２４０
０１（ｚのクロックをアンド回路４゜５に送信する。又
４ＫＨｚの多重化用同期化クロックをアンド回路４には
第１図のタイムスロットＡに乗せるタイミングで又アン
ド回路５には第１図のタイムスロットＢに乗せるタイミ
ングで送信する。データ及び同期信号等は直接多重化回
路３にの 入力して多重化されるｏ２４００ｂｐｓｌｅ非四期［信
号はアンドロ路４に入力し、２４００Ｈｚのクロック及
びタイムスロットＡに乗せるタイミングの４ Ｋｆ（ｚ
のクロｙりとのアンドをとり多重化回路３に送信される
。この場合非同期信号のビットレートｆ＋は２４００で
多重化同期信号のビットレートｆｔは４０００であるの
でｆ Ｉ／” ２ ＝ ３１５で平均して５回に２回は
空タイムスロットになりタイムスロットＡに着目して見
れば第５図（５）のイの部分は有効なデータが乗ってお
る有効信号部であり、口の部分は空データ部分でちる。
この有効信号を示す信号を求めるには、アンド回路５に
入力している２４００Ｈｚのクロックとタイムスロット
Ｂに乗せるタイミングの４ Ｋ Ｈｚのクロックとの論
理積をとりタイムスロットＢに着目して見れば第５図の
（Ｂ）に示す如き有効信号を示す部分はルベルで空き信
号部分はＯレベルの信号が得られる。アンド回路４，５
の出力を多重化回路３に入力（２て多重化す、ｈ−ばア
ンＶＦＬ５Ｊ路４．５の出力（ま第１図のタイムスロッ
トＡ。
入力している２４００Ｈｚのクロックとタイムスロット
Ｂに乗せるタイミングの４ Ｋ Ｈｚのクロックとの論
理積をとりタイムスロットＢに着目して見れば第５図の
（Ｂ）に示す如き有効信号を示す部分はルベルで空き信
号部分はＯレベルの信号が得られる。アンド回路４，５
の出力を多重化回路３に入力（２て多重化す、ｈ−ばア
ンＶＦＬ５Ｊ路４．５の出力（ま第１図のタイムスロッ
トＡ。
Ｂの最初の３個には有効信号を示す信号が乗せられ次の
２個のタイムスロットＡは空き信→３でタイムスロット
Ｂは空き信号を示す信号が乗せられ、データ及び同期信
号と共に第１図のフレーム構成となシＵ／Ｂ変換回路６
にてバイボー２信号に変換され受信側に送信される。第
４図に示す受信ｊｔｌｌｉではＢ／Ｕ変換回路７にてユ
ニボーライに号に変換され、フレーム同期回路８にて同
期がとられ受信信号を分離回路９に送ると共に２．０４
８ＭＨｚのタイミング信号を抽出してカラ／り１ｏに送
り、カウンタ１０よりは各種のクロックを分離回路９に
送信すると共に周ｅＩａ４ＫＨｚのクロックをアンド回
路１１に送る。分離ｌ！Ｘｉｉ路９ではデータ信号及び
タイムスロットＡ、Ｂで送られてきた第５図（Ａ）（Ｂ
）に示す信号を分離し、タイムスロットＡで送られてき
た第５図（３）に示す信号の有効信号イの部分はメモリ
ー２に記憶される。又タイムスロットＢに乗ってき分離
された第５図（Ｂ）に示す信号はアンド回路１１に送ら
几、入力している周？反数４ＫＨｚのクロック信号の白
錆５−〇）に示す如く有効信号を示す部分のクロックが
アンド回路１１より出力しメモリ１２を介しＩ） Ｌ
Ｌ回路１３に送られＰＬＬ１路１３８’こて周波数２．
４ＫＨｚの非同期信号のタイミングクロックが抽出され
、この２．４ＫＨｚのタイミングクロックにてメモリー
２に記憶されている有効信号を読み出し非同期信号をｉ
４力する。アンド回路１１より出力される第５図（Ｑに
示す周波数４ｆ（Ｈｚの３つのクロック信号は第５図（
Ｂ）の有効信号を示す部分毎に正確な物が出力されるの
でＰＬＬ回路１３では容易に正確な２．４ ＫＨｚ （
４ＫＨｚ Ｘ−’）のクロツク信号を抽出することが出
来る。
２個のタイムスロットＡは空き信→３でタイムスロット
Ｂは空き信号を示す信号が乗せられ、データ及び同期信
号と共に第１図のフレーム構成となシＵ／Ｂ変換回路６
にてバイボー２信号に変換され受信側に送信される。第
４図に示す受信ｊｔｌｌｉではＢ／Ｕ変換回路７にてユ
ニボーライに号に変換され、フレーム同期回路８にて同
期がとられ受信信号を分離回路９に送ると共に２．０４
８ＭＨｚのタイミング信号を抽出してカラ／り１ｏに送
り、カウンタ１０よりは各種のクロックを分離回路９に
送信すると共に周ｅＩａ４ＫＨｚのクロックをアンド回
路１１に送る。分離ｌ！Ｘｉｉ路９ではデータ信号及び
タイムスロットＡ、Ｂで送られてきた第５図（Ａ）（Ｂ
）に示す信号を分離し、タイムスロットＡで送られてき
た第５図（３）に示す信号の有効信号イの部分はメモリ
ー２に記憶される。又タイムスロットＢに乗ってき分離
された第５図（Ｂ）に示す信号はアンド回路１１に送ら
几、入力している周？反数４ＫＨｚのクロック信号の白
錆５−〇）に示す如く有効信号を示す部分のクロックが
アンド回路１１より出力しメモリ１２を介しＩ） Ｌ
Ｌ回路１３に送られＰＬＬ１路１３８’こて周波数２．
４ＫＨｚの非同期信号のタイミングクロックが抽出され
、この２．４ＫＨｚのタイミングクロックにてメモリー
２に記憶されている有効信号を読み出し非同期信号をｉ
４力する。アンド回路１１より出力される第５図（Ｑに
示す周波数４ｆ（Ｈｚの３つのクロック信号は第５図（
Ｂ）の有効信号を示す部分毎に正確な物が出力されるの
でＰＬＬ回路１３では容易に正確な２．４ ＫＨｚ （
４ＫＨｚ Ｘ−’）のクロツク信号を抽出することが出
来る。
尚第５図囚の空き信号部分口のタイムスロットＡは使用
しないので別の信号をＮ畳して使用することも出来る。
しないので別の信号をＮ畳して使用することも出来る。
（ｆ） 発明の効果
以上詳細に説明せる如く本発明によれば、非同期信号の
礫返し周波数と多重化用同期化クロックとの周、反数と
の差が少さく、非同Ｊυ１侶号の１フレームをサンプリ
ングする回数が少なく、多点サンプリングできない場合
でも受信側にて該非同期１ｄ号のタイミング信号を正確
に容易に抽出出来る効果がある。
礫返し周波数と多重化用同期化クロックとの周、反数と
の差が少さく、非同Ｊυ１侶号の１フレームをサンプリ
ングする回数が少なく、多点サンプリングできない場合
でも受信側にて該非同期１ｄ号のタイミング信号を正確
に容易に抽出出来る効果がある。
第１図３０ＣＨＰＣＭ多重変換装徒のフレーム構成図、
第２図は従来例の３０ＣＨＰＣＭ多重変換装置にて非同
期信号を重畳して伝送する場合のタイムチャート、第３
図は本発明の実施例の３０ＣＩ（ＰＣＭ多重変換装置の
送信側の要部のブロック図、第４図は本発明の実施例の
３０ＣＨＰＣＩＶｉ多重変換装置の受信側の要部のブロ
ック図、第５図は第３図第４図の各部の信号のタイムチ
ャートでちる。 図中１，１０はカウンタ、２は２．０４８Ｍｆ（Ｚの発
振器、３は多重化回路、４，５．１１はアンド回路。 ６はユニポーラ・バイポーラ変換回路、７はバイポーラ
・ユニポーラ変換回路、８はフレーム同期回路、９は分
離回路、１２はメモリ、１３ζま位相同期回路を示す。
第２図は従来例の３０ＣＨＰＣＭ多重変換装置にて非同
期信号を重畳して伝送する場合のタイムチャート、第３
図は本発明の実施例の３０ＣＩ（ＰＣＭ多重変換装置の
送信側の要部のブロック図、第４図は本発明の実施例の
３０ＣＨＰＣＩＶｉ多重変換装置の受信側の要部のブロ
ック図、第５図は第３図第４図の各部の信号のタイムチ
ャートでちる。 図中１，１０はカウンタ、２は２．０４８Ｍｆ（Ｚの発
振器、３は多重化回路、４，５．１１はアンド回路。 ６はユニポーラ・バイポーラ変換回路、７はバイポーラ
・ユニポーラ変換回路、８はフレーム同期回路、９は分
離回路、１２はメモリ、１３ζま位相同期回路を示す。
Claims (1)
- ディジタル多重変換装置にて、多重化信号に同期して非
同期信号を重畳して伝送するデータ伝送方式において、
該非同期信号を多重化信号に同期さして重畳して伝送す
ると共に、該非同’ＫＡ ６８号の有効性を示す信号を
別のタイムスロットで送り、受信側には該有効性を示す
信号により該非同期信号のタイミング信号を抽出するこ
とを特徴とするデータ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297483A JPS59178034A (ja) | 1983-03-29 | 1983-03-29 | デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297483A JPS59178034A (ja) | 1983-03-29 | 1983-03-29 | デ−タ伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59178034A true JPS59178034A (ja) | 1984-10-09 |
| JPS6330822B2 JPS6330822B2 (ja) | 1988-06-21 |
Family
ID=12929863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5297483A Granted JPS59178034A (ja) | 1983-03-29 | 1983-03-29 | デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178034A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5289508A (en) * | 1990-11-30 | 1994-02-22 | Fujitsu Limited | Clock information transmitting device and clock information receiving device |
| WO2001026266A1 (fr) * | 1999-10-05 | 2001-04-12 | Fujitsu Limited | Procede de multiplexage et dispositif approprie pour la transmission de donnees depuis plusieurs lignes de communication |
| US7085823B2 (en) | 2001-10-31 | 2006-08-01 | Fujitsu Limited | Network element management method, apparatus, and network management system |
-
1983
- 1983-03-29 JP JP5297483A patent/JPS59178034A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5289508A (en) * | 1990-11-30 | 1994-02-22 | Fujitsu Limited | Clock information transmitting device and clock information receiving device |
| WO2001026266A1 (fr) * | 1999-10-05 | 2001-04-12 | Fujitsu Limited | Procede de multiplexage et dispositif approprie pour la transmission de donnees depuis plusieurs lignes de communication |
| GB2371951A (en) * | 1999-10-05 | 2002-08-07 | Fujitsu Ltd | Multiplexing method and device suitable for overhead data transmission from many communication lines |
| GB2371951B (en) * | 1999-10-05 | 2004-04-14 | Fujitsu Ltd | Multiplexing method and device suitable for overhead data transmission from many communication lines |
| US7106761B2 (en) | 1999-10-05 | 2006-09-12 | Fujitsu Limited | Multiplexing method and apparatus suitable for transmission of overhead data arriving from many communication lines |
| US7085823B2 (en) | 2001-10-31 | 2006-08-01 | Fujitsu Limited | Network element management method, apparatus, and network management system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6330822B2 (ja) | 1988-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0799484A (ja) | チャンネル選択方式及びデータ受信装置 | |
| WO1990013955A1 (fr) | Generateur de signaux et recepteur de signaux fondes sur un systeme de transmission multiplex synchrone | |
| JPS59178034A (ja) | デ−タ伝送方式 | |
| JPH0113663B2 (ja) | ||
| US5781587A (en) | Clock extraction circuit | |
| JPH06120925A (ja) | 時分割多重分離装置 | |
| JPH0530049A (ja) | 映像分配方式 | |
| JPH0698196A (ja) | テレビジョン信号デジタル伝送方式 | |
| JP2676805B2 (ja) | 標本化クロック位相制御システム | |
| JP2605435B2 (ja) | Ｐｃｍ伝送装置とｐｃｍ受信装置およびディジタル・オーディオ・インターフェース・フォーマット・データ伝送装置とディジタル・オーディオ・インターフェース・フォーマット・データ受信装置 | |
| JP3527115B2 (ja) | 非同期信号重畳装置及び分離装置 | |
| JPH06141014A (ja) | Ｓｄｈ伝送方式 | |
| JP2707990B2 (ja) | ディジタル信号伝送方法及びそれに用いる送信装置と受信装置 | |
| JPH05236576A (ja) | 伝送端局装置用クロック同期方式 | |
| JP2671778B2 (ja) | 同期多重化装置 | |
| JPH0338931A (ja) | スタッフ同期方式によるデータ伝送装置 | |
| JPH02206243A (ja) | 時分割多重伝送方式 | |
| JP2581266B2 (ja) | 多重化装置 | |
| JPS6338909B2 (ja) | ||
| JPS61200787A (ja) | デイジタルビデオ伝送方式 | |
| JPH05218996A (ja) | 多重化装置 | |
| JPH0666739B2 (ja) | 分離回路 | |
| JPH01241235A (ja) | 画像符号化方式 | |
| JP2003060731A (ja) | データ伝送速度判別装置、データ受信機及びマルチレート伝送システム | |
| JP2001077752A (ja) | 光波長多重化装置及び光波長多重化方法 |