SU792606A1 - Система цикловой синхронизации - Google Patents

Description

1

Изобретение относитс  к электросв зи и может использоватьс  в системах с импульснокодовой модул цией и временным делением , каналов интегральных цифровых систем св зи.

Известна система цикловой синхронизации цифровых систем св зи, содержаща  на ведущей станции блок окончани  линейного тракта , один из выходов которого через последовательно соединенные блок разделени  каналов, блок цикловой синхронизации и блок фазировани  подключен к первому входу первого делител  частоты, к второму входу которого подключен другой выход блока окотанк  линейного тракта через первый блок согласовани , а выходы первого делител  частоты через дешифратор приема подключены к соответствующим входам блока разделени  каналов, а также последовательно соединенные блок тактовой сиахронизации, второй блок согласовани  и второй делитель частоты, одна группа выходов которого через последовательно соединенные дешифратор цикла и передатчик синхрокомбинации подключена к одному из входов блока объединени  каналов, к другим входам которого подключена друга  группа выходов второго делител  частоты через дешифратор передачи, а на ведомой станции последовательно соединенные дешифратор цикла , передатчик синхрокомбинаади и блок объединени  каналов, к другим входам которого подключенъ соответствующие выходы дешифратора передачи, а выход блока объединени  каналов подключен к входу блока окончани  линейного тракта, первый выход которого

10 подключен к блоку согласовани  через блок тактовой синхронизации, а второй выход - к одному из входов блока разделени  каналов , к другим входам которого подключены соответствующие выходы дешифратора приема,

15 а также делитель частоты и последовательно соединенные приемник синхронизации и блок фазировани  1.

Однако така  система имеет невысокую помехоустойчивость .

20

Цель изобретени  - повышение помехоустойчивости .

Claims (1)

1. Дл  зтого в системе цикловой синхронизации цифровых систем св зи, содержащей на ведущей станции блок окончани  линейного тракта, один из выходов которого через последовательно соединенные блок разделени  каналов, блок цикловой синхронизации и блок фазировани  подключен к первому входу первого делител  частоты, к второму входу которого подключен другой выход блока окончани  линейного тракта через первый блок согласовани , а выходы первого делител  частоты через дешифратор приема подключены к соответствующим входам блока разделени  каналов, а также последовательно соединенные блок тактовой синхронизации, второй блок согласовани  и второй делитель частоты, одна группа выходов которого через последовательно соединенные дешифратор цикла и передатчик синхрокомбинации подключена к одному из входов блока об1 единени  каналов, и другим входам которого подключена друга  группа выходов второго делител  частоты через дешифратор передачи, а на ведомой станции - последовательно соединенные дешифратор цикла, передатчик синхрокомбинацки и бло объединени  каналов, к другим входам которо го подключены соответствующие выходы деши фратора передачи, а вьгход блока объед1шени  каналов подключен к входу блока окончани  линейного тракта, первый выход которого под ключег к блоку согласовани  через блок тактовой синхронизации, а второй выход - к одному из входов блока разделени  каналов, к другим входам которого подключены соответствующие выходы дешифратора приема, а также делитель частоты и последовательно соединенные приемник синхронизации и блок фазировани , на ведущей станции выход передатчика синхрокомбинации подключен к дополнительному входу блока цикловой синхронизации , а на ведомой станции введены дна элемента И и регистр сдвига, при этом выходы блока фазировани  и блока согласовани  через первый элемент И подключены к входу делител  частоты и к тактовому входу регистра сдвига, к управл ющему входу которого подключены выходы делител  частоты через второй элемент И, а дополнительный выход блока окончани  линейного тракта подключен к входу приемника синхронизации, к дополнительному входу которого подключен выход дешифратора цикла, к входам которого подключена перва  группа выходов регистра сдви га, втора  группа выходов которого подключена к соответствующим входам дешифратора передачи , треть  группа выходов - к соответствующим входам дешифратора приема, а четверта  группа выходов - к соответствующим входам децшфраторов передачи и приема. На чертеже дана структурна  электрическа  схема предложенной системы. 64 Система содержит на ведушей станции блок 1 окончани  линейного тракта, блок 2 разделени  каналов, блок 3 цикловой синхронизации, блок 4 фазировани , делители 5 и 6 частоты, блоки 7 и 8 согласовани ,дешифратор 9 приема, блок 10 тактовой синхронизации, дешифратор И цикла, передатчик 12 синхрокомбинации, блок 13 объединени  каналов, дешифратор 14 передачи, на ведомой станции - дешифратор 15 цикла, передатчик 16 синхрокомбинации, блок 17 объединени  каналов, дешифратор 18 передачи, блок 19 согласовани , блок 20 тактовой синхронизации, блок 21 разделени  каналов , дешифратор 22 приема, делитель 23 частоты , приемник 24 синхронизации, блок 25 фазировани , элементы И 26 и 27, регистр 28 сдвига, блок 29 окончани  линейного тракта и формирователь 30 цикла. Система работает следующим образом. На ведомой станции приход щий из линейного тракта групповой поток поступает через блок 29 в блок 21, а выделенна  из приход щего сигнала тактова  частота синхронизирует блок 20, При зтом запускаютс  делитель 23 и регистр 28, и на выходах децшфраторов 18 и 22 по вл ютс  сигналы, управл ющие работой блоков 21 и 17. Сигналы, управл ющие блоками 21 и 17, синфазны, причем посто нный сдвиг фазы между ними однозна шо определ ет сдвиг фазы между циклами передачи и приема ведомой станции. Величина зтого сдвига задаетс  дешифраторами 15, 18 и 22 и известна на ведущей станции. Формирователь 30 фазируетс  по циклу с принимаемым групповым потокам следующим образом. При возникновении разности фаз меж-, ду циклом группового потока и циклом формировател  30, информаци  о местоположении которого поступает на вход приемника 24 из дешифратора 15, приемник 24 находит новое положение синхрокомбинации группового потока , поступающего на его первый вход. С приходом первого импульса из дещифратора 15, отмечающего начало цикла, формирователь 30 с помощью блока 25 и элемента И 26 производит торможение делител  23 до момента по влени  синхрокомбинации в принимаемом групповом потоке. В момент ее по влени  на входе приемника 24 по команде последнего снимаетс  сигнал торможени  с делител  23 и формирователь 30 начинает работать синфазно с принимаемым групповым потоком. Поскольку сдвиг фазы между циклами передачи и приема ведомой станции известен на ведущей станции, а ведома  станци  сфазирована по циклу с передающей частью ведущей станции с точностью до времени распрост ,ранени  сигнала в линейном тракте, то приемна  часть ведущей станции сфазирована с се передающей частью с точностью возможных изменений задержки в линейном тракте. В случае потери синхронизма блок 3 скачком устанавливает фазу по сигналу, идущему от передатчика 12, уменьша  тем самым величину начального фазового рассогласовани  между принимаемым потоком и распределителем приема, и, таким образом, существенно снижаетс  мешающее вли ние по влени  ложных синхрокомбинаций на процесс дальнейшего поиска синхронизма. Предложенное устройство имеет высокую помехоустойчивость. Формула изобретени  Система цикловой синхронизации цифровых систе1.1 св зи, содержаща  на ведущей станции блок окончани  линейното тракта, один и выходов которого через последовательно соеда ненные блок разделени  каналов, блок цикловой синхронизации и блок фазировани  подключен к первому входу первого делител  час тоты, к второму входу которого подключен другой выход блока окончани  линейного трак та через первый блок согласовани , а выходы первого делител  частоты через дешифратор приема подключены к соответствующим входам блока разделени  каналов, а также последовательно соединенные блок тактовой синхро низации, второй блок согласовани  и второй делитель частоты, одна группа выходов которого через последовательно соединенные дешифратор цикла и передатчик синхрокомбинаций подключена к одному из входов блока объединени  каналов, к другим входам которого подключена друга  группа выходов второго де лител  частоты через дешифратор передачи, а на ведомой станции - последовательно соединенные дешифратор цикла, передатчик синхрокомбинаций и блок объединени  каналов, к другим входам которого подключены соогветствующне выходы дешифратора передачи, а выход блока объединени  каналов подключен к входу блока окончани  линейного тракта , первый выход которого подключен к блоку согласовани  через блок тактовой синхронизации , а второй выход - к одному из входов блока разделени  каналов, к другим входам которого подключены соответствующие выходы дешифратора приема, а также делитель частоты и последовательно соединенные приемник синхронизации и блок фазировани , о тличающа с  тем, что, с целью повышени  помехоустойчивости, на ведущей станции выход передатчика синхрокомбинаций подключен к дополнительному входу блока цикловой синхронизации, а на ведомой станции введены два элемента И и регистр сдвига, при зтом выходы блока фазировани  и блока согласовани  через первый элемент И подключены к входу делител  частоты и к тактовому входу регистра сдвига, к управл ющему входу которого подключены выходы делител  частоты через второй элемент И, а дополнительный выход блока окончани  линейного тракта подключен к входу приемника синхронизации, к дополнительному входу которого подключен выход дешифратора цикла, к входам которого подключена перва  группа выходов регистра сдвига, втора  группа выходов которого подключена к соответствующим входам дешифратора передачи, треть  группа выходов - к соответствующим входам дешифратора приема, а четверта  группа выходов - к соответствующим входам дешифраторов передачи и приема. Источники информации, прин тые во внимание при экспертизе 1. Лозовой И. А. и Подберезин Д. А. Аппаатура ИКМ-12 М дл  уплотнени  линий селькой св зи. Электросв зь, № 7, 1974 (прототип).