KR0148204B1 - 무선 선택 호출 수신기용 시간 보정 시스템 - Google Patents

무선 선택 호출 수신기용 시간 보정 시스템

Info

Publication number
KR0148204B1
KR0148204B1 KR1019950009168A KR19950009168A KR0148204B1 KR 0148204 B1 KR0148204 B1 KR 0148204B1 KR 1019950009168 A KR1019950009168 A KR 1019950009168A KR 19950009168 A KR19950009168 A KR 19950009168A KR 0148204 B1 KR0148204 B1 KR 0148204B1
Authority
KR
South Korea
Prior art keywords
signal
phase
correction
clock
digital signal
Prior art date
Application number
KR1019950009168A
Other languages
English (en)
Other versions
KR950030517A (ko
Inventor
히로야스 구라마쯔
가즈오 모리따
Original Assignee
가네꼬 히사시
니뽄 덴끼 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 니뽄 덴끼 가부시끼 가이샤 filed Critical 가네꼬 히사시
Publication of KR950030517A publication Critical patent/KR950030517A/ko
Application granted granted Critical
Publication of KR0148204B1 publication Critical patent/KR0148204B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G3/00—Producing timing pulses
    • G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
    • G—PHYSICS
    • G04—HOROLOGY
    • G04R—RADIO-CONTROLLED TIME-PIECES
    • G04R40/00—Correcting the clock frequency
    • G04R40/06—Correcting the clock frequency by computing the time value implied by the radio signal
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B5/00—Visible signalling systems, e.g. personal calling systems, remote indication of seats occupied
    • G08B5/22—Visible signalling systems, e.g. personal calling systems, remote indication of seats occupied using electric transmission; using electromagnetic transmission
    • G08B5/222—Personal calling arrangements or devices, i.e. paging systems
    • G08B5/223—Personal calling arrangements or devices, i.e. paging systems using wireless transmission
    • G08B5/224—Paging receivers with visible signalling details
    • G08B5/228—Paging receivers with visible signalling details combined with other devices having a different main function, e.g. watches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/022—Selective call receivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Electric Clocks (AREA)

Abstract

무선 선택 호출 수신기는 기지국에서 제공되는 수신신호의 클럭 정도(precision)에 필적하게 계시기의 정도를 개선시킬 수 있다. 비트 동기부는 재생 클럭을 출력하도록 수신부로부터의 디지탈 신호의 비트 동기를 설정한다. 계시기 기능의 주파수 분할기는 디지탈 신호가 프레임 비동기 상태에 있을때 기준 클럭 발생부에서 제공되는 기준 클럭을 고정값 만큼 불충분한 정도로 주파수 분할하며, 상기 디지탈 신호가 프레임 동기 상태에 있을때, 상기 비트 동기부에서 출력되는 내부 위상 선행/지연 보정용 위상 보정 신호를 사용하므로써 상기 기준 클럭을 가변적으로 주파수를 분할하여 표시부상에 표시되는 시간의 이득/손실을 보정한다.

Description

무선 선택 호출 수신기용 시간 보정 시스템
제1도는 본 발명의 실시예에 따른 무선 선택 호출 수신기이 배치를 도시하는 블럭도.
제2도는 제1도의 실시예에 사용되는 비트 동기부(103)의 배치를 도시하는 블럭도.
제3도는 본 실시예에 계시기용으로 사용되는 주파수 분할기(109)의 배치를 도시하는 블럭도.
제4도는 재생 클럭(d)의 위상이 디지탈 신호(a)의 위상에 대해 지연된 상태에서 비트 동기부(103)의 비트 동기 동작을 설명하기 위한 타이밍챠트.
제5도는 재생 클럭(d)의 위상이 디지탈 신호(a)의 위상에 대해 앞서 있는 상태에서 비트 동기부(103)의 비트 동기 동작을 설명하기 위한 타이밍챠트.
* 도면의 주요부분에 대한 부호의 설명
102:수신부 103:비트 동기부
104:프리앰블 검출부 105:프레임 신호 검출부
106:BCH 체크부 107:기준 클럭 발생부
108:제어부 109:계시기 기능의 주파수 분할기
110:표시부 111:경보 지시부
[발명의 분야]
본 발명은 무선 선택 호출 수신기의 표시부상에 표시 시간의 계시기 기능을 구비한 무선 선택 호출 수신기용 시간보정 시스템에 관한 것이다.
[종래 기술의 설명]
최근, 몇 종류의 무선 선택 호출 수신기는 필수 기능으로서 호출 기능외에도, 표시 시간의 계시기 기능과 메세지의 표시 기능을 갖는다.
이러한 종류의 종래 무선 선택 호출 수신기, 가령 POCSAG 또는 NTT 시스템과 같은 시스템에 기초한 수신기에서는 ERMES(유럽 무선 메세제 시스템)와 같이 선택적인 호출을 하기 위한 무선 신호에 시간 정보가 포함되어 있지 않으며, 배터리 전원을 절약하기 위해 간헐적으로 동작하는 수신부의 국부 발진기 이외에도, 표준 시간용 기준 클럭을 일정하게 발생시키기 위한 기준 클럭 발생부(발진기)의 포함되어 있다. 그러나, 이러한수신기들은 적은 비용으로 제조될 필요가 있다. 이러한 이유로, 상기 기준 클럭 발생부용으로 고정밀도의 발진기를 사용하는 것은 어렵다. 상기 기준 클럭의 정밀도는 대략 ±30ppm이내이다. 이러한 기준 클럭을 사용할 때, 비록 상기 기준 클럭이 ±10ppm의 정밀도를 가진다할지라도, 에러에 의해 얻어지는 계시(timepiece) 오차, 즉 △T≒10-5×60(초)×60(분)×24(시간)×30(일)=25.92초/1개월이다.
수신기가 상술된 것같은 값싼 기준 클럭 발생부를 사용하므로써 정확한 시간을 표시하는 기술은 일본 특허 공개 공보 제4-60494호의 명칭 무선 단말 장치용 클럭 주파수 보정시스템에 공지되어 있다. 이 무선 단말 장치에서, 전원이 턴온될때 동시에 발생되는 고정밀도의 클럭, 즉 상기 국부발진기로부터의 출력에 기초한 클럭은 상기 기준 클럭과 비교된다. 상기 기준 클럭은 다음에 이 비교결과에 기초하여 보정된다. 상기 전원이 턴오프될 때 상기 보정 동작이 멈추어진다. 이러한 동작으로 인해 상기 기준 클럭의 토대에서 시간을 측정하기 위한 계시기의 정밀도는 향상된다.
상기 무선 단말장치용 클럭 보정 지스템에 따라, 클럭은 일반적으로 100KHz 혹은 그 이하의 주파수를 갖는 기준 클럭과 비교된다. 이러한 이유로, 가령 상기 POCSAG 시스템에 따라, 상기 기준 클럭의 주파수와 거의 동일한 주파수를 갖는 상기 클럭을 대략 15MHz의 고주파수를 갖는 고주파수를 신호로부터 얻어야만 한다. 따라서, 상기 무선 단말 장치에서, 믹서 및 중간 주파수 증폭기와 같은 값비싼 회로들이 준비되어져야만 한다.
[발명의 개요]
본 발명은 종래 기술의 상기 문제점을 해결하기 위해 이루어졌으며, 간단하면서 값싼 회로를 사용하므로써 정확한 시간을 표시할 수 있는 무선 선택 호출 수신기용 시간 보정시스템을 제공하는 것이 본 목적이다.
본 발명에 의하면, 적어도 프리앰블 신호, 프레임 동기 신호, 및 선택 호출 신호를 포함하는 무선 신호를 수신하며, 상기 선택 호출 신호가 자기 선택 호출 번호(self-selective call number)의 일치할때 호출을 지시하며, 표시부상에 표시시간의 계시기능을 갖는 무선 선택 호출 수신기용 시간 보정시스템이 제공되는데, 이 시스템은 상기 무선 신호로부터 디지탈 신호를 발생시키기 위한 수신부와, 재생 클럭을 발생시키도록 디지탈 신호의 비트 동기를 설정하며, 상기 재생 신호와 디지탈 신호 사이의 위상 차이를 지시하는 위상 보정 신호를 발생시키는 비트 동기부와, 상기 디지탈 신호의 프레임 동기를 설정하며, 디지탈 신호가 프레임 동기 상태에 있는지 혹은 프레임 비동기 상태에 있는지를 지시하는 프레임 동기 상태 신호를 발생시키는 프레임 신호 검출부와, 기준 클럭을 발생시키는 기준 클럭 발생부와, 상기 프레임 동기 상태 신호를 수신해서, 디지탈 신호가 프레임 비동기 상태에 있다는 것을 상기 프레임 동기 상태 신호가 지시할 때 고정값만큼 상기 기준 클럭을 주파수 분할하며, 상기 디지탈 신호가 프레임 동기 상태에 있다는 것을 상기 프레임 동기 상태 신호가 지시할 때 상기 위상 보정 신호에 따라 상기 기준 클럭을 가변적으로 주파수 분할하여, 그 결과 계시기 주파수 분할 클럭으로서 주파수 분할 출력을 설정하는 계시기 기능의 주파수 분할기와, 상기 계시기 주파수 분할 클럭에 기초한 시간을 상기 표시부로 하여금 표시하게 하는 시간 표시 구동부를 구비하고 있다.
상기 무선 선택 호출 수신기용 시간 보정 시스템에서, 상기 수신부는 프리앰블 신호의 검출 이후를 제외한 모든 시간내내 전원을 간헐적으로 수신한다.
상기 무선 선택 호출 수신기용 시간 보정 시스템에서, 상기 비트 동기부는 상기 디지탈 신호의 에지를 검출하고 에지 검출 출력을 발생시키는 에지 검출기와, 상기 에지 검출 출력의 위상과 상기 재생 클럭의 위상을 비교하여, 상기 재생 클럭의 위상이 선행할 때 위상 선행 보정용 위상 보정 신호를 발생시키며, 상기 재생 클럭의 위상이 지연될 때 위상 지연보정용 위상 보정 신호를 발생시키는 위상 비교기와, 위상 선행 보정용 위상 보정 신호의 수신에 따라 주파수 분할수를 감소시키며, 위상 지연 보정용 위상 보정 신호의 수신에 따라 주파수 분할수를 증가시키는 제1 가변 주파수 분할기를 포함한다.
무선 선택 호출 수신기용 시간 보정 시스템에 있어서, 상기 계시기 기능의 주파수 분할기는 프레임 동기 상태 신호와 위상 보정 신호를 수신해서, 상기 디지탈 신호가 프레임 동기 상태인 것을 상기 프레임 동기 상태 신호가 지시할때만 상기 위상 보정 신호를 출력시키는 보정 제어부와, 상기 보정 제어부로부터 위상 선행 보정용 위상 보정 신호의 수신에 따라 기준클럭에 대한 주파수 분할수를 감소시키며, 상기 보정 제어부로 부터 위상 지연 보정용 위상 보정 신호의 수신에 따라 상기 기준 클럭에 대한 주파수 분할수를 증가시키고, 상기 위상 보정신호가 수신되지 않을 때 고정값만큼 상기 기준 클럭을 주파수 분할하는 제2 가변 주파수 분할기를 포함한다.
[양호한 실시예의 상술]
본 발명은 첨부된 도면을 참조로 하기에서 상술된다.
제1도는 본 발명의 실시예에 따른 무선 선택 호출수신기의 배치를 도시하는 불럭도이다.
안테나(101)는 POCSAG 시스템에 기초한 호출 시스템의 기지국(도시안됨)으로부터 가령, 150MHz 대역 또는 280MHz 대역의 신호인 무선 신호(r)를 수신한다. 이 무선 신호(r)는 헤드 부분에 프리앰블 신호와, 프리앰블 신호 다음에 오는 동기 신호 및 선택적인 호출 신호와 같은 다른 신호들을 포함한다. 가령, 상기 무선 신호(r)의 전송율은 512bps, 1200bps 또는 2400bps이다. 상기 무선 신호(r)의 전송률 에러, 즉 클럭 에러는 ±10ppm 이내이거나 실제로 대략 ±1ppm이다.
상기 무선 신호(r)는 수신부(102)에 의해 디지탈 신호(a)로 증폭 및 복조된다. 이 디지탈 신호(a)는 비트 동기부(103), 프리앰블 검출부(104), 프레임 신호 검출부(105), BCH 체크부(106) 및 제어부(108)로 전송된다. 이러한 회로들(103, 104, 105, 106 및 108)은 또한 타이밍 신호를 발생시키기 위해 기준 클럭 발생부(107)에 의해 발생된 기준 클럭(clk)을 수신한다. 상기 제어부(108)는 자기 선택 호출 번호를 기억하기 위한 ROM 같은 하드웨어와, 다양한 형태의 계산 및 제어를 실행하는 마이크로 프로세서와, RAM 등을 포함한다.
상기 비트 동기부(103)는 상기 디지탈 신호(a)의 위상과, 디지탈 신호(a)로부터 비트 동기부(103)에 의해 발생된 재생 클럭(d)의 피드백 신호의 위상을 비교하며, 상기 디지탈 신호(a)에 비트로 동기된 재생 클럭(d)을 출력시킨다. 상기 재생 클럭(d)은 프리앰블 검출부(104), 프레임 신호 검출부(105), 및 BCH 체크부(106)로 전송된다. 상기 비트 동기부(103)는 또한 상기 재생 클럭(d)과 디지탈 신호(a) 사이의 위상차를 지시하는 위상 보정 신호(c)를 발생시킨다.
상기 프리앰블 검출부(104)는 상기 디지탈 신호(a)로 부터 프리앰블 신호를 검출하고, 이 프리앰블 검출 신호(p)를 상기 제어부(108)에 공급한다. 이 프리앰블 검출 신호(p)는 프리앰블 신호가 검출되는지를 나타낸다. 제어부(108)는 상기 프리앰블 검출 신호(p)에 따라 프리앰블 신호의 존재/부재를 결정한다. 만약 프리앰블 신호가 존재하지 않는다면, 상기 제어부(108)는 전원 공급 제어 신호 신호(q)를 사용하므로써 수신부(102)에 전원을 간헐적으로 제공한다. 만약 상기 프리앰블 검출 신호(p)가 상기 프리앰블 신호의 존재를 지시하면, 상기 제어부(108)는 상기 전원 공급 제어 신호(q)를 사용하므로써 상기 수신부(102)에 전원을 연속적으로 제공한다. 그 결과, 상기 수신부(102)는 상기 디지탈 신호(a)의 프레임 동기 신호를 출력할 수 있다.
상기 프레임 신호 검출부(105)는 상기 디지탈 신호(a)의 프레임 동기 신호를 사용하므로써 디지탈 신호(a)의 프레임 동기를 설정한다. 상기 프레임 신호 검출부(105)는 또한 상기 제어부(108)에 프레임 동기 상태 신호를 출력시킨다. 상기 프레임 동기 상태 신호(j)는 상기 디지탈 신호(a)가 프레임 비동기 상태에 있는지 또는 프레임 동기 상태에 있는지를 나타낸다. 디지탈 신호(a)가 프레임 동기 상태에 있는지를 나타내는 프레임 동기 상태 신호(j)의 수신에 따라, 상기 제어부(108)는 전원 공급 제어 신호(q)를 사용하므로써 디지탈신호(a)의 자기 프레임(self-frame) 간격 동안만 수신부(102)에 전원을 제공하는 제어를 실행한다.
상기 BCH 체크부(106)는 자기 프레임으로 상기 디지탈 신호(a)의 BCH 체크(BCH 코드의 코드 에러 체크)를 실행하며, BCH 체크 신호(K)를 상기 제어부(108)에 제공한다. 상기 BCH 체크 신호(K)는 상기 체크의 G(양호)/NG(불량) 결과를 나타낸다. 상기 BCH 체크의 결과가 NG라는 것을 나타내는 BCH 체크 신호(K)를 수신함에 따라, 상기 제어부(108)는 상기 디지탈 신호(a)가 올바른 디지탈 신호가 아니라는 것을 결정하며, 상기 수신부(102)용 전원 공급 모드에서 프레임 비동기 상태의 간헐적인 전원 공급 모드로 스위칭시킨다.
만약 상기 BCH체크 신호(K)가 G라는 것을 나타내면, 상기 제어부(108)는 디지탈 신호(a)의 선태적인 호출 신호를 수신하며, 상기 선택적인 호출 신호와 자기 선택 호출 번호를 대조한다. 만약 상기가 서로 일치한다면, 상기 제어부(108)는 경보 명령 신호(S)를 사용하므로써 경보 지시부(111)를 구동시킨다. 만약 메세지 신호가 디지탈 신호(a)에 존재한다면, 상기 제어부(108)는 호출 통지를 제어하기 위한 표시 명령 신호(m)를 사용하므로써 표시부(110)를 구동시킨다.
이 무선 선택 호출 수신기는 상기 표시부(110)로 하여금 시간을 표시하게 하는 계시기 기능을 갖는다. 상기 기준 클럭 발생부(107)는 시간을 측정하기 위해 사용되는 기준으로서 기준 클럭(clk)을 발생시키며, 이 기준 클럭(clk)을 계시기 기능의 주파수 분할기(109)에 제공한다.
상기 기준 클럭(clk) 이외에도, 상기 계시기 기능의 주파수 분할기(109)는 비트 동기부(103)와 제어부(108)로부터 각각 위상 보정 신호(C)와 프레임 동기 상태 신호(h)를 수신한다. 상기 프레임 동기 상태 신호(h)는 상기 프레임 신호 검출부(105)로부터의 프레임 동기 상태 신호(j) 출력과 동일하다. 상기 프레임 동기 상태 신호(h)가 프레임 비동기 상태인 것을 나타낼 때, 상기 계시기 기능의 주파수 분할기(109)는 고정값만큼 상기 기준 클럭(clk)을 주파수 분할한다. 상기 프레임 동기 상태 신호(h)가 프레임 동기 상태인 것을 나타낼 때, 상기 계시기 기능을 주파수 분할기(109)는 상기 위상 보정 신호(C)에 따라 기준 클럭(clk)의 주파수 분할을 가변적으로 실행시킨다. 이러한 동작에 따라, 계시기 주파수 분할 클럭(g)이 생성된다.
상기 계시기 주파수 분할 클럭(g)은 만약 기준 클럭(clk)이 38.4KHz의 주파수를 가지며 주파수 분할수가 38,400이라면, 1초의 클럭 간격(1Hz)을 갖는다. 상기 제어부(108)는 타이머로서 이 계시기 주파수 분할 클럭(g)을 사용하며, 이 타이머에 기초하여, 원하는 시간, 즉 가령 1분 또는 1시간까지 카운트하여 표시부(110)로 하여금 이 시간을 표시하게 한다.
제2도는 본 실시예에 사용되는 비트 동기부(103)의 배치를 도시하는 블럭도이다.
이 실시예에서, 상기 프리앰블 검출부(104)와 프레임 신호 검출부(105)는 플립플롭을 사용하므로써 재생 클럭(d)의 하강 에지의 타이밍에서 상기 수신부(102)로부터의 디지탈 신호(a)를 샘플하여, 각각 프리앰블 신호와 프레임 동기 신호를 검출한다. 샘플링 타이밍이 상기 디지탈 신호(a)의 에지(변경점)와 일치하는 것을 방지하기 위해, 비트 동기부(103)는 디지탈 신호(a)의 비트 동기를 설정하여 결과의 재생 클럭(d)을 출력시킨다.
상기 비트 동기부(103)의 에지 검출기(201)는 디지탈 신호(a)의 에지를 검출하여 에지 검출 신호(b)를 발생시킨다.
위상 비교기(202)는 에지 검출 신호(b)의 위상과, 재생클럭(d)의 위상을 비교한다. 만약 재생 클럭(d)의 위상이 에지검출 신호(b)의 위상에 대해 앞선다면, 상기 위상 비교기(202)는 위상 선행 보정용 위상 보정 신호(C)를 발생시킨다. 더욱 특히, 가령, 만약 상기 에지 검출 신호(b)가 재생 클럭(d)의 H레벨에 있다면, 상기 위상 비교기(202)는 상기 재생 클럭(d)이 디지탈 신호(a)의 에지에 대해 선행하고 있다는 것을 결정하며, 위상 보정 신호(C+)를 발생시킨다. 만약 상기 재생클럭(d)의 위상이 지연된다면, 상기 위상 비교기(202)는 위상 지연 보정용 위상 보정 신호(C)를 발생시킨다. 더욱 특히, 가령, 만약 상기 에지 검출 신호(b)가 재생 클럭(d)의 L 레벨에 있다면, 상기 위상 비교기(202)는 상기 재생 클럭(d)이 디지탈 신호(a)의 에지에 대해 지연되고 있음을 결정하며, 위상 보정 신호(C-)를 발생시킨다.
가변 주파수 분할기(203)는 위상 보정 신호(C)에 의해 제어되어 기준 클럭(clk)의 주파수 분할수를 변경시킨다. 상기 위상 보정 신호(C+)를 수신하므로써, 상기 가변 주파수 분할기(203)는 그 위상을 앞서게 한 후 재생 클럭(d)을 출력시키도록 주파수 분할수를 감소시킨다. 상기 위상 보정 신호(C-)를 수신함에 따라, 상기 가변 주파수 분할기(203)는 그 위상을 지연시킨 후 재생 클럭(d)을 출력시키도록 주파수 분할수를 증가시킨다. 그 결과, 상기 비트 동기부(103)는 상승 에지가 디지탈 신호(a)의 에지와 일치하는, 즉 재생 클럭(d)과 디지탈 신호(a)가 비트 동기되는 재생 클럭(d)을 출력한다.
본 실시예의 무선 선택 호출 수신기가 1200bps의 전송률로 동작한다고 가정하자. 이러한 경우, 만약 기준 클럭 발생부(107)가 38.3KHz의 주파수를 갖는 기준 클럭(clk)을 발생시킨다면, 상기 기준 클럭(clk)을 32로 주파수 분할하므로써 얻어지는 클럭은 한 단위 비트로 간주된다. 디지탈 신호(a)와 재생 클럭(d) 사이의 최대 위상차는 비트의 ±1/2, 즉 16개의 기준 클럭(clk)에 해당한다. 따라서, 만약 재생 클럭(d)의 단위 위상 보정량이 하나의 기준 클럭(clk)에 해당하도록 설정된다면, 상기 비트 동기부(103)는 16번의 위상 보정 동작, 즉 16개의 재생 클럭(d)에 대한 위상 보정을 실행시킴으로써, 비트 동기화를 완료할 수 있다.
제4도는 재생 클럭(d)의 위상이 디지탈 신호(a)의 위상에 대해 지연되는 상태에서 비트 동기부(103)의 비트 동기 동작을 설명하는 타이밍챠트이다.
제4도는 비트 동기가 설정되지 않고, 재생 클럭(d')이 디지탈 신호(a)에 대해 한 비트의 1/4 만큼 지연된 상태에서 비트 동기 동작을 도시하고 있다. 시간(t1) 이전에, 재생 클럭(d' 및 d)은 서로 동기되어 있다. 디지탈 신호(a)의 에지에서, 상기 에지 검출기(201)는 쇼트 펄스(short pulse)로서 에지 검출신호(b)를 발생시킨다. 시간(t1)과 시간(t2) 사이의 간격동안, 8개의 에지 검출 신호(b)는 상기 가변 주파수 분할기(203)로 부터의 H레벨의 재생 클럭(d)과 일치한다. 다시 말해, 위상 비교기(202)는 상기 간격동안 디지탈 신호(a)의 에지를 8번 검출한다. H 레벨에 기초한 이 에지 검출에 따라, 상기 위상 비교기(202)는 상기 재생 클럭(d)의 위상기 상기 에지 검출 신호(b)에 대해 선행하고 있다는 것을 결정하며, 위상 선행 보정용으로 위상 보정 신호(C+)를 발생시킨다. 상기 위상 보정신호(C+)를 수신함에 따라, 상기 가변 주파수 분할기(203)는 위상을 앞당긴후 재생 클럭(d)을 출력하도록 주파수 분할수를 감소시킨다. 시간(t1)과 시간(t2) 사이의 시간 간격동안 8번의 비트 동기 동작을 설정하므로써, 재생 클럭(d)의 비트 동기가 완료된다. 상기 디지탈 신호(a)의 다음 에지에 해당하는 t3에서, 에지 검출 신호(b)는 상기 재생 클럭(d)의 상승 에지와 일치한다. 따라서, 상기 위상 비교기(202)로부터 위상 보정신호(C+, C-)는 출력되지 않는다.
제5도는 재생 클럭(d)의 위상이 디지탈 신호(a)의 위상에 대해 선행하는 상태에서 상기 비트 동기부(103)의 비트 동기 동작을 설명하는 타아밍챠트이다.
제5도는 비트 동기가 설정되지 않는 상태에서 비트 동기 동작을 도시하며, 재생 클럭(d')은 상기 디지탈 신호(a)에 대해 비트의 1/8만큼 선행하고 있다. 시간(t4) 이전에, 상기 재생 클럭(d' 및 d)은 서로 동기되어 있다. 시간(t4)과 시간(t5) 사이의 간격동안, 4개의 에지 검출 신호(b)는 L 레벨의 재생 클럭(d)과 일치한다. 다시 말해서, 상기 위상 비교기(202)는 상기 시간 간격동안 디지탈 신호의 에지를 4번 검출한다. L레벨에 기초한 상기 에지 검출에 따라, 위상 비교기(202)는 재생 클럭(d)의 위상이 상기 에지 검출 신호(b)에 대해 지연되고 있음을 결정하며, 위상 지연 보정용으로 위상 보정 신호(C-)를 발생시킨다. 상기 위상 보정 신호(C-)를 수신함에 따라, 상기 가변 주파수 분할기(203)는 위상을 지연시킨 후 재생 클럭(d)을 출력하기 위해 주파수 분할수를 증가시킨다. 시간(t4)과 시간(t5) 사이의 간격동안 4번의 비트 동기 동작을 설정하므로써, 재생 클럭(d)의 비트 동기가 완료된다. 디지탈 신호(a)의 다음번 에지에 해당하는 시간(t6)에서, 에지 검출 신호(b)는 재생 클럭(d)의 상승 에지에 일치한다. 따라서, 상기 위상 비교기(202)로부터 위상 보정신호(C)는 출력되지 않는다.
제2도, 4도 및 5도를 참조로 기술된 바와 같이, 비트 동기부(103)는 버스트(burst) 같은 디지탈 신호(a)에 대해 재생 클럭(d)의 동기 작업을 수행하며, 기준 클럭(clk)의 오차에 의해 야기된 재생 클럭(d)의 위상 이동을 완화하며, 따라서 비트 동기를 달성한다. 즉, 프레임 비동기 상태에서 수행된 비트 동기 동작(초기 비트 동기 동작)은 버스트 신호의 동기 동작과 일치하며, 프레임 동기 상태에서 수행된 비트 동기 동작은 기준 클럭(clk)의 부정확도에 의해 야기된 위상 이동을 완화시킨다.
상기 기준 클럭(clk)의 정밀도는 ±30ppm 이내이다. 만약 상기 정확도가 ±30ppm이라면, 상기 재생 클럭(d)의 위상은 상기 디지탈 신호(a)의 배치(batch)당 기준 클럭(clk)의 0.5222016비트 만큼 이동한다. 따라서, 만약 비트 동기 보정동작의 단위 보정량이 한 기준 클럭(clk)에 대응한다면, 상기 비트 동기부(103)는 상기 디지탈 신호(a)의 두 배치(batch)마다 한번식 재생 클럭(d)의 위상 보정을 실행한다.
제3도는 본 실시예의 계시기 기능용으로 사용되는 주파수 분할기(109)의 배열을 나타내는 블럭도이다.
상기 주파수 분할기(109)의 보정 제어부(301)는 비트 동기부(103)로부터 위상 보정 신호(C)와, 상기 제어부(108)로부터 프레임 동기 상태 신호(h)를 수신한다. 상기 디지탈 신호(a)가 프레임 동기 상태인 것을 나타내는 프레임 동기 상태 신호(h)를 수신함에 따라, 상기 보정 제어부(301)는 주파수 분할수 보정 신호(f)로서 위상 보정 신호(C)를 어떠한 변형없이 가변 주파수 분할기(302)에 출력한다. 상기 주파수 분할수 보정신호(f)는 위상 보정 신호(C)가 위상 선행 보정 신호(C+)일때 위상 선행 주파수 분할수 보정 신호(f+)가 되며, 상기 위상 보정신호(C)가 위상 보정 신호(C-)일때 위상 지연 주파수 분할수 보정 신호(f-)가 된다. 디지탈 신호(a)가 프레임 비동기 상태에 있음을 나타내는 프레임 동기 상태 신호(h)를 수신함에 따라, 상기 보정 제어부(301)는 마스크로서 위상 보정 신호(C)를 사용하며, 상기 가변 주파수 분할기(302)에 상기 신호(C)가 출력되는 것을 방해한다. 만약 디지탈 신호(a)가 프레임 동기 상태에서 있는 동안, 상기 프레임 동기 상태 신호(h)가 H 레벨에 있고, 상기 디지탈 신호(a)가 프레임 비동기 상태에 있는 동안, L 레벨에 있다면, 상기 보정 제어부(301)는 AND 회로에 의해 구현될 수 있다.
상기 가변 주파수 분할기(302)는 상기 기준 클럭 발생부(107)로부터 주파수 분할수 보정 신호(f)와 기준 클럭을 수신한다. 만약 상기 주파수 분할수 보정 신호(f)가 상기 보정신호(f+)라고 하면, 상기 가변 주파수 분할기(302)는 상기 주파수 분할수에 1을 부가한다. 만약 상기입력 주파수 분할수 보정 신호(f)가 보정 신호(f-)라고 하면, 상기 가변 주파수 분할기(302)는 주파수 분할수에서 1을 감산한다. 만약 상기 디지탈 신호(a)가 프레임 비동기 상태에 있고 상기 주파수 분할수 보정 신호(f)가 입력이 아니라면, 상기 주변 주파수 분할기(302)는 기준 클럭(clk)을 고정값만큼 주파수 분할한다,. 이러한 주파수 분할 결과들은 계시기 주파수 분할 클럭(g)이 된다. 가령, 상기 가변 주파수 분할기(302)는 상기 디지탈 신호(a)가 프레임 비동기 상태에 있는 동안, 상기 기준 클럭(clk)을 38,400 만큼 주파수 분할하므로써 얻어진 계시기 주파수 분할 클럭(g)을 출력하며, 상기 디지탈 신호(a)가 프레임 동기 상태에 있는 동안, 기준 클럭(CIK)을 38,400+α(α는 상기 주파수 분할수 보정 신호(f)에 의해 표시되는 증/감 분이다) 만큼 주파수 분할하므로써 얻어진 계시기 주파수 분할 클럭(g)을 출력한다. 알려진 바와 같이, 상기 가변 주파수 분할기(203)는 캐스캐이드형 플립플롭, AND회로, 및 OR 회로로 구성된 회로에 의해 구현될 수 있다. 상기 제어부(108)는 상기 계시기 주파수 분할 클럭(g)에 기초하여 시간을 카운터 업하며, 상기 표시부(110)상에 측정 시간을 표시한다.
제1도 내지 제5도를 참조로 기술된 바와 같이, 상기 무선 선택 호출 수신기는 단지 비트 동기부(103)를 이용하고, 상기 회로들에 비교적 저주파수에서 동작하며 간단한 장치를 갖는 디지탈 회로를 부가하므로써, 계시기 주파수 분할 클럭(g)의 정도(precision)에서 디지탈 신호(a)의 전송률의 정도(precision)에 이르기까지 즉, 기지국이 기준 클럭의 정도를 개선시킬 수 있다. 따라서, 본 실시예의 시간 보정 시스템은 임의의 값비싼 고주파 신호 처리 회로가 없이도 실질적으로 무시할 수 있는 정도로 계시기의 오차를 줄일 수 있다.
본 실시예에서는 단지 POCSAG시스템의 무선 선택호출수신기용 시간 보정 시스템만이 기재되어 있지만, 이 시간보정 시스템은 NTT시스템과 같은 또 다른 시스템의 무선 선택 호출 수신기에 적용될 수 잇다.
본 발명에 따라, 상술된 바와 같이, 디지탈 신호가 프레임 비동기 상태에 있을 때, 기준 클럭은 고정값 만큼 주파수 분할된다. 상기 디지탈 신호가 프레임 동기 상태에 있을 때, 상기 기준 클럭은 상기 비ㅌ 동기부로부터의 위상 보정 신호에 따라 가변적으로 주파수 분할된다. 계시기 주파수 분할 클럭은 상기 주파수 분할 출력으로부터 발생된다. 그러므로 상기 계시기의 정도(precision)는 단지 계시기의 시간 보정용으로 간단하며 값싼 회로를 부가하므로써 기지국의 호출 시스템의 기준 클럭 정도(precision) 이상으로 개선될 수 있다.

Claims (4)

  1. 적어도 프리앰블 신호, 프레임 동기 신호, 및 선택 호출 신호를 포함하는 무선 신호를 수신하며, 상기 선택 호출 신호가 자기 선택 호출 번호와 일치할 때 호출 지시를 수행하고, 표시부상에 시간을 표시하는 계시기 기능을 갖는 무선 선택 호출 수신기용 시간 보정 시스템에 있어서, 상기 무선 신호로부터 디지탈 신호를 발생시키는 수신부, 재생 클럭을 발생시키도록 상기 디지탈 신호의 비트 동기를 설정하며, 상기 제생 클럭과 디지탈 신호 사이의 위상차를 지시하는 위상 보정 신호를 발생시키는 비트 동기부, 상기 디지탈 신호의 프레임 동기를 설정하며, 상기 디지탈 신호가 프레임 동기 상태에 있는지 프레임 비동기 상태에 있는지를 지시하는 프레임 동기 상태 신호를 발생시키는 프레임 신호 검출부, 기준 클럭을 발생시키는 기준 클럭 발생부, 프레임 동기 상태의 신호를 수신하여, 상기 디지탈 신호가 프레임 비동기 상태에 있다고 상기 프레임 동기 상태 신호가 나타낼 때 기준 클럭을 고정값 만큼 주파수 분할하고, 상기 디지탈 신호가 프레임 동기 상태에 있다는 것을 상기 프레임 동기 상태 신호가 나타날 때 상기 기준 클럭을 위상 보정 신호에 따라 가변적으로 주파수 분할하여, 계시기 주파수 분할 클럭으로서 주파수 분할 출력을 설정하는 계시기 기능의 주파수 분할기, 및 상기 표시부로 하여금 상기 계시기 주파수 분할 클럭에 기초한 시간을 표시하게 하는 시간 표시 구동부를 포함하는 것을 특징으로 하는 시간 보정 시스템.
  2. 제1항에 있어서, 상기 비트 동기부는 상기 디지탈 신호의 에지를 검출하여 에지 검출 출력을 발생시키는 에지 검출기, 상기 에지 검출 출력의 위상과 재생 클럭의 위상을 비교하여 재생 클럭의 위상이 선행될 때 위상 선행 보정용 위상 보정 신호를 발생시키며, 재생 클럭의 위상이 지연될 때 위상 지연 보정용 위상 보정 신호를 발생시키는 위상 비교기, 및 상기 위상 선행 보정용 위상 보정 신호를 수신함에 따라 주파수 분할수를 감소시키며, 위상 지연 보정용 위상 보정신호를 수신함에 따라 주파수 분할수를 증가시키는 제1 가변 주파수를 분할기를 포함하는 것을 특징으로 하는 시간 보정 시스템.
  3. 제1항에 있어서, 상기 계시기 기능의 주파수 분할기는 상기 프레임 동기 상태 신호와 위상 보정 신호를 수신하여 상기 디지탈 신호가 프레임 동기 상태에 있음을 상기 프레임 동기 상태 신호가 나타낼때만 상기 위상 보정 신호를 출력시키는 보정 제어부, 및 상기 보정 제어부로부터 위상 선행 보정용 위상 보정 신호를 수신함에 따라 상기 기준 클럭용 주파수 분할수를 감소시키며, 상기 보정 제어부로부터 위상 지연 보정용 위상 보정 신호를 수신함에 따라 기준 클럭용 주파수 분할수를 증가시키고, 상기 위상 보정 신호가 수신되지 않을때 기준 클럭을 고정값으로 주파수 분할하는 제2 가변 주파수 분할기를 포함하는 것을 특징으로 하는 시간 보정 시스템.
  4. 제1항에 있어서, 상기 수신부는 상기 프리앰블 신호의 검출 이후를 제외한 시간내내 전원을 간헐적으로 수신하는 것을 특징으로 하는 시간 보정 시스템.
KR1019950009168A 1994-04-26 1995-04-19 무선 선택 호출 수신기용 시간 보정 시스템 KR0148204B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-88133 1994-04-26
JP8813394A JP2710557B2 (ja) 1994-04-26 1994-04-26 無線選択呼出受信機の時刻補正方式

Publications (2)

Publication Number Publication Date
KR950030517A KR950030517A (ko) 1995-11-24
KR0148204B1 true KR0148204B1 (ko) 1998-08-17

Family

ID=13934436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009168A KR0148204B1 (ko) 1994-04-26 1995-04-19 무선 선택 호출 수신기용 시간 보정 시스템

Country Status (4)

Country Link
US (1) US5739762A (ko)
JP (1) JP2710557B2 (ko)
KR (1) KR0148204B1 (ko)
GB (1) GB2288899B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0833049A (ja) * 1994-07-19 1996-02-02 Mitsubishi Electric Corp 携帯型無線通信装置
GB2297854B (en) * 1995-02-07 1999-04-07 Nokia Mobile Phones Ltd Real time clock
JP2885722B2 (ja) * 1996-09-17 1999-04-26 静岡日本電気株式会社 無線選択呼出受信機
JP3056084B2 (ja) * 1996-08-15 2000-06-26 静岡日本電気株式会社 無線選択呼出受信機
JPH1070747A (ja) * 1996-08-26 1998-03-10 Kokusai Electric Co Ltd 無線選択呼出受信機
JP3811874B2 (ja) * 1997-10-28 2006-08-23 富士通株式会社 時刻補正方法及び該方法に使用する携帯電話端末装置
US6072344A (en) * 1998-01-28 2000-06-06 Lucent Technologies Inc. Phase-locked loop (PLL) circuit containing a phase detector for achieving byte alignment
JP3123991B2 (ja) * 1998-10-26 2001-01-15 静岡日本電気株式会社 無線選択呼出し受信機
DE10016937B4 (de) * 1999-05-18 2004-04-29 Ibm Corp. Digitale Frequenzkorrektur
DE69937682T2 (de) * 1999-10-20 2008-11-20 Sony Deutschland Gmbh Mobiler Terminal für ein drahtloses Telekommunikationsverfahren mit genauer Echtzeiterzeugung
DE10213262B4 (de) * 2002-03-25 2005-11-10 Infineon Technologies Ag Vorrichtung und Verfahren zum Regeln eines Sendezeitpunkts eines zeitkontinuierlichen Sendesignals
WO2003088489A2 (en) * 2002-04-11 2003-10-23 Fairchild Semiconductor Corporation Pll for clock recovery with initialization sequence
KR100542039B1 (ko) * 2002-07-02 2006-01-10 삼성탈레스 주식회사 이동통신장치의 프레임동기신호 발생장치
US7158045B1 (en) * 2004-10-13 2007-01-02 Cirrus Logic, Inc. Method and apparatus for maintaining an ideal frequency ratio between numerically-controlled frequency sources
JP2006234439A (ja) * 2005-02-22 2006-09-07 Seiko Instruments Inc 電波時計
JP2008051705A (ja) * 2006-08-25 2008-03-06 Seiko Epson Corp 電波修正時計、及びその波形判別基準の変更方法
FR2979507B1 (fr) * 2011-08-25 2014-03-28 Diwel Dispositif de reception d'un signal numerique
JP6358886B2 (ja) * 2014-07-30 2018-07-18 日本光機工業株式会社 標識用灯器同期装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414676A (en) * 1981-03-31 1983-11-08 Motorola, Inc. Signal synchronization system
US4649538A (en) * 1984-09-28 1987-03-10 Motorola, Inc. Radio paging device with improved test modes
JPS6192051A (ja) * 1984-10-12 1986-05-10 Nec Corp 未受信の割合の低減を実現した無線選択呼出受信機
US5414419A (en) * 1989-12-04 1995-05-09 Motorola, Inc. Battery saving method for selective call receivers
JP3584042B2 (ja) * 1990-06-12 2004-11-04 セイコーエプソン株式会社 時計機能付き受信機及び時刻修正方法
JP3163621B2 (ja) * 1990-06-28 2001-05-08 日本電気株式会社 無線端末装置のクロック周波数補正方式
JPH0472732U (ko) * 1990-11-06 1992-06-26
US5261118A (en) * 1991-10-04 1993-11-09 Motorola, Inc. Simulcast synchronization and equalization system and method therefor
JPH0744719B2 (ja) * 1993-03-29 1995-05-15 日本電気株式会社 無線選択呼出受信機

Also Published As

Publication number Publication date
US5739762A (en) 1998-04-14
GB2288899A (en) 1995-11-01
GB9507562D0 (en) 1995-05-31
KR950030517A (ko) 1995-11-24
GB2288899B (en) 1997-10-08
JPH07298329A (ja) 1995-11-10
JP2710557B2 (ja) 1998-02-10

Similar Documents

Publication Publication Date Title
KR0148204B1 (ko) 무선 선택 호출 수신기용 시간 보정 시스템
CA2001775C (en) Mobile telephone system with intermittent control of receiver components in standby state
EP0619685B1 (en) Timepiece for radio display pager synchronised to the local standard time
US4004090A (en) Bit synchronization circuit
US6167097A (en) Frequency generating circuit
US5734686A (en) Selective power supply control for battery saving effectively
US6466553B1 (en) Receiver, intermittent frame synchronizing method and portable remote terminal
JP2772280B2 (ja) 無線選択呼出受信機
US20050002279A1 (en) Time-of-day apparatus receiving standard time code broadcast
JP2773584B2 (ja) 無線選択呼び出し受信機
JP2503946B2 (ja) 選択呼出受信機
JP2501245B2 (ja) 無線呼出用受信機の間欠受信回路
JP2897684B2 (ja) 無線送受信装置
US5390340A (en) Radio paging receiver capable of establishing clock synchronization even in the absence of a preamble signal
JP2596983B2 (ja) 複数チャネル受信式無線呼出用受信機
JP2009063338A (ja) 電子時計、電波時計、時計機能を有する電子機器及び制御方法
JP2002009684A (ja) 送信タイミング可変回路
JPH11113053A (ja) 移動局の時計時刻補正方法およびその回路
KR19980014211A (ko) 비트 동기회로
JP3058925B2 (ja) 無線通信装置
JPS58116832A (ja) デ−タサンプリングパルス発生装置
JP2003107178A (ja) 電波修正機能付きアラーム時計
JP2008124524A (ja) 間欠受信制御装置
JPH06125297A (ja) 無線選択呼出受信機
JPH08340312A (ja) フレーム同期制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee