JPS6192051A - 未受信の割合の低減を実現した無線選択呼出受信機 - Google Patents
未受信の割合の低減を実現した無線選択呼出受信機Info
- Publication number
- JPS6192051A JPS6192051A JP59212600A JP21260084A JPS6192051A JP S6192051 A JPS6192051 A JP S6192051A JP 59212600 A JP59212600 A JP 59212600A JP 21260084 A JP21260084 A JP 21260084A JP S6192051 A JPS6192051 A JP S6192051A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time
- data
- period
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
- H04W88/02—Terminal devices
- H04W88/022—Selective call receivers
- H04W88/023—Selective call receivers with message or information receiving capability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はベーノングサービスの受信の信頼性を高めるこ
との出来る無線選択呼出受信機に関し。
との出来る無線選択呼出受信機に関し。
特にメツセージ受信が可能な無線選択呼出機能を有する
ものに係わる。
ものに係わる。
近年集積技術の発展に伴い、無線選択呼出受信 “機
においても従来の呼出だけの機能のものから数字および
文字・記号などで構成される一連のメツセージまでも受
信出来るものへと１機能の向上は目覚しい。
においても従来の呼出だけの機能のものから数字および
文字・記号などで構成される一連のメツセージまでも受
信出来るものへと１機能の向上は目覚しい。
ところで非同期システムでは、送信信号の先頭には間欠
的受信状態にある受信機を立ち上げるための前置信号が
あるが、地下やビルディング内等から地上に出て来たと
き或いは電源投入時前置信号以降のデータが暫く継続す
ることが考えられる。
的受信状態にある受信機を立ち上げるための前置信号が
あるが、地下やビルディング内等から地上に出て来たと
き或いは電源投入時前置信号以降のデータが暫く継続す
ることが考えられる。
このような場合９間欠受信状態にある受信機は前置信号
が存在するまで立ち上がることが出来ないので、前述の
データの中に自機の選択呼出信号が存在しても受信出来
ない欠点がある。そしてこのことは１つの前置信号に長
いメツセージ信号が継続する場合極めて大きな問題とな
る。このことは近年の被−ジングサービスにおけるメツ
セージサービスにおいて前述の欠点がよυ加速されるこ
とになる。
が存在するまで立ち上がることが出来ないので、前述の
データの中に自機の選択呼出信号が存在しても受信出来
ない欠点がある。そしてこのことは１つの前置信号に長
いメツセージ信号が継続する場合極めて大きな問題とな
る。このことは近年の被−ジングサービスにおけるメツ
セージサービスにおいて前述の欠点がよυ加速されるこ
とになる。
本発明の目的は前述の欠点を克服し、ページングサービ
スの信頼性を高めることの出来るメツセージ付無線選択
呼出受信機を提供することである。
スの信頼性を高めることの出来るメツセージ付無線選択
呼出受信機を提供することである。
本発明の他の目的は、受信機が現在正常に受信出来る状
態にあるかどうかを受信機所持者に知らせる受信機を提
供することである。
態にあるかどうかを受信機所持者に知らせる受信機を提
供することである。
本発明の更に他の目的は、正常に受信出来る状態にない
と判断した受信機にあっては、バッテリセービング（以
後ＢＳと略称する）動作を停止し。
と判断した受信機にあっては、バッテリセービング（以
後ＢＳと略称する）動作を停止し。
速やかに受信可能状態にする受信機を提供することであ
る。
る。
本発明によれば、電源投入時にはＢＳストロークにおけ
るＢＳオフの期間よりも長い予め定められた第１の期間
連続的に電力を供給したのち通常のＢＳ動作を行なう手
段を備えた未受信の割合を低減した無線選択呼出受信が
得られる。
るＢＳオフの期間よりも長い予め定められた第１の期間
連続的に電力を供給したのち通常のＢＳ動作を行なう手
段を備えた未受信の割合を低減した無線選択呼出受信が
得られる。
又他の本発明によれば、上記の手段のほかに。
ＢＳ動作開始後、予め定められた第２の期間に予め定め
られた第１の信号が検出されないとき、予め定められた
第３の期間ＢＳオフとする手段とを設けることによシ未
受信の割合を低減した無線選択呼出受信機が提供される
。
られた第１の信号が検出されないとき、予め定められた
第３の期間ＢＳオフとする手段とを設けることによシ未
受信の割合を低減した無線選択呼出受信機が提供される
。
以下図を用いて本発明の詳細な説明する。
第１図および第３図は本発明の第１および第２の実施例
である無線選択呼出受信機のブロック図をそれぞれ示し
ている。この受信機の動作の概要を第１図、第４図およ
び第５図を用いて説明する。
である無線選択呼出受信機のブロック図をそれぞれ示し
ている。この受信機の動作の概要を第１図、第４図およ
び第５図を用いて説明する。
なお第５図はＡ （Ｉ）とＡ （Ｉ［）を左右に並べて
合成したものをいう。
合成したものをいう。
間欠的に印加して電源の効率的運用を図っている状態す
なわちＢＳを行っている状態で電圧が印加されていると
き、所望の無線周波が到来するとアンテナ１０．無線部
２０．波形整形回路３ｏを介して第５図Ａ （１）の（
、）に示されるような受信信号が検出される。ここで、
受信機の個別選択呼出番号（以後ＩＤと略す）がＡｌ”
の受信機ならば。
なわちＢＳを行っている状態で電圧が印加されていると
き、所望の無線周波が到来するとアンテナ１０．無線部
２０．波形整形回路３ｏを介して第５図Ａ （１）の（
、）に示されるような受信信号が検出される。ここで、
受信機の個別選択呼出番号（以後ＩＤと略す）がＡｌ”
の受信機ならば。
ＢＳ解除のためのプリアンプル信号（以後Ｐと略す）が
デコーダ４０で検出される（ ＤＴＩ ）と。
デコーダ４０で検出される（ ＤＴＩ ）と。
ＢＳが解除され、電圧が無線部に連続的に印加されるこ
とになる（ｊ）。こうして引き続くフレーム同期信号（
以後ＳＣと略す）が検出される（ＤＴ２）と。
とになる（ｊ）。こうして引き続くフレーム同期信号（
以後ＳＣと略す）が検出される（ＤＴ２）と。
自機のＩＤが書き込まれているプログラマブル読出し専
用メモリ（Ｐ−ＲＯＭ ） ５０の内容と受信信号が比
較照合され、一致が確認される（ ＤＴ３ ）と。
用メモリ（Ｐ−ＲＯＭ ） ５０の内容と受信信号が比
較照合され、一致が確認される（ ＤＴ３ ）と。
メツセージデータ（以後ＭＤと略す）処理部６゜でＩＤ
信号に引き続くメツセージ信号の処理を行なう。そして
信号（ｄ）でバッファ７０を介して伝達手段であるアラ
ームホーン８０を駆動させたシ。
信号に引き続くメツセージ信号の処理を行なう。そして
信号（ｄ）でバッファ７０を介して伝達手段であるアラ
ームホーン８０を駆動させたシ。
信号（ｃ）で受信したメツセージデータの内容を液晶表
示装置（ＬＣＤ ） ９０上に表示したり、或は信号（
ｇ）で端子５に出力したシする。ここで、高速の処理能
力を要する中央処理装置（ＣＰＵ ）およびダイナミッ
クドライブ方式のＬＣＤ駆動には通常２ｖ以上の電圧を
必要とするので、電池６の電圧を昇圧する昇圧回路７が
用いられている。
示装置（ＬＣＤ ） ９０上に表示したり、或は信号（
ｇ）で端子５に出力したシする。ここで、高速の処理能
力を要する中央処理装置（ＣＰＵ ）およびダイナミッ
クドライブ方式のＬＣＤ駆動には通常２ｖ以上の電圧を
必要とするので、電池６の電圧を昇圧する昇圧回路７が
用いられている。
さて、前述の受信信号（ａ）の各構成要素Ｐ、ＳＣ。
ＩＤおよびＭＤの詳細が第４図に示されている。
先ずプリアンプル信号Ｐは同図ＣＩ）に示すように。
論理ｔｔ １ ｎと０”の繰返しパターンでるり、フレ
ーム同期信号ＳＣは同図［Ｉ［）に示される特定の・母
ターンであり１個別選択呼出信号ＩＤは同図〔■〕に示
される構成・やターンでＭＳＢ（識別ビット）が論理゛
０＃の符号間距離５を有するＢＣＨ（３１゜２１）符号
であり、そしてメツセージデータＭＤは同図〔■〕に示
される構成ノＲターンで、 ＭＳＢ （識別ビット）が
論理″′１＃で与えられ、第５図Ａ （１）。
ーム同期信号ＳＣは同図［Ｉ［）に示される特定の・母
ターンであり１個別選択呼出信号ＩＤは同図〔■〕に示
される構成・やターンでＭＳＢ（識別ビット）が論理゛
０＃の符号間距離５を有するＢＣＨ（３１゜２１）符号
であり、そしてメツセージデータＭＤは同図〔■〕に示
される構成ノＲターンで、 ＭＳＢ （識別ビット）が
論理″′１＃で与えられ、第５図Ａ （１）。
Ａ （Ｉｔ）に示されるように、第１の制御信号“Ｔ″
。
。
第２の制御信号”■”および情報メツセージＭに分割さ
れている。
れている。
すなわち、第４図の〔■〕に示される第１の制御信号は
、自機宛のメツセージが有るときはＩｔｌ＃で、無いと
きは０”で示すメツセージ情報としてのコードｚＯと、
後続するメツセージの形式を指定する情報（例えばメツ
セージがＢＣＤコードで構成される数字情報ならば“０
０１”、 ＡＳＣＩＩコード対応メツセージならば０１
０”、 ＪＩＳコード対応ならば”ｌＯＯ”、またファ
クシミリ情報ならば“１１１”など）としてのコードＺ
１と。
、自機宛のメツセージが有るときはＩｔｌ＃で、無いと
きは０”で示すメツセージ情報としてのコードｚＯと、
後続するメツセージの形式を指定する情報（例えばメツ
セージがＢＣＤコードで構成される数字情報ならば“０
０１”、 ＡＳＣＩＩコード対応メツセージならば０１
０”、 ＪＩＳコード対応ならば”ｌＯＯ”、またファ
クシミリ情報ならば“１１１”など）としてのコードＺ
１と。
第５図Ａ （１）に示すように、第１の制御信号から次
のＳＣ，Ｔ、又はＩ−ｉでの時間を指定する継続時間情
報としての、３１ビ、トを１ワードとするときのワード
数を表すＢＣＤコーコード−ｚ５とから成っている。
のＳＣ，Ｔ、又はＩ−ｉでの時間を指定する継続時間情
報としての、３１ビ、トを１ワードとするときのワード
数を表すＢＣＤコーコード−ｚ５とから成っている。
又第４図の〔■〕に示される第２の制御信号は。
受信されたメツセージの処理を指定するだめの信号”
ＭＣ８”と１時刻或は月日情報を表わす信号”ＴＳ”で
構成きれる。
ＭＣ８”と１時刻或は月日情報を表わす信号”ＴＳ”で
構成きれる。
ず項目１は受信メツセージに何の処理もしないことを意
味し１項目２，３は受信メツセージに該当するＩＤを自
機のＩＤとして設定したり、或は逆に自機に登録されて
いるＩＤを変更することを示゛ す。項目４は受信メツ
セージに該当する時刻に内蔵時計を設定し呼出警報を鳴
らす。項目５はメ。
味し１項目２，３は受信メツセージに該当するＩＤを自
機のＩＤとして設定したり、或は逆に自機に登録されて
いるＩＤを変更することを示゛ す。項目４は受信メツ
セージに該当する時刻に内蔵時計を設定し呼出警報を鳴
らす。項目５はメ。
セージメモリーエリアの領域を受信メツセージに該当す
るＩＤおよびバイト情報に応じて、前記ＩＤのメモリー
エリアを確保する。
るＩＤおよびバイト情報に応じて、前記ＩＤのメモリー
エリアを確保する。
項目６は、ＢＳ開始からＳＣ検出迄の時間をメツセージ
信号として受信機が受信し、前記時間以内にＳＣが検出
できないとき何等かの手段（例えばアラームホーンを通
常の呼出鳴音と異なる音で鳴音させる）によって警告す
る。項目７，９は予め定めた形式に従って受信メツセー
ジの内容を配列して（表５１表６参照）出力する。項目
８は第４図〔■〕のＴＳを月・日情報として処理する。
信号として受信機が受信し、前記時間以内にＳＣが検出
できないとき何等かの手段（例えばアラームホーンを通
常の呼出鳴音と異なる音で鳴音させる）によって警告す
る。項目７，９は予め定めた形式に従って受信メツセー
ジの内容を配列して（表５１表６参照）出力する。項目
８は第４図〔■〕のＴＳを月・日情報として処理する。
尚ＴＳは通常時刻情報を表わし、各々の場合の符号構成
は表２で示される。
は表２で示される。
次に第４図〔■〕のノ母ターンは第５図Ａ （２）の信
号（ａ）における信号Ｅに該当し、終了信号として使用
される。
号（ａ）における信号Ｅに該当し、終了信号として使用
される。
さて、第１図、第３図におけるデコーダ４０は。
ＳＣ検出回路として第６図に示すようにクロックでンリ
ーズにシフトレジスタ５００内に受信信号を取シ込むこ
とによって、読み込んだ３１ビツトについて予め定めら
れた所望のｉ４ターンかどうかを判定する。即ち所望の
パターンならばアンドグー）５４０から一致信号が出力
される。またＩＤ検出回路として第７図に示されるよう
に、受信信号（ａ）と予め自機の呼出番号が書き込まれ
ているＰ−ＲＯＭ ５０からの信号（ｅ ４通ｚ−＞
’＋＋、 、Ｏに入力され、１ビツト毎に照合され、そ
の一致出力がカウンタ６００に入力される。その結果一
致入力の数が予め設定された値に達したとき出力される
検出／ｅルスにより自機が呼出されたことになる。
ーズにシフトレジスタ５００内に受信信号を取シ込むこ
とによって、読み込んだ３１ビツトについて予め定めら
れた所望のｉ４ターンかどうかを判定する。即ち所望の
パターンならばアンドグー）５４０から一致信号が出力
される。またＩＤ検出回路として第７図に示されるよう
に、受信信号（ａ）と予め自機の呼出番号が書き込まれ
ているＰ−ＲＯＭ ５０からの信号（ｅ ４通ｚ−＞
’＋＋、 、Ｏに入力され、１ビツト毎に照合され、そ
の一致出力がカウンタ６００に入力される。その結果一
致入力の数が予め設定された値に達したとき出力される
検出／ｅルスにより自機が呼出されたことになる。
次にバッファ７０は例えば第８図のようにトランゾスタ
を用いた回路構成で与えられる。
を用いた回路構成で与えられる。
第２図におけるメツセージ処理部６０は１チツプＣＰＵ
（メツセージデコーダ）１００．ランダム・アクセス
・メモリ（ＲＡＭ ） ３００およびＬＣＤドライバー
２００から構成され、 ＲＡＭ ３００はダイオード６
１．大容量コンデンサ６３から構成されるバックアップ
回路により電池を交換するときもデータ保護が可能であ
る。そして第１図、第３図におけるメツセージ処理部６
０内の１チ、プＣＰＵ１００の構成は第９図、第１１図
にそれぞれ示される。また、第３図におけるデコーダ８
は第１０ 。
（メツセージデコーダ）１００．ランダム・アクセス
・メモリ（ＲＡＭ ） ３００およびＬＣＤドライバー
２００から構成され、 ＲＡＭ ３００はダイオード６
１．大容量コンデンサ６３から構成されるバックアップ
回路により電池を交換するときもデータ保護が可能であ
る。そして第１図、第３図におけるメツセージ処理部６
０内の１チ、プＣＰＵ１００の構成は第９図、第１１図
にそれぞれ示される。また、第３図におけるデコーダ８
は第１０ 。
図に示すｌチップＣＰＵで与えられ、各ブロックの機能
は次のとおりである。
は次のとおりである。
１０２〜１０６，１１９〜１２１は入力ポート。
１０１．１１０〜１１８，１２２は出力ポート。
１０７は割り込みポート、１０８はシリアルインターフ
ェース、１２０はデータバス、１３０は番地の内容を示
すプログラムカウンタ、１４０は実行すべき命令のシー
ケンスがストアされ、プログラムカウンタ１３０で指定
された番地の内容を読み出すプログラムメモリー、１６
０はプログラムメモリー１４０からの情報をデコードし
、各部へその命令に対応する制御信号を供給するインス
トラクションデコーダ、１５０は算術演算、論理演算な
ど各種の演算を行なうＡＬＵ （Ａｒｉｔｈｍｅｔｉｃ
ａｎｄＬｏｇｉｃ Ｕｎｉｔ ） 、 １８０は各種
データの記憶、サブルーチン、割シ込みにおけるプログ
ラムカウントおよびプログラムステータスの退避に用い
られるＲＡＭ 、 ＡＬＵ １５０の演算結果をストア
したシ。
ェース、１２０はデータバス、１３０は番地の内容を示
すプログラムカウンタ、１４０は実行すべき命令のシー
ケンスがストアされ、プログラムカウンタ１３０で指定
された番地の内容を読み出すプログラムメモリー、１６
０はプログラムメモリー１４０からの情報をデコードし
、各部へその命令に対応する制御信号を供給するインス
トラクションデコーダ、１５０は算術演算、論理演算な
ど各種の演算を行なうＡＬＵ （Ａｒｉｔｈｍｅｔｉｃ
ａｎｄＬｏｇｉｃ Ｕｎｉｔ ） 、 １８０は各種
データの記憶、サブルーチン、割シ込みにおけるプログ
ラムカウントおよびプログラムステータスの退避に用い
られるＲＡＭ 、 ＡＬＵ １５０の演算結果をストア
したシ。
ＲＡＭ １８０各ポ一ト間のデータの送受に用いられる
ＡＣＣ（Ａｃｃｕｍｌａｔｏｒ ） 、そして１９０は
、実行命令サイクル時間を決定するシステムクロック発
生回路である。
ＡＣＣ（Ａｃｃｕｍｌａｔｏｒ ） 、そして１９０は
、実行命令サイクル時間を決定するシステムクロック発
生回路である。
次にＬＣＤドライバ２００は第１２図のブロック構成で
与えられ、２９５は１チツゾＣＰＵ １００との間のデ
ータをシリアルに接続するシリアルインターフェース、
２７０はシリアルインターフェース２９５を介して入力
された命令を取シ込んでデコードし、命令の内容に対応
して各部を制御するコマンドデコーダ、２９０は入力さ
れたデータに対応して５×７のドツトマトリックスによ
るノやターンを発生するキャラクタ発生回路、２８０は
シリアルインターフェース２９５からのデータの書き込
み、またはシリアルインターフェース２９５へのデータ
の読み出しアドレスを指定するデータポインタ、２５０
はキャラクタ発生回路２９０の出力或はシリアルインタ
ーフェース２９５からの表示データを記憶するデータメ
モＩＪ 、 ２２０はＬＣＤの行制御を行なう行ドライ
バ、２１０はＬＣＤの列制御を行なう列ドライバ、２３
０はＬＣＤヘノ電圧制御を行なうＬＣＤ電圧コントロー
ラ、２４０はＬＣＤの駆動タイミングを制御するＬＣＤ
タイミングコントローラ、そして２６０はシステムクロ
ックコントローラである。
与えられ、２９５は１チツゾＣＰＵ １００との間のデ
ータをシリアルに接続するシリアルインターフェース、
２７０はシリアルインターフェース２９５を介して入力
された命令を取シ込んでデコードし、命令の内容に対応
して各部を制御するコマンドデコーダ、２９０は入力さ
れたデータに対応して５×７のドツトマトリックスによ
るノやターンを発生するキャラクタ発生回路、２８０は
シリアルインターフェース２９５からのデータの書き込
み、またはシリアルインターフェース２９５へのデータ
の読み出しアドレスを指定するデータポインタ、２５０
はキャラクタ発生回路２９０の出力或はシリアルインタ
ーフェース２９５からの表示データを記憶するデータメ
モＩＪ 、 ２２０はＬＣＤの行制御を行なう行ドライ
バ、２１０はＬＣＤの列制御を行なう列ドライバ、２３
０はＬＣＤヘノ電圧制御を行なうＬＣＤ電圧コントロー
ラ、２４０はＬＣＤの駆動タイミングを制御するＬＣＤ
タイミングコントローラ、そして２６０はシステムクロ
ックコントローラである。
更にＲＡＭ ３００は第１３図のブロック構成で与えら
れ、３１０は１チ、プＣＰＵ １００との間のデーター
をシリアルに受は渡しするシリアルインターフェース、
３２０はアドレスカウンタ、３３０はアドレスカウンタ
３２０のデータを解析してメモリーアレイ３４０の番地
を指定し、メモリー内にデータを書き込んだり或は読み
出すためのＸ−Ｙデコーダ、３４０はメモリーアレイ、
そして３５０は制御回路である。
れ、３１０は１チ、プＣＰＵ １００との間のデーター
をシリアルに受は渡しするシリアルインターフェース、
３２０はアドレスカウンタ、３３０はアドレスカウンタ
３２０のデータを解析してメモリーアレイ３４０の番地
を指定し、メモリー内にデータを書き込んだり或は読み
出すためのＸ−Ｙデコーダ、３４０はメモリーアレイ、
そして３５０は制御回路である。
第１４図はスイッチング回路１の構成例である。
第１５図は外部端子５への出力信号（ｇ）のデータ構成
で１文字画９１１ビットである。
で１文字画９１１ビットである。
第１６図は、レベルシフト３の回路例である。
第１７図はデータ入力部のキー配列の一例である。
以下各場合における受信機の動作を説明する。
第５図Ａ（１）に示すように、ＢＳ状態にある受信機の
うち、、ＩＤがＡ１に該当するものはＰの受信に続いて
ＳＣを検出すると、引き続く信号Ｔ１を復号する。この
とき、メツセージデータＭ１が後続するのでｚＯは論理
”１″、そして、２２〜Ｚ５のＢＣＤコードで表わされ
る期間（少なくとも次のｓｃ迄通常は更にＡ２．Ｉ２迄
）ＢＳが解除（オフ）される。さらに工１を復号すると
き” ＭＣ８”パターンとして”１０００１１１”を受
信するとＭｌのメツセージデータを２１に対応するコー
ドでデコードし、 ＲＡＭ ３００に格納すると共′に
ＬＣＤドライバー２００を介してＬＣＤ ９０に表示し
、かつデコーダ４０．バッファ７０を介して伝達手段８
０を駆動させ１機器所持者に呼出されたことを知らせる
。また１１の“Ｔ Ｓ ｎ 、、Ｑターンの月・日情報
で内蔵カレンダーを校正する。
うち、、ＩＤがＡ１に該当するものはＰの受信に続いて
ＳＣを検出すると、引き続く信号Ｔ１を復号する。この
とき、メツセージデータＭ１が後続するのでｚＯは論理
”１″、そして、２２〜Ｚ５のＢＣＤコードで表わされ
る期間（少なくとも次のｓｃ迄通常は更にＡ２．Ｉ２迄
）ＢＳが解除（オフ）される。さらに工１を復号すると
き” ＭＣ８”パターンとして”１０００１１１”を受
信するとＭｌのメツセージデータを２１に対応するコー
ドでデコードし、 ＲＡＭ ３００に格納すると共′に
ＬＣＤドライバー２００を介してＬＣＤ ９０に表示し
、かつデコーダ４０．バッファ７０を介して伝達手段８
０を駆動させ１機器所持者に呼出されたことを知らせる
。また１１の“Ｔ Ｓ ｎ 、、Ｑターンの月・日情報
で内蔵カレンダーを校正する。
そして次のＳＣ，ＩＤ、Ｉ２．Ｉ２の検出・復スＤＴ３
は出ない。従ってＩ２のＺ２〜ｚ５およびＩ２の°’
ＭＣ８”、 ＴＳ”パターンだけを見て。
は出ない。従ってＩ２のＺ２〜ｚ５およびＩ２の°’
ＭＣ８”、 ＴＳ”パターンだけを見て。
Ｉ２の信号検出後２２〜Ｚ５で示される期間ＢＳをオン
（通常次のＳＣの前まで）すると共に” ＭＣ８”が１
０００１１１／以外のとき°’ＴＳ”ノや。
（通常次のＳＣの前まで）すると共に” ＭＣ８”が１
０００１１１／以外のとき°’ＴＳ”ノや。
ターンに該当する時刻に内蔵時計を校正し、前記受信記
憶されているメツセージに受信時刻を付加する。
憶されているメツセージに受信時刻を付加する。
こうして１次のＳＣの時間になると再びＢＳはオフとな
る。この期間はＩＤもＡ３で異なシかつ一度内蔵時計の
校正済なのでＩ３までの期間とする。以後このような動
作を繰シ返し、データの終シであることを示す終了信号
Ｅを検出すると通常のＢＳ動作に復帰する。
る。この期間はＩＤもＡ３で異なシかつ一度内蔵時計の
校正済なのでＩ３までの期間とする。以後このような動
作を繰シ返し、データの終シであることを示す終了信号
Ｅを検出すると通常のＢＳ動作に復帰する。
またＩＤがＡ３に該当する受信機では、Ｐの受信に引き
続いてＳＣを検出するが、ＩＤがＡ１のところでは一致
しないのでＴ１のｚ２〜ｚ５および１１の″”ｐ ３
” Ａ？ターンだけを見る。そして工１の信号検出後２
２〜ｚ５で示される期間ＢＳをオンさせると共に、’
Ｔ Ｓ ” ノ＋ターンに該当する月・日に内蔵カレン
ダーを校正する。こうして次のＳＣの時間になると再び
ＢＳが工２迄の期間オフとなるとＳＣは検出されるがＩ
Ｄは検出されないので、Ｉ２のｚ２〜ｚ５およびＩ ２
（７） ” ＭＣ８’。
続いてＳＣを検出するが、ＩＤがＡ１のところでは一致
しないのでＴ１のｚ２〜ｚ５および１１の″”ｐ ３
” Ａ？ターンだけを見る。そして工１の信号検出後２
２〜ｚ５で示される期間ＢＳをオンさせると共に、’
Ｔ Ｓ ” ノ＋ターンに該当する月・日に内蔵カレン
ダーを校正する。こうして次のＳＣの時間になると再び
ＢＳが工２迄の期間オフとなるとＳＣは検出されるがＩ
Ｄは検出されないので、Ｉ２のｚ２〜ｚ５およびＩ ２
（７） ” ＭＣ８’。
” Ｔ Ｓ”パターンだけを見る。そして工２の検出が
１０００１１１以外のときＴ Ｓ ”ノぞターンに該当
する時刻に内蔵時計を校正する。勿論” ＭＣ８”ノや
ターンが１０００１１１のときはＴＳ”ノやターンに該
当する月・日情報で内蔵カレンダーを校正する。こうし
て９次のＳＣの時間になると再びＢＳがオフとな、Ｈ，
ｓｃ検出動作となる。そして。
１０００１１１以外のときＴ Ｓ ”ノぞターンに該当
する時刻に内蔵時計を校正する。勿論” ＭＣ８”ノや
ターンが１０００１１１のときはＴＳ”ノやターンに該
当する月・日情報で内蔵カレンダーを校正する。こうし
て９次のＳＣの時間になると再びＢＳがオフとな、Ｈ，
ｓｃ検出動作となる。そして。
ＳＣ、ＩＤが検出されるとＩ３におけるＺ２〜Ｚ５の期
間８８のオフ状態が継続すると共に、”ＭＣ８″′ツク
ターンが１００００１１ならばｚｌに対応するコードで
デコードされたＭ３に対応する時刻が記憶され、内蔵時
計が前記所定の時刻になるとデコーダ４０．バッファ７
０を介して伝達手段（アラームホーン）８０を駆動する
と共に、 ＬＣＤ ９０上に設定警報である旨を表示（
第１８図はその例である）する。また、Ｉ３のＴＳ”に
対応する時刻情報で再び内蔵時計を校正する。以降ＩＤ
としてＡ３に該当するものがなく終了信号Ｅを受信する
と通常のＢＳ動作へ復帰する。
間８８のオフ状態が継続すると共に、”ＭＣ８″′ツク
ターンが１００００１１ならばｚｌに対応するコードで
デコードされたＭ３に対応する時刻が記憶され、内蔵時
計が前記所定の時刻になるとデコーダ４０．バッファ７
０を介して伝達手段（アラームホーン）８０を駆動する
と共に、 ＬＣＤ ９０上に設定警報である旨を表示（
第１８図はその例である）する。また、Ｉ３のＴＳ”に
対応する時刻情報で再び内蔵時計を校正する。以降ＩＤ
としてＡ３に該当するものがなく終了信号Ｅを受信する
と通常のＢＳ動作へ復帰する。
ところで本実施例では、終了信号Ｅを受信しない限、９
．ＳＣの受信・未受信に拘らず信号Ｔを見に行くと共に
、もしこの信号が正しく受信出来ない場合は予め定めら
れた一定期間（本実施例では約１分）強制的にＢＳをオ
フとしＳＣ信号の受信に移行し、検出出来なければ通常
のＢＳ動作に復帰させ、更にＳＣが連続２回以上検出さ
れなければ電界不良と判断して通常の８８動作へ復帰さ
せることで電池の有効利用を計ると共に、、受信の信頼
性を高めている。
．ＳＣの受信・未受信に拘らず信号Ｔを見に行くと共に
、もしこの信号が正しく受信出来ない場合は予め定めら
れた一定期間（本実施例では約１分）強制的にＢＳをオ
フとしＳＣ信号の受信に移行し、検出出来なければ通常
のＢＳ動作に復帰させ、更にＳＣが連続２回以上検出さ
れなければ電界不良と判断して通常の８８動作へ復帰さ
せることで電池の有効利用を計ると共に、、受信の信頼
性を高めている。
第５図Ｂにおいて、ＩＤがＡＮの受信機は電源オンで予
め定められた一定期間（本実施例では約１分間）連続的
にＢＳオフとし、所望のＳＣ信号の検出を行なう。こう
してＳＣ信号が検出されると、ＩＤの検出を行なうが受
信されないのでＩ２の検出後“ＭＣ３′パターンに応じ
て、内蔵のカレンダー或は時計を“ＴＳ”情報で校正す
ると共に。
め定められた一定期間（本実施例では約１分間）連続的
にＢＳオフとし、所望のＳＣ信号の検出を行なう。こう
してＳＣ信号が検出されると、ＩＤの検出を行なうが受
信されないのでＩ２の検出後“ＭＣ３′パターンに応じ
て、内蔵のカレンダー或は時計を“ＴＳ”情報で校正す
ると共に。
Ｉ２のｚ２〜ｚ５の期間８８をオンとする。そして９次
のＳＣのとき再びＯＳオフとなる動作を繰シ返す。こう
して、ＡＮに該当するＩＤが受信されると、ＴＮの２２
〜Ｚ５の期間ＢＳがオフとなシ、ＩＮの“ＭＣ８”パタ
ーンが１０００１０１ならばＴＮの２１に対応するコー
ドでメッセージデータＭＮがデコードされ記憶される。
のＳＣのとき再びＯＳオフとなる動作を繰シ返す。こう
して、ＡＮに該当するＩＤが受信されると、ＴＮの２２
〜Ｚ５の期間ＢＳがオフとなシ、ＩＮの“ＭＣ８”パタ
ーンが１０００１０１ならばＴＮの２１に対応するコー
ドでメッセージデータＭＮがデコードされ記憶される。
この結果、もしＢ ’Ｓ動作に復帰して前記受信データ
に対応する時間の経過が内蔵時計で確認されるまでにＳ
Ｃが検出されないときは良好なサービスエリアにいない
旨を知らせるため警告警報を発して注意を換起し ←（検出されるとタイマーは停止し、ＢＳへの復帰で再
スタートとなる。）、予め定められた一定期間（本実施
例では約１分間）強制的にＢＳオフとしてＳＣ検出を行
ない、前記一定期間にＳＣが検出されないとＢＳ動作に
復帰する動作を繰り返すことになる。
に対応する時間の経過が内蔵時計で確認されるまでにＳ
Ｃが検出されないときは良好なサービスエリアにいない
旨を知らせるため警告警報を発して注意を換起し ←（検出されるとタイマーは停止し、ＢＳへの復帰で再
スタートとなる。）、予め定められた一定期間（本実施
例では約１分間）強制的にＢＳオフとしてＳＣ検出を行
ない、前記一定期間にＳＣが検出されないとＢＳ動作に
復帰する動作を繰り返すことになる。
Ｃ）定形情報の手動入力による登録・読み出しデータ入
力部２のモードスイッチのうち所望のキーヲ選択ｆ ル
（但Ｌ 、 ” ＣＡＬ ’ 或ハ”ＴＩＭＥ ” キ
ーを選択するとＬＣＤ ９０はＣＰＵと連動して計算機
機能或は時計機能として動作する）。ここでもし” 置
”キーを押すと、第９図の割込みポート１０７のに端
子から割込みが掛かると共に、入力、ｆｆ −ト１０２
から“置”キーに該当するパターンが入力される。この
結果ＣＰＵは装置が置 ”モードに設定されたことを認
識し、以降入力ポート１０３からデータ、例えば” Ｄ
ＡＴＡＩＮ”、’ ＡＯＫＩ”ＤＡＴＡＩＮ”、”ＮＥ
Ｃ”、 ”ＤＡＴＡＩＮ”、” ０３−２６２−５１７
４”’ ＤＡＴＡＩＮ”、’ ＫＵＤＯ”、 ” ＤＡ
ＴＡＩＮ”。
力部２のモードスイッチのうち所望のキーヲ選択ｆ ル
（但Ｌ 、 ” ＣＡＬ ’ 或ハ”ＴＩＭＥ ” キ
ーを選択するとＬＣＤ ９０はＣＰＵと連動して計算機
機能或は時計機能として動作する）。ここでもし” 置
”キーを押すと、第９図の割込みポート１０７のに端
子から割込みが掛かると共に、入力、ｆｆ −ト１０２
から“置”キーに該当するパターンが入力される。この
結果ＣＰＵは装置が置 ”モードに設定されたことを認
識し、以降入力ポート１０３からデータ、例えば” Ｄ
ＡＴＡＩＮ”、’ ＡＯＫＩ”ＤＡＴＡＩＮ”、”ＮＥ
Ｃ”、 ”ＤＡＴＡＩＮ”、” ０３−２６２−５１７
４”’ ＤＡＴＡＩＮ”、’ ＫＵＤＯ”、 ” ＤＡ
ＴＡＩＮ”。
”５ＯＮＹ″、・・・が入力される。このようにキー人
力された結果を確認すると予め定められた形式に従って
読み出され（表５参照）、先ず“ＤＡＴＡＯＵＴ”キー
を押すと“ＡＯＫＩ”がＬＣＤ上に表示され１次に“→
“キーを押すとＮＥＣ”が更に→”キーを押すと” ０
３−２６２−５１７４”、更に６→”キーを押すとＫＵ
ＤＯ”１次に”↓”キーを押すと” ＥＮＤＯ” 。
力された結果を確認すると予め定められた形式に従って
読み出され（表５参照）、先ず“ＤＡＴＡＯＵＴ”キー
を押すと“ＡＯＫＩ”がＬＣＤ上に表示され１次に“→
“キーを押すとＮＥＣ”が更に→”キーを押すと” ０
３−２６２−５１７４”、更に６→”キーを押すとＫＵ
ＤＯ”１次に”↓”キーを押すと” ＥＮＤＯ” 。
１→”キーでＫＤＤ”、′↑”キーで−５ＯＮＹ”のよ
うに確認できる。
うに確認できる。
同様に“ＭＥＭＯ”キーを押すと第９図の割込み４−ト
１０７のに端子から割込みが掛かると共に。
１０７のに端子から割込みが掛かると共に。
入力？〜ト１０２から″ＭＥＭＯ″キーに該当するノｊ
ターン”００１００１１”が入力される。この結果ＣＰ
Ｕは装置がＭＥＭＯ”モードに設定されたと判断し、以
後入力、ｊ？ −ト１０３から入力される次のようなデ
ータ（” ＤＡＴＡ ＩＮ”、 ” ＦＥＢ、 １０．
１９８４ＳＣＨＥＤＵＩＪ”、 ”ＤＡＴＡＩＮ ”、
”９ ：００”’ＤＡＴＡＩＮ”。
ターン”００１００１１”が入力される。この結果ＣＰ
Ｕは装置がＭＥＭＯ”モードに設定されたと判断し、以
後入力、ｊ？ −ト１０３から入力される次のようなデ
ータ（” ＤＡＴＡ ＩＮ”、 ” ＦＥＢ、 １０．
１９８４ＳＣＨＥＤＵＩＪ”、 ”ＤＡＴＡＩＮ ”、
”９ ：００”’ＤＡＴＡＩＮ”。
” ＭＥＥＴＩＮＧ （ＮＥＷ ＰＲＯＤＵＣＴ ）
Ａ Ｔ Ｓ−１”、 ” ＤＡＴＡ ＩＮ”。
Ａ Ｔ Ｓ−１”、 ” ＤＡＴＡ ＩＮ”。
“１０：３０”、・・・・・・〕を読み出すため“ＤＡ
ＴＡ ＯＵＴ”キーを押すと１表６のようにＬＣＤ ９
０上に“ＦＥＢ。
ＴＡ ＯＵＴ”キーを押すと１表６のようにＬＣＤ ９
０上に“ＦＥＢ。
１０、１９８４５ＣＨＥＤＵＬＥ”が表示され、パ→”
キーを押すとＬＣＤの表示は“９：００”に変り、更に
ぺ→”キーを押すと表示はＭＥＥＴＩＮＧ （ＮＥＷＰ
ＲＯＤＵＣＴ ） ＡＴ Ｓ −１’に、更に６↓“キ
ーを押すと“置 （ＮＴＴ ＭＲＫＵＤＯ）”へと変わ
υ、必要な情報をメモ根伐わシに何時でも簡単な操作で
確認出来る。
キーを押すとＬＣＤの表示は“９：００”に変り、更に
ぺ→”キーを押すと表示はＭＥＥＴＩＮＧ （ＮＥＷＰ
ＲＯＤＵＣＴ ） ＡＴ Ｓ −１’に、更に６↓“キ
ーを押すと“置 （ＮＴＴ ＭＲＫＵＤＯ）”へと変わ
υ、必要な情報をメモ根伐わシに何時でも簡単な操作で
確認出来る。
そして、更に本受信機は内蔵カレンダー及び内蔵時計を
持っているので、“ＦＥＢ、１０”の６９二００”、’
１０：３０’・・・の日時には受信機の伝達装置（例え
ばアラームホーン）を駆動させ注意を換起させると共に
、 ＬＣＤ ９０上には鳴音時刻１で該当する表示を行
なう。例えば１８：００時ならばＧＩＮＺＡ （ＭＯＲ
Ｅ ） ″をＩ、ＣＤ上に表示することになる。
持っているので、“ＦＥＢ、１０”の６９二００”、’
１０：３０’・・・の日時には受信機の伝達装置（例え
ばアラームホーン）を駆動させ注意を換起させると共に
、 ＬＣＤ ９０上には鳴音時刻１で該当する表示を行
なう。例えば１８：００時ならばＧＩＮＺＡ （ＭＯＲ
Ｅ ） ″をＩ、ＣＤ上に表示することになる。
ｄ）無線による定形情報の登録
第１図、第９図、第１２図および第３図を用いて受信機
の動作を説明する。
の動作を説明する。
スイッチング回路１でＢＳ動作している受信機の無線部
２０．波形整形回路３０に電圧が印加されているときに
ｆ リアンブ、ル信号Ｐを受信すると。
２０．波形整形回路３０に電圧が印加されているときに
ｆ リアンブ、ル信号Ｐを受信すると。
引き続く予め定められた同期信号ＳＣを検出するのに十
分な期間ＢＳオフとする。そして、この間にＳＣを検出
するとその検出・ぐルスＤＴ２で割込みポート１０７を
介して１チツｆ ＣＰＵ １００が起動されると共にデ
コーダ４０はＩＤの検出動作に移行する。すなわち、Ｓ
Ｃの検出を起点として、自７図）、その一致が確認され
ると、その検出パルスＤＴ３で入力、ｔＰ−ト１２１を
介して１チツプＣＰＵ１００に入力されると共に伝送速
度に対応するクロックＣＬが入力ポート１０５から供給
される。
分な期間ＢＳオフとする。そして、この間にＳＣを検出
するとその検出・ぐルスＤＴ２で割込みポート１０７を
介して１チツｆ ＣＰＵ １００が起動されると共にデ
コーダ４０はＩＤの検出動作に移行する。すなわち、Ｓ
Ｃの検出を起点として、自７図）、その一致が確認され
ると、その検出パルスＤＴ３で入力、ｔＰ−ト１２１を
介して１チツプＣＰＵ１００に入力されると共に伝送速
度に対応するクロックＣＬが入力ポート１０５から供給
される。
このとき、 ＤＴ２による割込み起動から予め定められ
た一定期間（ＤＴ３が検出される迄の時間）後にＤＴ３
が入力されるとＩＤの検出がなされたと判断し、そうで
ない場合はＩＤ不一致と判断し後続の信号の受信に備え
る。その結果１チ、ｆ ＣＰＵ １００では、前記クロ
ックＣＬでメッセーノ信号りを入力ポート１０６から読
み込み、予め定められたプログラムメモリ１４０の内容
をインストラクションデコーダ１６０で翻訳し、各命令
に対応して処理する。即ち、前記読み込まれた信号はデ
ータバス１２０ 、 ＡＣＣｌ ７０を介してＲＡＭ
１８０に書き込まれる。こうしてＢＣＩ（（３１、２１
’）符号を形成する３１ビツトが入力される毎にＡＬＵ
ｌ ５ Ｑにて演算を行ない、受信信号の復号を行な
う。
た一定期間（ＤＴ３が検出される迄の時間）後にＤＴ３
が入力されるとＩＤの検出がなされたと判断し、そうで
ない場合はＩＤ不一致と判断し後続の信号の受信に備え
る。その結果１チ、ｆ ＣＰＵ １００では、前記クロ
ックＣＬでメッセーノ信号りを入力ポート１０６から読
み込み、予め定められたプログラムメモリ１４０の内容
をインストラクションデコーダ１６０で翻訳し、各命令
に対応して処理する。即ち、前記読み込まれた信号はデ
ータバス１２０ 、 ＡＣＣｌ ７０を介してＲＡＭ
１８０に書き込まれる。こうしてＢＣＩ（（３１、２１
’）符号を形成する３１ビツトが入力される毎にＡＬＵ
ｌ ５ Ｑにて演算を行ない、受信信号の復号を行な
う。
１チツ７’ ＣＰＵ １０．０は、復号された最初のＢ
ＣＨ（３１，２１）符号のうち情報ビット２０ビツトを
第４図〔■〕に従ってデコードすると共に、以降出力ポ
ート１１２を介して受信機の８８動作を制御する。この
とき、２０ビツトの情報ビットが次のようなパターンな
らばｒ １１０１０００００００００００１０００００
Ｊ呼出がメツセージ付であり。
ＣＨ（３１，２１）符号のうち情報ビット２０ビツトを
第４図〔■〕に従ってデコードすると共に、以降出力ポ
ート１１２を介して受信機の８８動作を制御する。この
とき、２０ビツトの情報ビットが次のようなパターンな
らばｒ １１０１０００００００００００１０００００
Ｊ呼出がメツセージ付であり。
そのメツセージデータが７ビツト構成であり、以降少な
くとも２０ワード（ここで１ワードは３１ビツト）間Ｂ
Ｓを解除する必要があることを示す。
くとも２０ワード（ここで１ワードは３１ビツト）間Ｂ
Ｓを解除する必要があることを示す。
そして次の３１ビツトの入力を待って信号■のデコード
を行なう。こうして２０ビツトの情報エリアを第４図の
〔■〕９表１および表２に従って解析する。即ちその情
報ビットが次のようなパターンならばｒ １１０００１
１００１０１０００１０００００」後続するメツセージ
データが電話帳モードで処理されることを示すと共に、
データ送出時間がＡＭＩＯ：２０分であることを示す。
を行なう。こうして２０ビツトの情報エリアを第４図の
〔■〕９表１および表２に従って解析する。即ちその情
報ビットが次のようなパターンならばｒ １１０００１
１００１０１０００１０００００」後続するメツセージ
データが電話帳モードで処理されることを示すと共に、
データ送出時間がＡＭＩＯ：２０分であることを示す。
このようにしてデコードされた制御内容に従って、後続
するメツセージの処理を行なうことになる。従って３１
ビツト毎にデコード処理された情報エリア（２０ビツト
のデータ）は７ビツト単位に解読され、順次外部ＲＡＭ
３００に記憶される。
するメツセージの処理を行なうことになる。従って３１
ビツト毎にデコード処理された情報エリア（２０ビツト
のデータ）は７ビツト単位に解読され、順次外部ＲＡＭ
３００に記憶される。
即ちチアゾセレクトＣ８Ｉを論理”０”レベルとするこ
とによ、９ ＲＡＭ ３００を動作モードにし、 ＲＡ
Ｍ３００の何番地に書き込むかをシリアルインターフェ
ース１０８を介して、対応するアドレス情報を信号線Ｓ
Ｏで転送する。このとき、１チツグＣＰＵ １００はシ
ステムクロックをＲＡＭ ３００にＳＣＫで送ると同時
にアドレスであることを表わすため信号線Ａ／Ｄを論理
”１”レベルとする。そしてこのとき第１３図において
、 ＲＡＭ ３００は入力された各制御信号（Ｃ８、Ａ
／Ｄ 、 Ｒ／Ｗ）に応じて、信号線ＳＯから入力され
た信号をアドレス信号と判断し、アドレスカウンタ３２
０．Ｘ−Ｙデコーダ３３０を介してメモリーアレイ３４
０の書き込むべき番地が指定される。
とによ、９ ＲＡＭ ３００を動作モードにし、 ＲＡ
Ｍ３００の何番地に書き込むかをシリアルインターフェ
ース１０８を介して、対応するアドレス情報を信号線Ｓ
Ｏで転送する。このとき、１チツグＣＰＵ １００はシ
ステムクロックをＲＡＭ ３００にＳＣＫで送ると同時
にアドレスであることを表わすため信号線Ａ／Ｄを論理
”１”レベルとする。そしてこのとき第１３図において
、 ＲＡＭ ３００は入力された各制御信号（Ｃ８、Ａ
／Ｄ 、 Ｒ／Ｗ）に応じて、信号線ＳＯから入力され
た信号をアドレス信号と判断し、アドレスカウンタ３２
０．Ｘ−Ｙデコーダ３３０を介してメモリーアレイ３４
０の書き込むべき番地が指定される。
次に１チツプＣＰＵ １００では書き込むべきメツセー
ジデータをシリアルインタフェース１０８の信号線ＳＯ
で送出すると共に、送出データがメツセージデータであ
ることを表わすだめ信号線Ａ／Ｄを論理゛０”レベル、
また書き込みを指示するため信号線Ｒ／Ｗを論理“０”
レベルとする。この結果、第１３図のＲＡＭ ３００は
、入力された各制御信号に対応して、信号線ＳＯを介し
て入力されたデータをメツセージデータとして、Ｘ−Ｙ
デコーダ３３０を介してメモリーアレイ３４０の先程指
定された番地に書き込む。
ジデータをシリアルインタフェース１０８の信号線ＳＯ
で送出すると共に、送出データがメツセージデータであ
ることを表わすだめ信号線Ａ／Ｄを論理゛０”レベル、
また書き込みを指示するため信号線Ｒ／Ｗを論理“０”
レベルとする。この結果、第１３図のＲＡＭ ３００は
、入力された各制御信号に対応して、信号線ＳＯを介し
て入力されたデータをメツセージデータとして、Ｘ−Ｙ
デコーダ３３０を介してメモリーアレイ３４０の先程指
定された番地に書き込む。
以上のような過程で順次メツセージデータが復号されて
いるとき、ＢＣＨ（３１，２１）単位において、ＳＣ或
は終了コード検出か或は２ワード連続して受信不可のと
き、１チツプＣＰＵ １００はメツセージデータが終了
したものと判断し、出力ポートｌｌｏから信号線ＭＥを
介してデコーダ４０にメツセージが終了したことを知ら
せる・と共に。
いるとき、ＢＣＨ（３１，２１）単位において、ＳＣ或
は終了コード検出か或は２ワード連続して受信不可のと
き、１チツプＣＰＵ １００はメツセージデータが終了
したものと判断し、出力ポートｌｌｏから信号線ＭＥを
介してデコーダ４０にメツセージが終了したことを知ら
せる・と共に。
出力ポート１１１を介して信号線ＡＣでデコーダ４０の
鳴音発生回路を駆動する。その結果信号（ｄ）。
鳴音発生回路を駆動する。その結果信号（ｄ）。
バッファ７０を介してアラームホーン８０が鳴音する。
ここで、ＳＣ検出の場合は１チソゾＣＰＵ１００は再び
前述と同じ動作を繰り返すが、終了コード受信時或は２
ワード連続未受信の場合、受信機はＢＳ動作に復帰する
。
前述と同じ動作を繰り返すが、終了コード受信時或は２
ワード連続未受信の場合、受信機はＢＳ動作に復帰する
。
以上のように通常のメツセージとして所望の内容に該当
するコードが受信機に入力されることになる。
するコードが受信機に入力されることになる。
次にこのようにして受信記憶されたデータを読み出すに
は読み出しスイッチＳ１を押すことによって、１チツプ
ＣＰＵ Ｉ Ｑ Ｑは該当するメツセージデータの最初
の番地情報を信号線ＳＯからＲＡＭ３００へ供給すると
共に、チ：、７°イネーブル信号線Ｃ８１を論理“０”
レベル、チップセレクト信号線Ｃ８２（これはＬＣＤド
ライバ２００を選択するための信号線である。）及び信
号線Ａ／Ｄを論理ＩＩ Ｉ ＩＩレベルとする。次に信
号線Ａ／Ｄを論理°゛０”レベルとすると共に信号線Ｒ
／Ｗを論理“１”レベルとする。これにより、前述の最
初の番地から順次対応するデータが１バイト単位にＸ−
Ｙデコーダ３３０を介してメモリーアレイ３４０から読
み出され、そのデータがシリアル・インタフェース３１
０を介して信号線ＳＩで１チツゾＣＰＵ １００へ供給
される。こうしてＲＡＭ ３００からデータが読み出さ
れて１チツ７’ＣＰＵ１００へ供給されルト。
は読み出しスイッチＳ１を押すことによって、１チツプ
ＣＰＵ Ｉ Ｑ Ｑは該当するメツセージデータの最初
の番地情報を信号線ＳＯからＲＡＭ３００へ供給すると
共に、チ：、７°イネーブル信号線Ｃ８１を論理“０”
レベル、チップセレクト信号線Ｃ８２（これはＬＣＤド
ライバ２００を選択するための信号線である。）及び信
号線Ａ／Ｄを論理ＩＩ Ｉ ＩＩレベルとする。次に信
号線Ａ／Ｄを論理°゛０”レベルとすると共に信号線Ｒ
／Ｗを論理“１”レベルとする。これにより、前述の最
初の番地から順次対応するデータが１バイト単位にＸ−
Ｙデコーダ３３０を介してメモリーアレイ３４０から読
み出され、そのデータがシリアル・インタフェース３１
０を介して信号線ＳＩで１チツゾＣＰＵ １００へ供給
される。こうしてＲＡＭ ３００からデータが読み出さ
れて１チツ７’ＣＰＵ１００へ供給されルト。
信号線Ｃ８１及び信号線Ｃ／Ｄを論理゛１”レベルとす
ると共に、 ＬＣＤドライバ２００を選択するためにチ
ップセレクト信号線Ｃ８２を論理”０″レベルにするこ
とによって、信号線ＳＯからキャラクタ−変換指示と格
納アドレス情報をＬＣＤドライバ２００へ供給する。続
いて１チツｆＣＰＵ１００は。
ると共に、 ＬＣＤドライバ２００を選択するためにチ
ップセレクト信号線Ｃ８２を論理”０″レベルにするこ
とによって、信号線ＳＯからキャラクタ−変換指示と格
納アドレス情報をＬＣＤドライバ２００へ供給する。続
いて１チツｆＣＰＵ１００は。
信号ａＣ／Ｄを論理゛Ｏ”レベルにすることによってＲ
ＡＭ ３００から読み出されたデータを、信号線ＳＯに
よってＬＣＤドライバ２００へ供給する。
ＡＭ ３００から読み出されたデータを、信号線ＳＯに
よってＬＣＤドライバ２００へ供給する。
その結果第１２図のＬＣＤドライバ２００においては、
シリアルインタフェース回路２９５でシリアルパラレル
変換された情報が、信号線Ｃ／Ｄが論理″１ｎレベルの
ときはコマンドデコーダ２７０でデコードされ、コマン
ドデコーダ２７０は内部制御信号を発生する。ここで、
コマンドが書き込みコマンド及びキャラクタ変換コマン
ドであれば。
シリアルインタフェース回路２９５でシリアルパラレル
変換された情報が、信号線Ｃ／Ｄが論理″１ｎレベルの
ときはコマンドデコーダ２７０でデコードされ、コマン
ドデコーダ２７０は内部制御信号を発生する。ここで、
コマンドが書き込みコマンド及びキャラクタ変換コマン
ドであれば。
書き込みアドレスを設定するためデータポインタ２８０
がアクセスされ、信号線Ｃ／Ｄが論理″０”レベルにな
ったう、シリアルインタフェース２９５を介して入力さ
れるデータがキャラクタ発生回路２９０で５Ｘ７のドツ
トマトリックスによるノぐターンに変換されて、データ
メモリ２５０に書き込まれると共に、 ＬＣＤタイミン
グコントロニラ２４０の制御で列ドライバ−２１０及び
行ドライバ−２２０を介して信号ＣでＬＣＤ ９０上に
表示される。
がアクセスされ、信号線Ｃ／Ｄが論理″０”レベルにな
ったう、シリアルインタフェース２９５を介して入力さ
れるデータがキャラクタ発生回路２９０で５Ｘ７のドツ
トマトリックスによるノぐターンに変換されて、データ
メモリ２５０に書き込まれると共に、 ＬＣＤタイミン
グコントロニラ２４０の制御で列ドライバ−２１０及び
行ドライバ−２２０を介して信号ＣでＬＣＤ ９０上に
表示される。
ｅ）共通ＩＤの登録・変更
第３図、第１０図、第１１図を用いて受信機の動作を説
明する。
明する。
第３図は第２図においてデコーダ４０．メソセージ処理
部６０（１チツプＣＰＵ １００の構成例は第１１図）
間の構成を一部変更したもので、特に共通ＩＤ用のＲＡ
Ｍ兼デコーダとしてデコニダ８（本例では１チツプＣＰ
Ｕを用いその構成を第１０図に示す）を設けたものであ
る。
部６０（１チツプＣＰＵ １００の構成例は第１１図）
間の構成を一部変更したもので、特に共通ＩＤ用のＲＡ
Ｍ兼デコーダとしてデコニダ８（本例では１チツプＣＰ
Ｕを用いその構成を第１０図に示す）を設けたものであ
る。
さて、スイッチング回路１でＢＳ動作している受信機の
無線部２０．波形整形回路３０に電圧が印加されている
とき、ｆリアンプル信号Ｐを受信すると、引き続く予め
定められた同期信号ＳＣを検出するのに十分な期間ＢＳ
動作を停止する。そしてこの間にＳＣを検出すると、そ
の検出パルスＤＴ２で割込みポート１０７を介して１チ
ツｆ ＣＰＵ１００およびデコーダ８を起動すると共に
、デコーダ４０はＳＣの検出を起点として自機の個別選
択呼出番号が書き込まれているＰ−ＲＯＭ ５０のデー
タと受信データとを１ビツト毎に比較照合する。
無線部２０．波形整形回路３０に電圧が印加されている
とき、ｆリアンプル信号Ｐを受信すると、引き続く予め
定められた同期信号ＳＣを検出するのに十分な期間ＢＳ
動作を停止する。そしてこの間にＳＣを検出すると、そ
の検出パルスＤＴ２で割込みポート１０７を介して１チ
ツｆ ＣＰＵ１００およびデコーダ８を起動すると共に
、デコーダ４０はＳＣの検出を起点として自機の個別選
択呼出番号が書き込まれているＰ−ＲＯＭ ５０のデー
タと受信データとを１ビツト毎に比較照合する。
こうして受信データがＰ−ＲＯＭ ５０内の自機の個別
呼出番号と一致すれば、第１１図において、その検出信
号ＤＴ３が入力ポート１２１から入力される。この結果
ＳＣ検出・ぞルスＤＴ２で起動されたＣＰＵはＩＤが検
出されるべき時間に入力ポート１１９ではなく１２１か
らの入力と判断し、検出されたＩＤが個別選択呼出番号
であったと認識し続いて送られてくるメツセージ情報の
受信に備える。
呼出番号と一致すれば、第１１図において、その検出信
号ＤＴ３が入力ポート１２１から入力される。この結果
ＳＣ検出・ぞルスＤＴ２で起動されたＣＰＵはＩＤが検
出されるべき時間に入力ポート１１９ではなく１２１か
らの入力と判断し、検出されたＩＤが個別選択呼出番号
であったと認識し続いて送られてくるメツセージ情報の
受信に備える。
すなわちｌチッｆＣＰＵ１００では、クロックＣＬでＩ
Ｄに引き続く信号を入力ポート１０６から読み込みデー
タバス１２０．アキュームレータＡｃｅ １７０を介し
てＲＡＭ １８０に書き込む。こうしてＢＣＨ（３１、
２１）符号を形成する３１ビツトのデータが入力される
毎にＡＬＵ １５０で演算を行ない、受信信号の復号を
行なう。復号された３１ビツトのうち情報ビット２０ビ
ツトを第４図（ＩＶ）に従ってデコードすると共に、以
降出力ポート１１２を介して受信機のＢＳ動作を制御す
る。
Ｄに引き続く信号を入力ポート１０６から読み込みデー
タバス１２０．アキュームレータＡｃｅ １７０を介し
てＲＡＭ １８０に書き込む。こうしてＢＣＨ（３１、
２１）符号を形成する３１ビツトのデータが入力される
毎にＡＬＵ １５０で演算を行ない、受信信号の復号を
行なう。復号された３１ビツトのうち情報ビット２０ビ
ツトを第４図（ＩＶ）に従ってデコードすると共に、以
降出力ポート１１２を介して受信機のＢＳ動作を制御す
る。
そして、このときもし２０ビツトの情報ビットがｒｌｌ
ｏｌｏｏｏｏｏ ００００００１１００１０Ｊのような
パターンならば、呼出が７ビツト単位のコードで構成さ
れるメツセージ情報を後に持っていることを示すと共に
、３２ワ一ド間８３動作を解除する必要がちることを示
す。すなわち、１チ。
ｏｌｏｏｏｏｏ ００００００１１００１０Ｊのような
パターンならば、呼出が７ビツト単位のコードで構成さ
れるメツセージ情報を後に持っていることを示すと共に
、３２ワ一ド間８３動作を解除する必要がちることを示
す。すなわち、１チ。
ｆ ＣＰＵ １００は３２ワードタイマーを設定し起動
する。
する。
そして１次の３１ビツトの入力を待って信号Ｉのデコー
ドを行なう。こうして得られた２０ビツトの情報エリア
を第４図〔Ｖ〕１表１および表２に従って解析する。即
ちその情報ビットがｒ １１０００００１１００１００
０１１０１１０ Ｊのようなパターンならば、後続する
メツセージデータに共通゛ＩＤとして登録するものがあ
り、現在の時間がＰＭ２：３６分であることを意味する
。
ドを行なう。こうして得られた２０ビツトの情報エリア
を第４図〔Ｖ〕１表１および表２に従って解析する。即
ちその情報ビットがｒ １１０００００１１００１００
０１１０１１０ Ｊのようなパターンならば、後続する
メツセージデータに共通゛ＩＤとして登録するものがあ
り、現在の時間がＰＭ２：３６分であることを意味する
。
従って、１チツプＣＰＵ １００の内蔵時計が校正され
ると共に後続するメツセージデータは３１ビツト毎にデ
コードされ、その中の２０ビツトを７ビット単位に解読
する。ここで、受信メツセージの２０ビツトの情報エリ
アのパターンが下記ならば１表３によって。
ると共に後続するメツセージデータは３１ビツト毎にデ
コードされ、その中の２０ビツトを７ビット単位に解読
する。ここで、受信メツセージの２０ビツトの情報エリ
アのパターンが下記ならば１表３によって。
しニー→−−＝ ＮＩＪＬ−”
５ＯＮＹ銘柄、ＩＤｒｏｌｌｏｌ−・・・−０１１０１
１Ｊを登録するが、１チツグＣＰＵ １００はＲＡＭ
３００１７）共通ＩＤエリアの空番に５ＯＮＹのラベル
を貼シ、前記ＩＤエリアの対応する番号とＩＤパターン
をデコーダ８へ転送する。
１Ｊを登録するが、１チツグＣＰＵ １００はＲＡＭ
３００１７）共通ＩＤエリアの空番に５ＯＮＹのラベル
を貼シ、前記ＩＤエリアの対応する番号とＩＤパターン
をデコーダ８へ転送する。
すなわち、チップセレクトＣ８４を論理″０＃レベルと
し、システムクロックＳＣＫと共にシリアル出力ＳＯか
ら共通ＩＤエリア番号（例えば０１１０＝６）とＩＤパ
ターンｒ ０１１０１・ ０ＩＩＯＩＩＪを出力する。
し、システムクロックＳＣＫと共にシリアル出力ＳＯか
ら共通ＩＤエリア番号（例えば０１１０＝６）とＩＤパ
ターンｒ ０１１０１・ ０ＩＩＯＩＩＪを出力する。
このとき、デコーダ８はチップイネーブルＣＥが論理“
０”となったので、受信の準備をし、後続するシステム
クロ、りと共に入力されるデータを７リアル人力ＳＩか
らシリアルインタフェース１０８．データバス１２０を
介して。
０”となったので、受信の準備をし、後続するシステム
クロ、りと共に入力されるデータを７リアル人力ＳＩか
らシリアルインタフェース１０８．データバス１２０を
介して。
ＲＡＭ １８０内に６個目のＩＤとして登録する。
また、受信された信号Ｉの情報ビットのパターンがｒ
１１００００．１００１０１０００１１００００ Ｊの
ようなパターンならば、後続するメツセージデータに変
更される共通ＩＤがあり、送出時の時刻がＡＭＩＩ：３
０であることを意味する。そして。
１１００００．１００１０１０００１１００００ Ｊの
ようなパターンならば、後続するメツセージデータに変
更される共通ＩＤがあり、送出時の時刻がＡＭＩＩ：３
０であることを意味する。そして。
受信メツセージの２０ビ、トの情報エリアのパターンが
下記ならば、第１１図の１チツプＣＰＵ１００は。
下記ならば、第１１図の１チツプＣＰＵ１００は。
Ｊ−−ＤＥＬ−二一一一トニーハー−Ｅ −−ニーＣ−
」−司、− ｕ）□ ＲＡＭ ３００の共通ＩＤエリアのラベルのＴＤＫに該
当するエリアを捜し、 ＴＤＫからＮＥＣに変更し、チ
ップセレクト爾を論理“０”レベルとし、システムクロ
ックＳＣＫと共にシリアル出力ｓｏがら共ＡＩＤエリア
番号とＩＤパターンｒ ０１１０１０・・・０１１１」
を出力する。この結果デコーダ８のＲＡＭ内の前記ＩＤ
番号に該当するエリアに入力データを書き込む。
」−司、− ｕ）□ ＲＡＭ ３００の共通ＩＤエリアのラベルのＴＤＫに該
当するエリアを捜し、 ＴＤＫからＮＥＣに変更し、チ
ップセレクト爾を論理“０”レベルとし、システムクロ
ックＳＣＫと共にシリアル出力ｓｏがら共ＡＩＤエリア
番号とＩＤパターンｒ ０１１０１０・・・０１１１」
を出力する。この結果デコーダ８のＲＡＭ内の前記ＩＤ
番号に該当するエリアに入力データを書き込む。
こうして共通ＩＤがデコーダ８に登録されている状態で
ＳＣの検出が確認されると、第１０図において、デコー
ダ８は伝送速度に対応するクロックＣＬが入力ポート１
０５から供給されるので。
ＳＣの検出が確認されると、第１０図において、デコー
ダ８は伝送速度に対応するクロックＣＬが入力ポート１
０５から供給されるので。
ＳＣに後続するデータＤを入力ポート１０６がら読み込
み、予め定められたプログラムメモリ１４０の内容をイ
ンストラクションデコーダ１６０で翻訳し、各命令に対
応して処理する。
み、予め定められたプログラムメモリ１４０の内容をイ
ンストラクションデコーダ１６０で翻訳し、各命令に対
応して処理する。
即ち、前述の読み込まれたデータはデータバス１２０を
介してＡＬＵ 、１５０で予めＲＡＭ Ｉ Ｆ３ Ｑ内
に登録されている共通ＩＤ（複数個あれば複数）と１ビ
ツト毎に比較照合される。そしてもし共通ＩＤとの一致
が確認されると、データ検出情報ＤＩを出力ポート１１
３７！Ｊ、らメツセージ処理部６０内の１チツゾＣＰＵ
１００ （第１１図）へ伝えると共に、検出されたＩ
Ｄが共通ＩＤエリアの何番目であるかの情報ＤＥが出力
ポート１１４から１チツゾＣＰＵ １００へ出力される
。
介してＡＬＵ 、１５０で予めＲＡＭ Ｉ Ｆ３ Ｑ内
に登録されている共通ＩＤ（複数個あれば複数）と１ビ
ツト毎に比較照合される。そしてもし共通ＩＤとの一致
が確認されると、データ検出情報ＤＩを出力ポート１１
３７！Ｊ、らメツセージ処理部６０内の１チツゾＣＰＵ
１００ （第１１図）へ伝えると共に、検出されたＩ
Ｄが共通ＩＤエリアの何番目であるかの情報ＤＥが出力
ポート１１４から１チツゾＣＰＵ １００へ出力される
。
入力ポート１１９からの信号により、共通ＩＤが受信さ
れたことを認識し、引き続く共通ＩＤエリア情報を入力
ポート１２０から読み込む。
れたことを認識し、引き続く共通ＩＤエリア情報を入力
ポート１２０から読み込む。
この結果受信されたメツセージデータをＲＡＭ３００に
記憶するため、チップセレクトＣ８１を論理゛０”レベ
ルとし、シリアルインタフェース１０８を介して入力ポ
ート１２０かものデータに該当するアドレス情報を信号
線ＳＯから転送する。
記憶するため、チップセレクトＣ８１を論理゛０”レベ
ルとし、シリアルインタフェース１０８を介して入力ポ
ート１２０かものデータに該当するアドレス情報を信号
線ＳＯから転送する。
このとき１チツグＣＰＵ １００はシステムクロックを
ＳＣＫで送ると同時にアドレスであることを指定するた
め信号線Ａ／Ｄを論理°゛１”レベルとする。
ＳＣＫで送ると同時にアドレスであることを指定するた
め信号線Ａ／Ｄを論理°゛１”レベルとする。
こうして、 ＲＡＭ ３００のアドレス設定が終わると
、 Ａ／Ｄを論理゛０”レベルとして受信されたメツセ
ージデータを信号線ＳＯからＲＡＭ ３００の指定され
たアドレス領域に書き込む。
、 Ａ／Ｄを論理゛０”レベルとして受信されたメツセ
ージデータを信号線ＳＯからＲＡＭ ３００の指定され
たアドレス領域に書き込む。
また、受信されたメツセージデータを外部出力するとき
は、チップセレクトＣ８３を論理゛０”として、１キヤ
ラクタの構成を第１５図に示す形式テ出力、ｔ？ −ト
１２２からレベルシフト回路３へ出力する。ここで、受
信機の外部端子５と接続可能な信号処理ユニットを用い
ると、無線を経由して受信されたデータに所望の処理を
加えることが可能である。
は、チップセレクトＣ８３を論理゛０”として、１キヤ
ラクタの構成を第１５図に示す形式テ出力、ｔ？ −ト
１２２からレベルシフト回路３へ出力する。ここで、受
信機の外部端子５と接続可能な信号処理ユニットを用い
ると、無線を経由して受信されたデータに所望の処理を
加えることが可能である。
ここで受信機はＩＤとして１個別選択呼出番号と共通Ｉ
Ｄを持つので、ＲＡＭ ３００のメツセージ記憶エリア
はそれぞれ個別に持つことが考えられる。
Ｄを持つので、ＲＡＭ ３００のメツセージ記憶エリア
はそれぞれ個別に持つことが考えられる。
そして、もしそのエリアの配分を変えたいときは。
信号ＩのＭＣＳパターンとメツセージデータを用いて任
意に設定することが出来る。
意に設定することが出来る。
０表１）
以下争日
（表４）
以下糸口
（表５）
（表６）
〔発明の効果〕
以上説明したように１本発明の受信機によれば。
電源投入時にはＢＳストロークにおけるＢＳオフの期間
よりも長い期間８８オフとしたあと通常のＢＳ動作を行
って未受信の割合を低減することができ、又他の本発明
によれば、上記に加えて。
よりも長い期間８８オフとしたあと通常のＢＳ動作を行
って未受信の割合を低減することができ、又他の本発明
によれば、上記に加えて。
ＢＳ動作後一定期間に予め定められた・ぐターンが検出
されないときは警告表示をすると共に一定期間連続的に
電力供給を行うことにより、未受信の割合をより一層低
減することができる。
されないときは警告表示をすると共に一定期間連続的に
電力供給を行うことにより、未受信の割合をより一層低
減することができる。
第１図は表示付無線選択呼出受信機のブロック構成図、
第２図はメツセージデータ処理部６０のブロック構成図
、第３図は表示付無線選択呼出受信機の第２のブロック
構成図、第４図は信号構成図であって、〔■〕は前置信
号パターン、〔■〕は同期信号ノＥターン、〔■〕はア
ドレス信号およびメツセージ信号の構成パターン、〔■
〕は第１の制御信号の構成パターン、〔■〕は第２の制
御信号の構成・をターン、〔■〕はエンド信号・母ター
ンをそれぞれあられしており、第５図Ａ（Ｉ）と同Ａ
（ｎ）は合わせて通常動作におけるタイムチャートをあ
られした図。 第５図Ｂはノリアンプル信号以降に電源を投入した場合
の動作におけるタイムチャートをあられした図、第６図
は同期信号、エンド信号の検出回路を示すブロック図、
第７図はアドレス検出回路を示すブロック図、第８図は
バッファ７０の回路構成図、第９図は１チツｆ ＣＰＵ
１００のブロック構成図、第１０図は１チツプＣＰＵ
８のブロック構成図、第１１図は第３図のメツセーフ
処理部６０内の１チツプＣＰＵ １００のブロック構成
図、第１２図はＬＣＤドライバー２００のブロック構成
図、第１３図は外部ＲＡＭ ３００のブロック構成図、
第１４図はスイッチング回路１のブロック構成図。 第１５図はデータ入力部２からの出力データ形式を示す
図、第１６図はレベルシフト回路３の構成図、第１７図
はデータ入力部２のキー配列を示した図、第１８図は設
定警報である旨の表示の一例を示す図、第１９図はバッ
テリーセービングの一例として、自機の断層するグルー
プのタイムスロ、 ト（Ｇ７ ）でバッテリオンとなる
ことを示す図である。 記号の説明＝１はスイッチング回路、２はデータ入力部
、３はレベルシフト、６は電池、７は昇圧回路、８はデ
コーダ、１０はアンテナ、２０は無線部、３０は波形整
形回路、４０はデコーダ。 ５０はＰ−ＲＯＭ 、 ６０はメツセージデータ処理部
。 ６１および６２はダイオード、６３および６４はコンデ
ンサ、７０はバッファ、８０はアラームホーン（伝達手
段）、９０はＬＣＤ、１００は１チツプＣＰＵ （，７
’ ｙ セージ７’ ：７−ダ）、１０１−１’ｌ０−
１１８は出力ポート、１０２−１０６・１１９は入力ポ
ート、１０７は割込ポート、１０８はシリアルインター
フェース、１２０はデータバス。 １３０はプログラムカウンタ、１４０はプログラムメモ
リー、１５０はＡＬＵ、１６０はインストラクションデ
コーダ、１７０はＡＣＣ，１８０はＲＡＭ 。 １９０はシステムクロック発生回路、２００はＬＣＤド
ライバー、２１０は列ドライバ−，２２０は行ドライバ
−，２３０はＬＣＤ電圧制御コントロー５，２４０はＬ
ＣＤタイミングコントローラ。 ２５０はデータメモリー、２６０はシステムクロックコ
ントローラ、２７０はコマントテコータ。 ２８０はデータポインタ、２９０はキャラクタ発生回路
、２９５はシリアルインターフェース。 ３００は外部ＲＡＭ、３１０はシリアルインターフェー
ス、３２０はアドレスカウンタ、３３ｏはＸ−Ｙデコー
ダ、３４０はメモリーアレイ、３５゜は制御回路、５０
０はシフトレジスタ、５１０−５３０はインバータ、５
４０はアンドゲート。 ６００はカウンタ、６１０はＥＸＮＯＲ＋” −ト、
７１０−７２０は抵抗１７３０はＮＰＮトランジ、’、
タ、７４０はＰＮＰトランジスタ、ＳＯＯはアラームホ
ーン。 １ａはＰＮＰ トランジスタ、１ｂおよび３ｃはＮＰＮ
トランジスタをそれぞれあられしている。 第２図 第３図 第４図 ＋ ５ ＋Ｏ＋５ ２０ ２５
田第５図Ａ（Ｉ） 第１２図 ／Ｑｎ 第１３図 郊 第１４図 第１７図 第１８図 第１９図
第２図はメツセージデータ処理部６０のブロック構成図
、第３図は表示付無線選択呼出受信機の第２のブロック
構成図、第４図は信号構成図であって、〔■〕は前置信
号パターン、〔■〕は同期信号ノＥターン、〔■〕はア
ドレス信号およびメツセージ信号の構成パターン、〔■
〕は第１の制御信号の構成パターン、〔■〕は第２の制
御信号の構成・をターン、〔■〕はエンド信号・母ター
ンをそれぞれあられしており、第５図Ａ（Ｉ）と同Ａ
（ｎ）は合わせて通常動作におけるタイムチャートをあ
られした図。 第５図Ｂはノリアンプル信号以降に電源を投入した場合
の動作におけるタイムチャートをあられした図、第６図
は同期信号、エンド信号の検出回路を示すブロック図、
第７図はアドレス検出回路を示すブロック図、第８図は
バッファ７０の回路構成図、第９図は１チツｆ ＣＰＵ
１００のブロック構成図、第１０図は１チツプＣＰＵ
８のブロック構成図、第１１図は第３図のメツセーフ
処理部６０内の１チツプＣＰＵ １００のブロック構成
図、第１２図はＬＣＤドライバー２００のブロック構成
図、第１３図は外部ＲＡＭ ３００のブロック構成図、
第１４図はスイッチング回路１のブロック構成図。 第１５図はデータ入力部２からの出力データ形式を示す
図、第１６図はレベルシフト回路３の構成図、第１７図
はデータ入力部２のキー配列を示した図、第１８図は設
定警報である旨の表示の一例を示す図、第１９図はバッ
テリーセービングの一例として、自機の断層するグルー
プのタイムスロ、 ト（Ｇ７ ）でバッテリオンとなる
ことを示す図である。 記号の説明＝１はスイッチング回路、２はデータ入力部
、３はレベルシフト、６は電池、７は昇圧回路、８はデ
コーダ、１０はアンテナ、２０は無線部、３０は波形整
形回路、４０はデコーダ。 ５０はＰ−ＲＯＭ 、 ６０はメツセージデータ処理部
。 ６１および６２はダイオード、６３および６４はコンデ
ンサ、７０はバッファ、８０はアラームホーン（伝達手
段）、９０はＬＣＤ、１００は１チツプＣＰＵ （，７
’ ｙ セージ７’ ：７−ダ）、１０１−１’ｌ０−
１１８は出力ポート、１０２−１０６・１１９は入力ポ
ート、１０７は割込ポート、１０８はシリアルインター
フェース、１２０はデータバス。 １３０はプログラムカウンタ、１４０はプログラムメモ
リー、１５０はＡＬＵ、１６０はインストラクションデ
コーダ、１７０はＡＣＣ，１８０はＲＡＭ 。 １９０はシステムクロック発生回路、２００はＬＣＤド
ライバー、２１０は列ドライバ−，２２０は行ドライバ
−，２３０はＬＣＤ電圧制御コントロー５，２４０はＬ
ＣＤタイミングコントローラ。 ２５０はデータメモリー、２６０はシステムクロックコ
ントローラ、２７０はコマントテコータ。 ２８０はデータポインタ、２９０はキャラクタ発生回路
、２９５はシリアルインターフェース。 ３００は外部ＲＡＭ、３１０はシリアルインターフェー
ス、３２０はアドレスカウンタ、３３ｏはＸ−Ｙデコー
ダ、３４０はメモリーアレイ、３５゜は制御回路、５０
０はシフトレジスタ、５１０−５３０はインバータ、５
４０はアンドゲート。 ６００はカウンタ、６１０はＥＸＮＯＲ＋” −ト、
７１０−７２０は抵抗１７３０はＮＰＮトランジ、’、
タ、７４０はＰＮＰトランジスタ、ＳＯＯはアラームホ
ーン。 １ａはＰＮＰ トランジスタ、１ｂおよび３ｃはＮＰＮ
トランジスタをそれぞれあられしている。 第２図 第３図 第４図 ＋ ５ ＋Ｏ＋５ ２０ ２５
田第５図Ａ（Ｉ） 第１２図 ／Ｑｎ 第１３図 郊 第１４図 第１７図 第１８図 第１９図
Claims (3)
- （１）バッテリー・セービング（ＢＳ）機能を有する無
線選択呼出受信機に於て、前記ＢＳ動作におけるＢＳオ
フの期間よりも長く予め定められた第１の期間連続的に
電力供給を行なって後、通常のＢＳ動作を行なう手段を
持つことを特徴とする未受信の割合の低減を実現した無
線選択呼出受信機。 - （２）バッテリー・セービング（ＢＳ）機能を有する無
線選択呼出受信機に於て、前記ＢＳ動作におけるＢＳオ
フの期間よりも長く予め定められた第１の期間連続的に
電力供給を行なって後、通常のＢＳ動作を行なう手段と
、ＢＳ動作開始後予め定められた第２の期間に予め定め
られた第１の信号が検出されないとき警告表示すると共
に予め定められた第３の期間連続的に電力供給を行なう
手段とを備えたことを特徴とする未受信の割合の低減を
実現した無線選択呼出受信機。 - （３）前記（２）項記載の受信機において、予め定めら
れた第２の信号に応じて、前記第２の期間を任意に設定
出来ることを特徴とする未受信の割合の低減を実現した
無線選択呼出受信機。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59212600A JPS6192051A (ja) | 1984-10-12 | 1984-10-12 | 未受信の割合の低減を実現した無線選択呼出受信機 |
| EP85112933A EP0177971B1 (en) | 1984-10-12 | 1985-10-11 | Pager receiver capable of controlling an internal state by a call signal |
| DE8585112933T DE3586976T2 (de) | 1984-10-12 | 1985-10-11 | Rufempfaenger mit der faehigkeit zur internen zustandssteuerung mittels eines rufsignals. |
| CA000492860A CA1253214A (en) | 1984-10-12 | 1985-10-11 | Pager receiver capable of controlling an internal state by a call signal |
| AU48557/85A AU592537B2 (en) | 1984-10-12 | 1985-10-14 | Pager receiver capable of controlling an internal state by a call signal |
| US07/205,018 US4839641A (en) | 1984-10-12 | 1988-06-09 | Pager receiver capable of controlling an internal state by a call signal |
| HK1033/93A HK103393A (en) | 1984-10-12 | 1993-09-30 | Pager receiver capable of controlling an internal state by a call signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59212600A JPS6192051A (ja) | 1984-10-12 | 1984-10-12 | 未受信の割合の低減を実現した無線選択呼出受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6192051A true JPS6192051A (ja) | 1986-05-10 |
| JPH0367371B2 JPH0367371B2 (ja) | 1991-10-22 |
Family
ID=16625375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59212600A Granted JPS6192051A (ja) | 1984-10-12 | 1984-10-12 | 未受信の割合の低減を実現した無線選択呼出受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6192051A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5252963A (en) * | 1990-01-04 | 1993-10-12 | Motorola, Inc. | "Selective call receiver" |
| JPH07298329A (ja) * | 1994-04-26 | 1995-11-10 | Nec Shizuoka Ltd | 無線選択呼出受信機の時刻補正方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109437A (en) * | 1980-12-26 | 1982-07-07 | Nec Corp | Selective call receiver |
-
1984
- 1984-10-12 JP JP59212600A patent/JPS6192051A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109437A (en) * | 1980-12-26 | 1982-07-07 | Nec Corp | Selective call receiver |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5252963A (en) * | 1990-01-04 | 1993-10-12 | Motorola, Inc. | "Selective call receiver" |
| JPH07298329A (ja) * | 1994-04-26 | 1995-11-10 | Nec Shizuoka Ltd | 無線選択呼出受信機の時刻補正方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0367371B2 (ja) | 1991-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839641A (en) | Pager receiver capable of controlling an internal state by a call signal | |
| US4660032A (en) | Radio paging receiver operable on a word-scrolling basis | |
| JPH0669163B2 (ja) | 表示機能付無線選択呼出受信機 | |
| JPS6339172B2 (ja) | ||
| US4768031A (en) | Radio paging receiver having a message protection capability | |
| JPH0260099B2 (ja) | ||
| JPS6192051A (ja) | 未受信の割合の低減を実現した無線選択呼出受信機 | |
| JPH0374860B2 (ja) | ||
| JPH0115246Y2 (ja) | ||
| JPS6192050A (ja) | 効率的なバツテリ−セ−ビング方式を実現した無線選択呼出受信機 | |
| JPH03267825A (ja) | 表示機能付き無線選択呼出受信機 | |
| JPS6192048A (ja) | メツセ−ジサ−ビスに適した無線選択呼出用信号伝送方式 | |
| JP2730433B2 (ja) | メッセージ付無線選択呼出受信機 | |
| JPS6192049A (ja) | チヤンネルの有効利用を実現したメツセ−ジ受信が可能な無線選択呼出受信機 | |
| JPS6192046A (ja) | マルチアドレス対応のメツセ−ジ受信が可能な無線選択呼出受信機 | |
| JP2762876B2 (ja) | メッセージ付無線選択呼出受信機 | |
| JPH07250362A (ja) | メッセージ付無線選択呼出受信機 | |
| JPS6042948A (ja) | 表示付き個別選択呼出受信機 | |
| JPS6116636A (ja) | 表示機能付選択呼出受信機 | |
| JPS62189826A (ja) | 表示付無線選択呼出受信機 | |
| JPS61105137A (ja) | 表示機能付無線選択呼出受信機 | |
| JPH0321092Y2 (ja) | ||
| JPH0646111Y2 (ja) | 表示機能付きページング受信機 | |
| JP2508585B2 (ja) | 情報受信装置 | |
| JP2701835B2 (ja) | 選択呼出無線受信機 |