JPS6339172B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は表示付選択呼出用受信機に関するもの
である。

最近、表示付選択呼出用受信機の発表が盛んで
あるが、表示機能としては単に数字を表示するも
ので、心臓部であるデコーダには専用の大規模集
積回路（LSI）を使用したものがほとんどであ
る。このためその専用LSIの開発に多くの費用と
時間が必要となり、また一旦設計が終了すると機
能変更するためには最初から再設計しなければな
らないという欠点があつた。更に多様な表示機能
を１チツプのLSIの中に組みこむには物理的にむ
ずかしくなつてきた。

一方でこのデコーダを１チツプ中央処理装置
（CPU）で構成させ、前記の欠点をなくそうとす
る試みもなされている。しかしながらこの場合に
は小型携帯受信機ということで電源が乾電池に限
られ電源電圧が低いという制限をうける。このた
めCPUの処理速度が低下し、データの高速処理
ができないという欠点があり、例えば誤り訂正等
のステツプ数の多い命令を実行中には受信機の鳴
音動作が一瞬とぎれるといつた不具合等も発生し
た。また専用LSIに比べて動作速度が速いため、
素子の消費電流が多いという欠点もある。さらに
読出し専用メモリ（ROM）エリア、等速読出し
メモリ（RAM）エリアも限定されるので、プロ
グラムが制限され、そのデコーダの基本機能にさ
え制限が加えられることになり、ユーザーの要求
に十分答えることができなかつた。さらに今後、
数字に加えてアルフアベツト、カタカナ等の文字
情報の表示を行なう場合には、１チツプのCPU
ではますますその実現がむずかしくなることが予
想される。

したがつて本発明の目的は、LSIの設計および
設計変更が容易で、デコーダとしての機能に制御
を受けず、而も消費電力の少なくて済む表示付選
択呼出用受信機を得ようとするものである。

本発明は、上記の目的を達成するため、専用
LSIおよび１チツプCPUをそれぞれの欠点を補う
形で組み合わせて受信機のデコーダを構成したも
のである。

本発明によれば、電波を受信しデイジタルの受
信信号を発する受信部と、表示データを表示する
表示器と、呼出番号を記憶するＰ−ROMと、鳴
音を報知させるスピーカと、常時電源の供給を受
け、前記受信信号を受信して同期信号の発生と選
択呼出符号の検出照合とを行ない、前記スピーカ
を鳴らすための可聴音信号を発生すると共に、電
源の接断のタイミングを発生する機能を有する受
信コントローラと、前記表示のための制御および
前記Ｐ−ROMの読出し制御を行うプログラム制
御方式の表示コントローラと、前記同期パルス信
号に基づくタイミングにより前記受信部の電源の
接断を制御するスイツチ手段と、前記同期信号を
受信したときおよび前記照合により選択呼出番号
が自己の呼出番号であることを確認したタイミン
グに少なくとも前記表示コントローラの電源を接
とするスイツチ手段とを含む表示付選択呼出用受
信機。

次に図面を参照して詳細に説明する。

第１図は本発明の１実施例である表示付選択呼
出受信機をブロツクであらわした図である。はじ
めに各構成要素について説明する。１は受信機の
受信アンテナである。２は受信部であり、高周波
回路、中間周波回路、低周波回路および波形整形
回路が含まれ、高周波受信電波をデイジタル信号
に変換する機能を有している。３は専用LSIによ
る受信コントローラであり、機能としては信号の
同期、同期信号および選択呼出信号（選択呼出符
号）の受信、呼出鳴音の発生およびバツテリーセ
ービングタイミングの発生を行なう。この専用
LSIは相補MOS（CMOS）で構成され、並列処理
が可能であるので低速（例えば32kHz）で動作さ
せることができ、低消費電力（10μA程度）とな
る。４は１チツプCPUによる表示コントローラ
であり、表示情報の受信、誤り訂正、表示ドライ
バ制御、さらに外部プログラマブル・リードオン
リメモリ（Ｐ−ROM）の読み出し制御の機能を
有する。この１チツプCPUもCMOSで構成され
るが、プログラムにより直列処理を行うので、高
速（数100kHz）で動作させる必要があり、消費
電力としては数100μA程度となる。

５はLCDコントローラ／ドライバであり、表
示コントローラ４からの信号で表示器に数字ある
いは文字を表示させる機能を有する。この場合表
示が数字のみであれば、このLCDコントロー
ラ／ドライバを内蔵した前記表示コントローラ４
も考えられているので、その場合にはこのLCD
コントローラ／ドライバ５は省略することができ
る。６は表示器で、数字表示のみの場合には12桁
の７セグメントLCD（Liquid Crystal Display）、
文字表示も行なう場合には５×７ドツトマトリク
スLCDとなる。７は電源装置を含むドライバ回
路で、鳴音のドライブ機能およびバツテリーセイ
ビングのための電源スイツチング機能を有する。
８はＰ−ROMで、その受信機の呼出番号および
その受信機の機能指定（例えばオートリセツト機
能あり、なし、バツテリーセイビング機能あり、
なし等）、さらに数字情報を受信してその数字コ
ードを文章に翻訳して表示する方式（以後キーコ
ード方式と呼ぶ）においては、その変換情報を記
憶する機能を有する。９はスピーカで、先のドラ
イバ７でドライブされた鳴音を報知させる機能を
有する。なお図中の記号ａ〜ｆについてはあとに
必要に応じて説明する。

次に装置の動作について説明する。アンテナ１
で受信された電波ａは受信部２で周波数変換、増
幅、復調および波形整形され、デイジタル信号
a′として受信コントローラ３に送られる。受信コ
ントローラ３では電源投入時にＰ−ROM８に記
憶されている呼出番号情報を表示コントローラ４
を通して受けとり、以後その情報（受信機の呼出
番号）と先の受信デイジタル信号との比較を行な
い、呼出のありなしのチエツクを行なう。なお静
電気等によりRAMの内容が変化し以後の受信が
不能になることを防止するため、呼出番号送出の
前に送られる同期信号受信時に、この呼出番号情
報は新しく更新する。そして自己に対する呼出を
確認した場合には、表示コントローラ４を起動し
て表示情報の受信開始を指示する。表示コントロ
ーラ４では受信コントローラ３からの起動信号に
より、表示情報の受信と同時に誤り訂正を行な
う。誤り訂正が終了した段階で、キーコード方式
においてはさらにその受信数字コードに対応する
文章をＰ−ROM８から読み出し、その結果を
LCDコントローラ／ドライバ５に送る。LCDコ
ントローラ／ドライバ５においては、表示コント
ローラ４からのシリアル情報により、後に続く表
示器６の５×７ドツトマトリクスを直接制御駆動
する。なお、呼出番号の受信報知および表示情報
の表示は自己が属する信号の送出グループが終つ
た一定時間（たとえば約１秒）後から開始され
る。これは呼出鳴音発生のための大電流により回
路電圧が変動してその後に続く信号の受信に対し
て悪影響を与えることがないようにするためであ
る。

次にバツテリーセイビング動作について説明す
る。はじめに大まかに説明すると、第１図の受信
機のブロツクの中で、システムクロツクを発生さ
せている受信コントローラ３のみは常に電源電流
を受けるようになつており、表示コントローラ４
にはその必要なタイミング時にのみ電源が供給さ
れるようになつており、他の回路は、Ｐ−ROM
８を除いては、なるべく必要のときにのみ電源が
供給されるようになつている。

第２図は第１図の装置各ブロツクの電源の状態
を表わした図である。以下第１図と第２図を併せ
参照して、アンテナ１から受信した信号ａは受信
器２でデイジタルの信号a′となるが、これは15の
グループＧ１，Ｇ２，…Ｇ１５に分割されてい
る。ｂは受信部２の電源電流を示し、自己の呼出
番号が存在するほぼグループＧ１の間だけ、時間
にすれば約1.4秒の間受信部に電源が投入され、
4mA消費している。電源ｂが受信信号ａの呼出
番号の少し前に立上つているのは受信部２の立上
り時間を考慮しているためである。なお以後いく
つかの電流値が数字であらわされるが、波形の高
さは数字にはあまりとらわれずに分り易いように
示してある。ｃは先に説明した受信コントローラ
３の電源電流を示し、ここでは常時10μA程度の
電流が消費されている。

ｄは表示コントローラ４の電源電流を示し、電
源は同期信号受信時に呼出番号の更新のためと、
自己の呼出番号を受信した時とそれに続く表示情
報を受信するためとに投入され、200μAが流れ
る。しかし呼出番号更新の時間はごくわずか（数
ミリ秒）であり自己に対する呼出は１日に数回で
あるので、この部分の電流は電池寿命にはほとん
ど関係しない。なおこの表示コントローラ４には
従来は連続的に電源が印加されていたものであ
る。ｅはＰ−ROM８の電源電流を示し、同期信
号受信時と、さらにキーコード方式の場合に表示
情報受信時にその数字コードから変換するべき文
章情報を読み出すために20μAが流れるが、これ
も電池寿命にはほとんど関係しない。なおこの回
路に常時電源を接にしておくと、回路の構成にも
よるが、10μA位を消費することになる。

ｆはLCDコントローラ／ドライバ５および表
示器６の電源であり、呼出番号および表示情報受
信時にその送出グループが終了した時点から７〜
８秒間約50μAが流れるが、電源電圧は電源ｄと
同時に投入すればよい。しかしこれも全体に占め
る時間の割合がわずかであるので、電池寿命には
ほとんど関係しない。もし連続的に電源を加えれ
ば、25μA程度の連続消費となる。ｇはスピーカ
ドライバ電源電流を示し、電流こそ約100mAと
大きいので独立のスイツチを用いるが、１日に動
作する延時間が少ないのでこれも又電池寿命に影
響はしない。ただ電流値が他に比べて極めて大き
いので、電源の電流容量に注意を払う必要があ
る。なおこの電源は音声信号がない場合はふつう
電流はゼロになるようにしてある。

ここで本発明による構成での受信機の平均消費
電流を求めると、上に述べたように、表示コント
ローラ電源ｄ，Ｐ−ROM電源ｅ，LCDコントロ
ーラ／ドライバおよび表示器電源ｆ、およびスピ
ーカドライバ電源ｇに要する電流は一日平均を考
えれば無視できる程度に小さくすることができる
ので、１グループ分続く受信部電源ｂの4.0mAと
全15グループ分すなわち連続的な受信コントロー
ラ電源ｃの0.01mAの平均所要電流値Ｉを求める
と Ｉ＝（4.0＋0.01）×1mA＋0.01×14mA／150.28mA となる。

一方上記に対し従来のようにデコーダ部をすべ
てCPUで構成した場合には、３つの電源ｅ，ｆ、
およびｇは一日平均を考えれば無視できる程度に
小さくできるが、表示コントローラ電源ｄは、本
発明の場合とは異つて、連続的に印加する必要が
あり、この電源ｄと受信コントローラ電源ｃを合
せて約0.2mAを必要とすることから、平均所要電
流I′を求めると、 I′＝（4.0＋0.2）×1mA＋0.2×14mA／150.47mA となり、従来のものは本発明の場合の２倍に近く
なり、電池寿命は約半分であることが分る。

上の計算は電源ｅ，ｆ，ｇを所要のタイミング
で接にするようにしたが、もし仮に電源ｅとｆを
連続接になるようにすると（ｇはしない）、回路
構成にもよるが両者で合計35μA程度となるので、
平均所要電流値ＩとI′の分子の右辺がそれぞれ
0.045×14mA，0.235×14mAとなり、 Ｉ0.31mA I′0.49mA となり、やはり本発明による効果は依然として大
きいものである。

次に受信コントローラ３（専用LSI）と表示コ
ントローラ４（１チツプCPU）との関係を説明
する。

第３図は受信コントローラおよび表示コントロ
ーラを詳細にあらわした図である。受信コントロ
ーラ３において、１１は信号同期回路であり、受
信部（第１図の２）からのデイジタル信号a′から
ビツト同期パルスおよびフレーム同期パルスを発
生させる機能を有している。１２は信号検出回路
で、次に説明するレジスタに記憶されている呼出
番号と受信部２から送られてくるデイジタル信号
との照合を行なう機能を有する。１３はいま触れ
たレジスタで、これは電源投入時および同期信号
受信時に表示コントローラ４を通して送られてく
るＰ−ROM８の内部に記憶されている呼出番号
情報を、以後電源スイツチ断となるまで一時記憶
しておく機能がある。１４はバツテリーセイビン
グタイマーで、信号同期回路１１からの同期パル
スからバツテリーセイビング制御用の信号を発生
させる。１５は鳴音発生回路で、信号検出回路１
２からの起動により、断続された可超音信号を発
生させる。

表示コントローラ４において、１６は受信部２
および受信コントローラ３との入出力制制御を行
なうＩ／Ｏ（インプツト／アウトプツト）ポート
である。１７は演算論理部、カウンタ部、レジス
タ部をあらわし、略してカウンタレジスタ部とい
う。これはCPUの心臓部ともいうべきものであ
る。１８はメモリ部で、プログラムを記憶する
2k×８ビツトのROMエリアおよび128×４ビツ
トの一時記憶エリアとしてのRAMエリアを保有
する。１９はＰ−ROM８からのデータ読込み制
御を行なうＩ／Ｏポートであり、２０はLCDコ
ントローラ／ドライバ５への表示データ出力制御
を行なうＩ／Ｏポートである。

更にドライバ回路７において、２１はスピーカ
ドライブ回路で、鳴音発生回路１５で発生した報
知音をスピーカ９を駆動できるレベルまでドライ
ブする。２２は電源スイツチング回路で、バツテ
リーセイビングタイマ１４からの制御で受信部２
の電源の制御を行なう。同様に２３の電源スイツ
チング回路は信号検出器１２からの制御により表
示コントローラ４の電源の制御を行なう。なおこ
の回路の出力は表示器６の電源ｆとして用いても
よい。

次にこの第３図の回路の動作について第１図、
第２図を併用し乍ら説明する。受信部２で受信、
復調、波形整形された受信デイジタル信号a′は、
信号同期回路１１、信号検出回路１２、Ｉ／Ｏポ
ート１６に送られる。信号同期回路１１ではその
信号から同期再生を行ない、その再生同期パルス
は呼出番号検出のため信号検出回路１２に、表示
情報検出のため表示コントローラ４のＩ／Ｏポー
ト１６に、さらにバツテリーセイビングのタイミ
ング発生のためバツテリーセイビングタイマ１４
にそれぞれ送られる。信号検出回路１２において
は、レジスタ１３に予め記憶されている自己の呼
出番号と受信回路２から出力される受信信号の比
較を行ない、自らの受信機に対して呼出があるか
どうかのチエツクを行なう。自己の呼出番号を受
信した場合には電源スイツチ回路２３を起動して
表示コントローラ４およびLCDコントローラ／
ドライバに電源を供給する。

表示コントローラ４においては、上記の起動に
より信号同期回路１１からの同期パルスおよび受
信機２からの受信信号a′により、呼出番号につづ
く表示情報の受信をＩ／Ｏポート１６を介して開
始する。受信データはカウンタ・レジスタ部１７
の制御（制御内容はプログラムとしてROMエリ
アに書込まれている）によりRAMエリアに書き
込まれる。さらにそのデータに対してメモリ部１
８のプログラムによりカウンタ・レジスタ部１７
を使つて誤り訂正が実行される。キーコード方式
の場合にはその訂正結果に基づきこれもメモリ部
１８のプログラムおよびカウンタレジスタ部１７
を使用してＩ／Ｏポート１９を通して外部Ｐ−
ROM８の中に記憶されている翻訳内容を読み出
し、その結果をメモリ部１８のRAMエリアに書
き込む。

上記の表示データセツト完了情報はメモリ部１
８およびカウンタ・レジスタ部１７の制御により
Ｉ／Ｏポート１６を通して信号検出回路１２に送
られる。この完了情報が信号検出回路１２におい
て自グループの送出が終了してからの一定時間
（この時間は表示情報を処理するのに必要な時間
であり約１秒）経過しても受信できなかつた場合
には、信号検出回路１２に記憶されている受信報
知情報はリセツトされる。これは被呼者は表示情
報（例えば電話番号あるいは住所等）によりその
とるべき行動が指定されるので、単に呼出しだけ
を行なつても無意味であるからである。

一方、完了情報が表示コントローラ４から送出
された時には、先に述べた自グループ送出終了完
了後の一定時間後に信号検出回路１２の受信報知
情報は鳴音発生回路１５に送られる。鳴音発生回
路１５においては、先の情報から呼出鳴音信号が
作り出され、その信号はスピーカドライブ回路２
１にて増幅され、スピーカー９に送られる。

更に表示コントローラ４においては、上記と同
じタイミング（自グループ送出終了完了後の一定
時間後）でメモリ部１８内のROM内のプログラ
ムでカウンタ・レジスタ１７の制御によりＩ／Ｏ
ポート２０を通してLCDコントローラ／ドライ
バ５へ表示情報をシリーズで出力する。この
LCDコントローラ／ドライバ５においては、受
信した表示データをデコードして次に接続されて
いる表示器６を直接に制御駆動する。この呼出鳴
音およびLCDの表示は表示コントローラ４内の
プログラムにより一定時間（約８秒）後にリセツ
トされる。この時呼出鳴音のリセツトは先に述べ
た表示データセツト完了情報をクリアすることに
より行なう。

バツテリセイビングついては、自グループ受信
前に電源接になつた受信部２の電源はバツテリセ
イビングタイマ１４のタイマの制御により自グル
ープ終了時に電源スイツチ回路２２のスイツチン
グ回路で断となる。またすでに述べたように、表
示コントローラ４の電源をコントローラする電源
スイツチ回路２３は信号検出回路１２において同
期信号を受信した時および自己の呼出番号を受信
した時のみ電源接となる。

以上説明したように、本発明によれば信号同
期、信号受信および呼出鳴音発生等、連続した並
列処理が必要となるためCPUが不得意とするブ
ロツクを外部の専用LSIで構成しているので、
CPUの負担が軽くなつてその分表示情報処理の
機能を充実させることができる。また表示情報処
理はCPU内のROMのマスク変更で容易に対応で
きるので、個個のユーザーの要求に合わせること
ができる。

さらに、従来は常時電源を接にしなければなら
ないためその電流消費が問題となるバツテリーセ
イビングカウンタも、外部専用LSIで構成してい
るので、受信機全体の平均消費電流を大幅に減少
させることができ電池寿命の延長が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施のブロツク図、第２図
は第１図の装置の各ブロツクの電源の状態をあら
わした図、第３図は受信コントローラおよび表示
コントローラのブロツク図である。 記号の説明：１は受信アンテナ、２は受信部、
３は受信コントローラ、４は表示コントローラ、
５はLCDコントローラ／ドライバ、６は表示器、
７はドライバ回路、８はＰ−ROM、９はスピー
カ、１１は信号同期回路、１２は信号検出回路、
１３はレジスタ、１４はバツテリーセイビングタ
イマー、１５は鳴音発生回路、１６はＩ／Ｏポー
ト、１７は演算論理部とカウンタ部とレジスタ部
（カウンタレジスタ部と略称）、１８はメモリ部、
１９と２０はＩ／Ｏポート、２１はスピーカドラ
イブ回路、２２は電源スイツチング回路、２３は
電源スイツチング回路をそれぞれあらわしてい
る。

Claims (1)

【特許請求の範囲】
1. １ 電波を受信しデイジタルの受信信号を発する
   受信部と、表示データを表示する表示器と、呼出
   番号を記憶するＰ−ROMと、鳴音を報知させる
   スピーカと、常時電源の供給を受け、前記受信信
   号を受信して同期信号の発生と選択呼出符号の検
   出照合とを行ない、前記スピーカを鳴らすための
   可聴音信号を発生すると共に、電源の接断のタイ
   ミングを発生する機能を有する受信コントローラ
   と、前記表示のための制御および前記Ｐ−ROM
   の読出し制御を行うプログラム制御方式の表示コ
   ントローラと、前記同期パルス信号に基づくタイ
   ミングにより前記受信部の電源の接断を制御する
   スイツチ手段と、前記同期信号を受信したときお
   よび前記照合により選択呼出番号が自己の呼出番
   号であることを確認したタイミングに少なくとも
   前記表示コントローラの電源を接とするスイツチ
   手段とを含む表示付選択呼出用受信機。