JPH0336455B2

JPH0336455B2 -

Info

Publication number: JPH0336455B2
Application number: JP59212595A
Authority: JP
Inventors: Yasuhiro Mori; Koji Ooyagi
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1984-10-12
Filing date: 1984-10-12
Publication date: 1991-05-31
Also published as: JPS6192046A

Description

【発明の詳細な説明】

〔産業上の利用分野〕本発明は無線選択呼出受信機に関し、特にマル
チアドレス対応のメツセージ受信機能を有する受
信機に係わる。〔従来技術〕近年、集積技術の発展に伴い、無線選択呼出受
信機においても従来の呼出だけの機能のものから
数字および文字・記号などで構成される一連のメ
ツセージまでも受信できるものへと機能の向上は
目覚しい。一方、ページングサービス会社においてはメツ
セージ伝送機能の付加によつて、システムの持つ
即時性を有効に活用するサービスとして、株価情
報、各種商品取引情報のサービスが考えられる。〔発明が解決しようとする問題点〕これらのサービスを行なう上で問題となるの
は、各会社或は各種商品毎に割り当てたアドレス
（以後これらのアドレスを共通アドレスと呼ぶ）
はその性格上各ユーザーへの登録・変更取り消し
は極めて頻繁に発生することが考えられる。従つて、共通アドレスの登録・変更・取り消し
をサービス会社で行なつていたのでは、ユーザー
はその都度サービス会社へ出向く必要があり不便
を来たす。一方、サービス会社においても窓口業
務の繁雑さに加えて、一度月極めて登録したユー
ザーが一方的にサービス料金を滞納した場合、個
別アドレスの取り消しは基地局側で対応出来る
が、共通アドレスに対しては他の正当なユーザー
に迷惑が掛かるのでサービスの停止は出来ない
し、且つ共通アドレスの番号の対応付の変更も出
来ないので個別に取り立てることが必要になり問
題である。本発明の目的は、前述の欠点を克服し、共通ア
ドレスの登録・変更・削除を予め定められたコー
ドによつて可能にしたメツセージ付無線選択呼出
受信機を提供することである。〔問題点を解決するための手段〕本発明によれば、少なくともフレーム同期信
号、選択呼出信号、制御信号そしてメツセージ信
号の順で構成される呼出信号の受信において、前
記制御信号の予め定められたコードに応じて後述
するメツセージの内容を前記コードに対応して予
め定められた形式でデコードし共通アドレスとし
て受信機に登録或は変更する手段を設けたメツセ
ージ付無線選択呼出受信機が提供出来る。〔発明の実施例〕以下、図面を用いて本発明を詳細に説明する。第１図及び第３図は本発明に供される受信機の
ブロツク図である。この受信機の動作の概要を第
１図、第４図および第５図を用いて説明する。すなわち、スイツチング回路１で第５図Ａの
ｊに示す電圧波形を無線部２０、波形整形３０に
間欠的に印加して電源の効率的運用を図つている
状態（この動作を一般にバツテリー・セービング
といい、以後「BS」と呼ぶ）で電圧が印加され
ているとき、所望の無線周波が到来すると、アン
テナ１０、無線部２０、波形整形回路３０を介し
て第５図Ａのａに示されるような受信信号が検
出される。ここで、受信機の個別選択呼出番号
（以後「ID」と呼ぶ）“A1”の受信機ならば、BS
解除のためのプリアンブル信号（以後「Ｐ」と呼
ぶ）がデコーダ４０で検出される（DT1）と、
BSが解除され、電圧が無線部に連続的に印加さ
れることになる(j)。こうして引き続くフレーム同
期信号（以後「SC」と呼ぶ）が検出される
（DT2）と、自機のIDが書き込まれているプログ
ラマブル・リード・オンリー・メモリー〔Ｐ−
ROM〕５０の内容と受信信号が比較照合され、
一致が確認される（DT3）と、メツセージデー
タ（以後「MD」と呼ぶ）処理部６０でID信号に
引き続くメツセージ信号の処理を行なう。そして
信号ｄでバツフア７０を介して伝達手段（例えば
アラームホーン）を駆動させたり、信号ｃで受信
したメツセージデータの内容を液晶表示装置
〔LCD〕９０上に表示したり、或は信号ｇで端子
５に出力したりする。ここで、高速の処理能力を
要する中央処理装置〔CPU〕およびダイナミツ
クドライブ方式のLCD駆動には、通常2V以上の
電圧を必要とするので、電池６の電圧を昇圧する
昇圧回路７が用いられている。さて、前述の受信信号ａの各構成要素Ｐ、SC、
IDおよびMDの詳細が第４図に示される。プリアンブル信号Ｐは同図に示すように、論
理“１”と“０”の繰返しパターンであり、フレ
ーム同期信号SCは同図に示される特定のパタ
ーンであり、個別選択呼出番号IDは同図に示
される構成パターンでMSB（識別ビツト）が論理
“０”の符号間距離５を有するBCH（31、21）符
号であり、そしてメツセージデータMDは同図
に示される構成パターンで、MSB（識別ビツト）
が論理“１”で与えられ、第５図Ａ，Ａに示
されるように、第１の制御信号“Ｔ”、第２の制
御信号“Ｉ”および情報メツセージＭに分割され
ている。すなわち、第４図のに示される第１の
制御信号は、 (i) 自機宛のメツセージが有るときは“１”で、
無いときは“０”で示すメツセージ情報として
のコードＺ０と、 (ii) 後続するメツセージの形式を指定する情報
（例えばメツセージがBCDコードで構成される
数字情報ならば“001”、ASCIIコード対応メツ
セージならば“010”、JISコード対応ならば
“100”、またフアクシミリ情報ならば“111”な
ど）としてのコードＺ１と、 (iii) 第５図Ａに示すように、第１の制御信号か
ら次のSC、Ｔ、又はＩまでの時間を指定する
継続時間情態としての、31ビツトを１ワードと
するときのワード数を表すBCDコードＺ２〜
Ｚ５とから成つている。又第４図のに示され
る第２の制御信号は、受信されたメツセージの
処理を指定するための信号“MCS”と、時刻
或は月日情報を表わす信号“TS”で構成され
る。ここで、MCSパターンに対応するメツセージ
処理を規定した表１の意味は次のとおりである。
先ず項目１は受信メツセージに何の処理もしない
ことを意味する。項目２、３は受信メツセージに
該当するIDを自機のIDとして設定したり、或は
逆に自機に登録されているIDを変更することを
示す。項目４は受信メツセージに該当する時刻に
内蔵時計を設定し呼出警報を鳴らす。項目５はメ
ツセージメモリーエリアの領域を受信メツセージ
に該当するIDおよびバイト情報に応じて、前記
IDのメモリーエリアを確保する。項目６は、BS
開始からSC検出迄の時間をメツセージ信号とし
て受信機が受信し、前記時間以内にSCが検出で
きないとき何等かの手段（例えばアラームホーン
を通常の呼出鳴音と異なる音で鳴音させる）によ
つて警告する。項目７、９は予め定めた形式に従
つて受信メツセージの内容を配列して（表５、表
６参照）出力する。項目８は第４図のTSを
月・日情報として処理する。尚TSは通常時刻情
報を表わし、各々の場合の符号構成は表２で示さ
れる。次に第４図のパターンは、第５図Ａの
信号ａにおける信号Ｅに該当し終了信号として使
用される。さて、第１図、第３図におけるデコーダ４０
は、SC検出回路として第６図に示すように、ク
ロツクでシリーズにシフトレジスタ５００内に受
信信号を取り込むことによつて、読み込んだ31ビ
ツトについて予め定められた所望のパターンかど
うかを判定する。即ち所望のパターンならばアン
ドゲート５４０から一致信号が出力される。また
ID検出回路として第７図に示されるように、受
信信号ａと予め自機の呼出番号が書き込まれてい
るＰ−ROM５０からの信号ｅとがEXNOR（エク
スクルーシブ・ノア）６１０に入力され、１ビツ
ト毎に照合され、その一致出力がカウンタ６００
に入力される。その結果、一致入力の数が予め設
定された値に達したとき出力される検出パルスに
より自機が呼出されることになる。次にバツフア７０は例えば第８図のようにトラ
ンジスタを用いた回路構成で与えられる。第２図
におけるメツセージ処理部６０は、１チツプ
CPU（メツセージデコーダ）１００、ランダム・
アクセス・メモリー〔RAM〕３００、および
LCDドライバー２００から構成される。RAM３
００は、ダイオード６１と大容量コンデンサ６３
とから構成されるバツクアツプ回路により、電池
を交換するときもデータ保護が可能である。そし
て第１図、第３図におけるメツセージ処理部６０
内の１チツプCPU１００の構成が夫々第９図、
第１１図で示される。また、第３図におけるデコ
ーダ８は第１０図に示す１チツプCPUで与えら
れ、各ブロツクの機能は次のとおりである。１０
２〜１０６，１１９〜１２１は入力ポート、１０
１，１１０〜１１８，１２２は出力ポート、１０
７は割り込みポート、１０８はシリアルインター
フエース、１２０はデータバス、１３０は番地の
内容を示すプログラムカウンタ、１４０は実行す
べき命令のシーケンスがストアされ、プログラム
カウンタ１３０で指定された番地の内容を読み出
すプログラムメモリー、１６０は、プログラムメ
モリー１４０からの情報をデコードし、各部へそ
の命令に対応する制御信号を供給するインストラ
クシヨンデコーダ、１５０は算術演算、論理演算
など各種の演算を行なうALU（Arithmetic and
Logic Unit）、１８０は各種データの記憶、サブ
ルーチン、割り込みにおけるプログラムカウント
およびプログラムステータスの退避に用いられる
RAM、ALU１５０の演算結果をストアしたり、
RAM１８０各ポート間のデータの送受に用いら
れるACC（Accumlator）、そして１９０は、実行
命令サイクル時間を決定するシステムクロツク発
生回路である。次にLCDドライバ２００は第１２図のブロツ
ク構成で与えられ、２９５は１チツプCPU１０
０との間でデータをシリアルに接続するシリアル
インターフエース、２７０はシリアルインターフ
エース２９５を介して入力された命令を取り込ん
でデコードし、命令の内容に対応して各部を制御
するコマンドデコーダ、２９０は入力されたデー
タに対応して５×７のドツトマトリツクスによる
パターンを発生するキヤラクタ発生回路、２８０
はシリアルインターフエース２９５からのデータ
の書き込み、またはシリアルインターフエース２
９５へのデータの読み出しアドレスを指定するデ
ータポインタ、２５０はキヤラクタ発生回路２９
０の出力或はシリアルインターフエース２９５か
らの表示データを記憶するデータメモリ、２２０
はLCDの行制御を行なう行ドライバ、２１０は
LCDの列制御を行なう列ドライバ、２３０は
LCDへの電圧制御を行なうLCD電圧コントロー
ラ、２４０はLCDの駆動タイミングを制御する
LCDタイミングコントローラ、そして２６０は
システムクロツクコントローラである。更にRAM３００は第１３図のブロツク構成で
与えられ、３１０は１チツプCPU１００との間
のデータをシリアルに受け渡しするシリアルイン
ターフエース、３２０はアドレスカウンタ、３３
０はアドレスカウンタ３２０のデータを解析して
メモリーアレイ３４０の番地を指定し、メモリー
内にデータを書き込んだり或は読み出すためのＸ
−Ｙデコーダ、３４０はメモリーアレイ、そして
３５０は制御回路である。第１４図はスイツチング回路１の構成例であ
る。第１５図は外部端子５への出力信号ｇのデー
タ構成で、１文字当り11ビツトである。第１６図
は、レベルシフト３の回路図である。第１７図は
データ入力部のキー配列の一例である。以下各場合における受信機の動作を説明する。 (a) 電源投入後所望の信号が受信されたとき第５図Ａに示すようにBS状態にある受信
機のうち、IDがＡ１に該当するものはＰの受
信に続いてSCを検出すると、引き続く信号Ｔ
１を復号する。このとき、メツセージデータＭ
１が後続するのでＺ０は論理“１”、そして、
Ｚ２〜Ｚ５のBCDコードで表わされる期間
（少なくとも次のSC迄通常は更にＡ２，Ｔ２
迄）BSが解除（OFF）される。さらにＩ１を
復号するとき“MCS”パターンとして
“1000111”を受信すると、Ｍ１のメツセージデ
ータをＺ１に対応するコードでデコードし、
RAM３００に格納すると共にLCDドライバー
２００を介してLCD９０に表示し、かつデコ
ーダ４０、バツフア７０を介して伝達手段８０
を駆動させ、機器所持者に呼出されたことを知
らせる。またＩ１の“TS”パターンの月・日
情報で内蔵カレンダーを校正する。そして次のSC、ID、Ｔ２，Ｉ２の検出・復
号を行なう。このときSCは検出されるが、ID
信号はＡ２なので検出されないから検出パルス
DT３は出ない。従つてＴ２のＺ２〜Ｚ５およ
びＩ２の“MCS”“TS”パターンだけを見て、
Ｉ２の信号検出後Ｚ２〜Ｚ５で示される期間
BSをON（通常次のSCの前まで）すると共に、
“MCS”が1000111以外のとき“TS”パターン
に該当する時刻に内蔵時計を校正し、前記受信
記憶されているメツセージに受信時刻を付加す
る。こうして、次のSCの時間になると再びBSは
OFFとなる。この期間はIDもＡ３で異なりか
つ一度内蔵時計の校正済なのでＴ３までの期間
とする。以後このような動作を繰り返し、デー
タの終りであることを示す終了信号Ｅを検出す
ると、通常のBS動作に復帰する。またIDがＡ３に該当する受信機では、Ｐの
受信に引き続いてSCを検出するが、IDがＡ１
のところでは一致しないので、Ｔ１のＺ２〜Ｚ
５およびＴ１の“TS”パターンだけを見る。
そしてＩ１の信号検出後Ｚ２〜Ｚ５で示される
期間BSをONさせると共に、“TS”パターンに
該当する月・日に内蔵カレンダーを校正する。
こうして次のSCの時間になると再びBSがＩ２
迄の期間OFFとなり、SCは検出されるがIDは
検出されないのでＴ２のＺ２〜Ｚ５およびＩ２
の“MCS”“TS”パターンだけを見る。そし
てＩ２の検出後Ｚ２〜Ｚ５の期間BSをONさ
せると共に、“MCS”が1000111以外のとき
“TS”パターンに該当する時刻に内蔵時計を校
正する。勿論“MCS”パターンが1000111のと
きは“TS”パターンに該当する月・日情報で
内蔵カレンダーを校正する。こうして、次の
SCの時間になると再びBSがOFFとなり、SC
検出動作となる。そして、SC、IDが検出され
ると、Ｔ３におけるＺ２〜Ｚ５の期間BS OFF
状態が継続すると共に、“MCS”パターンが
1000011ならばＺ１に対応するコードでデコー
ドされたＭ３に対応する時刻が記憶される。内
蔵時計が前記所定の時刻になるとデコーダ４
０、バツフア７０を介して伝達手段８０を駆動
すると共に、LCD９０上に設定警報である旨
を表示（第１８図はその例である）する。ま
た、Ｉ３の“TS”に対応する時刻情報で再び
内蔵時計を校正する。以降IDとしてＡ３に該
当するものがなく終了信号Ｅを受信すると通常
のBS動作へ復帰する。ところで本実施例では、終了信号Ｅを受信し
ない限り、SCの受信・未受信に拘らず信号Ｔ
を見に行くと共に、もしこの信号が正しく受信
出来ない場合は予め定められた一定期間（本実
施例では約１分）強制的にBSをOFFとし、SC
信号の受信に移行し、検出出来なければ通常の
BS動作に復帰させ、更にSCが連続２回以上検
出されなければ電界不良と判断して通常BS動
作へ復帰させることで電池の有効利用を計ると
共に受信の信頼性を高めている。 (b) 所望の信号が到来の電源投入の場合第５図ＢにおいてIDがANの受信機は電源
ONで予め定められた一定期間（本実施例では
約１分間）連続的にBS OFFとし、所望のSC
信号の検出を行なう。こうしてSC信号が検出
されると、IDの検出を行なうが受信されない
ので、Ｉ２の検出後、“MCS”パターンに応じ
て、内蔵のカレンダー或は時計を“TS”情報
で校正すると共に、Ｔ２のＺ２〜Ｚ５の期間
BSをONとする。そして、次のSCのとき再びBS OFFとなる
動作を繰り返す。こうして、ANに該当するID
が受信されると、TNのＺ２〜Ｚ５の期間BS
がOFFとなり、INの“MCS”パターンが
1000101ならばTNのＺ１に対応するコードで
メツセージデータMNがデコードされ記憶され
る。この結果、もしBS動作に復帰して前記受
信データに対応する時間の経過が内蔵時計で確
認されるまでにSCが検出されないとき、良好
なサービスエリアにいない旨を知らせるため警
告警報を発して注意を換起（検出されるとタイ
マーは停止し、BSへの復帰で再スタートとな
る。）、予め定められた一定期間（本実施例では
約１分間）強制的にBS OFFとして、SC検出
を行ない、前記一定期間にSCが検出されない
とBS動作に復帰する動作を繰り返すことにな
る。 (c) 定形情報の手動入力による登録・読み出しデータ入力部２のモードSWのうち所望のキ
ーを選択する（但し、“CAL”或は“TIME”
キーを選択するとLCD９０はCPUと連動して
計算機機能或は時計機能として動作する）。こ
こでもし、“TEL”キーを押すと、第９図の割
込みポート１０７のＫ端子から割込みが掛かる
と共に、入力ポート１０２から“TEL”キー
に該当する。パターンが入力される。この結果
CPUは装置が“TEL”モードに設定されたこ
とを認識し、以降入力ポート１０３からデー
タ、例えば“DATAIN”、“AOKI”、
“DATAIN”、“NEC”、“DATAIN”、“03−
262−5174”、“DATAIN”、“KUDO”、
“DATAIN”、“SONY”、…が入力される。こ
のようにキー入力された結果を確認すると、予
め定められた形式に従つて読み出され（表５参
照）、先ず“DATAOUT”キーを押すと
“AOKI”がLCD上に表示され、次に“→”キ
ーを押すと、“NEC”が更に“→”キーを押す
と“03−262−5174”更に“→”キーを押すと
“KUDO”、次に“→”キーを押すと
“ENDO”、“→”キーで“SONY”のように確
認出来る。同様に、“MEMO”キーを押すと第９図の割
込みポート１０７のＫ端子から割込みが掛かる
と共に、入力ポート１０２から“MEMO”キ
ーに該当するパターン“0010011”が入力され
る。この結果CPUは装置が“MEMO”モード
に設定されたと判断し、以後入力ポート１０３
から入力される次のようなデータ〔“DATA
IN”、“FEB.10.1984 SCHEDULE”、DATA
IN”、“９：00”“DATA IN”、“MEETING
（NEW PRODUCT）AT5−１”、“DATA
IN”、“10：30”、…〕を読み出すため“DATA
OUT”キーを押すと、表６のようにLCD９０
上に“FEB.10.1984 SCHEDULE）が表示さ
れ、“→”キーを押すとLCDの表示は“９：
00”に変り、更に“→”キーを押すと表示は
“MEETING（NEW PRODUCT）AT5−１”
に、更に“↓”キーを押すと“TEL”
（NTTMR KUDO）”へと変わり、必要な情報
をメモ帳変わりに何時でも簡単な操作で確認出
来る。そして、更に本受信機は内蔵カレンダー及び
内蔵時計を持つているので、FEB.10”の
“９：00”、“10：30”、…の日時には、受信機の
伝達装置（例えばアラーム・ホーン）を駆動さ
せ、注意を換起させると共にLCD９０上には
鳴音時刻に該当する表示を行なう。例えば18：
00時ならば“GINZA（MORE）”をLCD上に表
示することになる。 (d) 無線による定形情報の登録第１図、第９図、第１２図、第１３図を用い
て受信機の動作を説明する。スイツチング回路１でBS動作している受信
機の無線部２０、波形整形回路３０に電圧が印
加されているとき、プリアンブル信号Ｐを受信
すると、引き続く予め定められた同期信号SC
を検出するのに十分な期間BS OFFとする。そ
して、この間にSCを検出するとその検出パル
スDT２で割込みポート１０７を介して１チツ
プCPU１００が起動されると共にデコーダ４
０はIDの検出動作に移行する。すなわち、SC
の検出を起点として、自機のID番号が書き込
まれているＰ−ROM５０のデータと受信デー
タと１ビツト毎比較照合し（第７図）、その一
致が確認されると、その検出パルスDT３で入
力ポート１２１を介して１チツプCPU１００
に入力されると共に伝送速度に対応するクロツ
クCLが入力ポート１０５から供給される。こ
のとき、DT２による割込み起動から予め定め
られた一定期間（DT３が検出される迄の時
間）後にDT３が入力されるとIDの検出がなさ
れたと判断し、そうでない場合はID不一致と
判断し後続の信号の受信に備える。その結果１
チツプCPU１００では、前記クロツクCLでメ
ツセージ信号Ｄを入力ポート１０６から読み込
み、予め定められたプログラムメモリ１４０の
内容をインストラクシヨンデコーダ１６０で翻
訳し、各命令に対応して処理する。即ち、前記
読み込まれた信号はデータバス１２０、ACC
１７０を介してRAM１８０に書き込まれる。
こうしてBCH（31、21）符号を形成する31ビツ
トが入力される毎にALU１５０にて演算を行
ない、受信信号の復号を行なう。１チツプCPU１００は、復号された最初の
BCH（31、21）符号のうち情報ビツト20ビツト
を第４図に従つてデコードすると共に、以降
出力ポート１１２を介して受信機のBS動作を
制御する。このとき、20ビツトの情報が次のよ
うなパターンならば「11010 0000 0000 0010
0000」呼出がメツセージ付であり、そのメツセ
ージデータが７ビツト構成であり、以降少なく
とも20ワード（ここで１ワードは31ビツト）間
BSを解除する必要があることを示す。そして、次の31ビツトの入力を待つて信号Ｉ
のデコードを行なう。こうして20ビツトの情報
エリアを第４図表１および表２に従つて解析
する。即ちその情報ビツトが次のようなパター
ンならば「11000 1100 1010 0010 0000」後続
するメツセージデータが電話帳モードで処理さ
れることを示すと共にデータ送出時間が、
AM10：20分であることを示す。このようにしてデコードされた制御内容に従
つて、後続するメツセージの処理を行なうこと
になる。従つて、31ビツト毎にデコード処理さ
れた情報エリア（20ビツトのデータ）は７ビツ
ト単位に解読され順次外部RAM３００に記憶
される。即ちチツプセレクト１を論理“０”
レベルとすることによりRAM３００を動作モ
ードにし、RAM３００の何番地に書き込むか
をシリアルインターフエース１０８を介して、
対応するアドレス情報を信号線SOで転送する。
このとき、１チツプCPU１００はシステムク
ロツクRAM３００にで送ると同時にアド
レスであることを表わすため信号線Ａ／を論
理“１”レベルとする。そしてこのとき第１３
図において、RAM３００は入力された各制御
信号（，Ａ／，Ｒ／）に応じて、信号
線SOから入力された信号をアドレス信号と判
断し、アドレスカウンタ３２０、Ｘ・Ｙデコー
ダ３３０を介してメモリーアレイ３４０の書き
込むべき番地が指定される。次に１チツプCPU１００では書き込むべき
メツセージデータをシリアルインターフエース
１０８の信号線SOで送出すると共に送出デー
タがメツセージデータであることを表わすため
信号線Ａ／を論理“０”レベル、また書き込
みを指示するため信号線Ｒ／を論理“０”レ
ベルとする。この結果、第１３図のRAM３００は、入力
された各制御信号に対応して、信号線SOを介
して入力されたデータをメツセージデータとし
てＸ・Ｙデコーダ３３０を介して、メモリーア
レイ３４０の先程指定された番地に書き込む。以上のような過程で順次メツセージデータが
復号されているとき、BCH（31、21）単位にお
いて、SC或は終了コード検出か或は２ワード
連続して受信不可のとき、１チツプCPU１０
０はメツセージデータが終了したものと判断
し、出力ポート１１０から信号線MEを介して
デコーダ４０にメツセージが終了したことを知
らせると共に出力ポート１１１を介して信号線
ACでデコーダ４０の鳴音発生回路を駆動する。
その結果信号ｄ、バツフア７０を介してアラー
ムホーン８０が鳴音する。ここで、SC検出の
場合は１チツプCPU１００は再び前述と同じ
動作を繰り返すが、終了コード受信時或は２ワ
ード連続未受信の場合受信機はBS動作に復帰
する。以上のように通常のメツセージとして所望の
内容に該当するコードが受信機に入力されるこ
とになる。次にこのようにして受信記憶されたデータを
読み出すには、読み出しスイツチＳ１を押すこ
とによつて、１チツプCPU１００は該当する
メツセージデータの最初の番地情報を信号線Ｓ
０からRAM３００へ供給すると共に、チツプ
イネーブル信号線１を論理“０”レベル、
チツプセレクト信号線２（これはLCDドラ
イバ２００を選択するための信号線である。）
及び信号線Ａ／を論理“１”レベルとする。
次に信号線Ａ√を論理“０”レベルとすると
共に信号線Ｒ／を論理“１”レベルとする。
これにより、前述の最初の番地から順次対応す
るデータが１バイト単位に、Ｘ・Ｙデコーダ３
３０を介して、メモリーアレイ３４０から読み
出され、そのデータがシリアル・インターフエ
ース３１０を介して信号線SIで１チツプCPU
１００へ供給される。こうしてRAM３００か
らデータが読み出されて１チツプCPU１００
へ供給されると、信号線１及び信号線Ｃ／
Ｄを論理“１”レベルとすると共に、LCDド
ライバ２００を選択するためにチツプセレクト
信号線２を論理“０”レベルにすることに
よつて、信号線Ｓ０からキヤラクター変換指示
と格納アドレス情報とLCDドライバ２００へ
供給する。続いて１チツプCPU１００は、信
号線Ｃ／を論理“０”レベルにすることによ
つてRAM３００から読み出されたデータを信
号線Ｓ０によつてLCDドライバ２００へ供給
する。その結果第１２図のLCDドライバ２００に
おいては、シリアルインタフエース回路２９５
でシリアルパラレル変換された情報が、信号線
Ｃ／が論理“１”レベルのときはコマンドデ
コーダ２７０でデコードされ、コマンドデコー
ダ２７０は内部制御信号を発生する。ここで、
コマンドが書き込みコマンド及びキヤラクタ変
換コマンドであれば、書き込みアドレスを設定
するためデータポインタ２８０がアクセスさ
れ、信号線Ｃ／が論理“０”レベルになつた
ら、シリアルインタフエース２９５を介して入
力されるデータがキヤラクタ発生回路２９０で
５×７のドツトマトリツクスによるパターンに
変換されて、データメモリ２５０に書き込まれ
ると共に、LCDタイミングコントローラ２４
０の制御で列ドライバー２１０及び行ドライバ
ー２２０を介して信号ＣでLCD９０上に表示
される。 (e) 共通IDの登録・変更第３図、第１０図、第１１図を用いて受信機
の動作を説明する。第３図は第２図において、デコーダ４０、メ
ツセージ処理部６０（１チツプCPU１００の
構成例は第１１図）間の構成を一部変更したも
ので、特に共通ID用のRAM兼デコーダとして
デコーダ８（本例では１チツプCPUを用い、
その構成を第１０図に示す）を設けたものであ
る。さて、スイツチング回路１でBS動作している
受信機の無線部２０、波形整形回路３０に電圧が
印加されているとき、プリアンブル信号Ｐを受信
すると、引き続く、予め定められた同期信号SC
を検出するのに十分な期間BS動作を停止する。
そしてこの間にSCを検出すると、その検出パル
スDT２で割込みポート１０７を介して１チツプ
CPU１００およびデコーダ８を起動すると共に
デコーダ４０はSCの検出を起点として自機の個
別選択呼出番号が書き込まれているＰ−ROM５
０のデータとを１ビツト毎比較照合する。こうして受信データがＰ−ROM５０内の自機
の個別呼出番号と一致すれば、第１１図におい
て、その検出信号DT３が入力ポート１２１から
入力される。この結果SC検出パルスDT２で起動
されたCPUはIDが検出されるべき時間に入力ポ
ート１１９ではなく１２１からの入力と判断し、
検出されたIDが個別選択呼出番号であつたと認
識し、続いて送られてくるメツセージ信号の受信
に備える。すなわち１チツプCPU１００では、クロツク
CLでIDに引き続く信号を入力ポート１０６から
読み込みデータバス１２０、アキユームレータ
ACC１７０を介してRAM１８０に書き込む。こ
うしてBCH（31、21）符号を形成する31ビツトの
データが入力される毎にALU１５０で演算を行
ない、受信信号の復号を行なう。復号された31ビ
ツトのうち情報ビツト20ビツトを第４図に従つ
てデコードすると共に以降出力ポート１１２を介
して受信機のBS動作を制御する。そして、この
ときもし20ビツトの情報ビツトが次のようなパタ
ーンならば「11010 0000 0000 0011 0010」、呼出
が７ビツト単位のコードで構成されるメツセージ
情報を後に持つていることを示すと共に32ワード
間BS動作を解除する必要があることを示す。す
なわち、１チツプCPU１００は32ワードタイマ
ーを設定し起動する。そして、次の31ビツトの入力を待つて信号Ｉの
デコードを行なう。こうして得られた20ビツトの
情報エリアを第４図、表１および表２に従つて
解析する。即ちその情報ビツトが次のようなパタ
ーンならば「１ 1000 0011 0010 0011 0110」、
後続するメツセージデータに共通IDとして登録
するものがあり、現在の時間がPM2：36分であ
ることを意味する。従つて、１チツプCPU１００の内蔵時計が校
正されると共に後続するメツセージデータは31ビ
ツト毎にデコードされ、その中の20ビツトを７ビ
ツト単位に解読する。ここで、受信メツセージの
20ビツトの情報エリアのパターンが下記ならば、
表３によつて、

【表】〓

Claims

【特許請求の範囲】１個別呼出番号及び共通呼出番号がそれぞれ格
納される個別呼出番号記憶エリア及び共通呼出番
号記憶エリアを備え、少なくとも同期信号・選択
呼出信号・制御信号およびメツセージ信号の順で
構成される呼出信号を受信する無線選択呼出受信
機において、前記同期信号を検出して同期検出パルスを送出
する検出手段と、該同期検出パルスに応答して前記選択呼出信号
と前記個別呼出番号とを比較して一致した際個別
検出パルスを送出する個別選択呼出検出手段と、前記同期検出パルスに応答して前記選択呼出信
号と前記共通呼出番号とを比較して一致した際共
通検出パルスを送出する共通呼出検出手段と、前記個別検出パルスに応答して前記制御信号の
予め定められたパターンに対応して前記メツセー
ジ信号をデコードして該デコード結果に応じて前
記共通呼出番号を登録又は変更する手段とを有す
ることを特徴とするマルチアドレス対応のメツセ
ージ受信が可能な無線選択呼出受信機。２特許請求の範囲第１項に記載された無線選択
呼出受信機において、前記共通呼出検出手段及び
前記共通呼出番号記憶エリアは１チツプCPUで
構成されていることを特徴とするマルチアドレス
対応のメツセージ受信が可能な無線選択呼出受信
機。