JPH0321092Y2 - - Google Patents

Description

【考案の詳細な説明】

本考案はメツセージ情報を受信出来る無線選択
呼出受信機に関するものである。 近年、デバイス技術、マイクロエレクトロニク
ス技術の発達は目覚しく、これらの技術を応用し
た無線個別選択呼出受信機においても従来の呼出
だけの機能のものから、数字および文字などで構
成される一連のメツセージまでも受信出来るもの
へと進歩し、受信機能の向上・装置の小型化を図
つたものの発表がなされている。 ところで、このようなメツセージ情報をも受信
できる無線選択呼出受信機は、一般に、選択呼出
番号を検出する第１のデコーダ（通常ランダムロ
ジツクLSIで構成される）と、メツセージ情報を
デコードする第２のデコーダ（通常１ chip
CPUで構成される）とを含んでいる。 そして、これらのデコーダはいずれもタイミン
グ信号或はクロツク信号（これらタイミング信号
やクロツク信号を「基準信号」と総称する。）を
必要とし、伝送速度に対応するクロツク信号に関
しては特に精度が必要とされるので、これらのデ
コーダの発振回路にはそれぞれ一般にクリスタル
が用いられる。しかし、このことは装置の低価格
化および小型化に反する。 また、メツセージ情報をデコードする第２のデ
コーダ（１ chip CPU）で信号検出のためのビ
ツト同期を行なうと、他の処理（例えば、符号の
誤り訂正など）能力の低下を来たし、価格・性能
比の低下を招く。 本考案の目的は、前記欠点を除去し、低価格化
及び小型化できる無線選択呼出受信機を提供する
ことにある。 本考案の別の目的は、メツセージ情報をデコー
ドする第２のデコーダでビツト同期を行なわず、
この第２のデコーダの処理能力を向上せしめた、
価格・性能比の優れた無線選択呼出受信機を提供
することにある。 本考案によれば、選択呼出番号とメツセージ情
報を受信する無線選択呼出受信機において、少な
くとも前記選択呼出信号を検出する第１のデコー
ダと、該第１のデコーダに接続され、該第１のデ
コーダに第１の基準信号を供給する発振回路と、
前記メツセージ情報を復号化する第２のデコーダ
とを含み、該第２のデコーダは前記第１のデコー
ダで作られた第２の基準信号を自己の基準信号と
して受けていることを特徴とする無線選択呼出受
信機が得られる。 本考案の第１の具体例によれば、前記第２のデ
コーダは、前記第１のデコーダでＮ（Ｎは２以上
の整数）分周された前記発振回路の出力信号を自
己の基準信号として受けているものである無線選
択呼出受信機が得られる。 本考案の第２の具体例によれば、前記第１のデ
コーダは受信信号を基にビツト同期をとるビツト
同期回路を含み、前記第２のデコーダは該ビツト
同期回路の出力信号を自己の基準信号として受け
ているものである無線選択呼出受信機が得られ
る。 ここで、「基準信号」とは既に定義したように
「タイミング信号やクロツク信号」のことを意味
するものである。 次に本考案の実施例について図面を参照して説
明する。 第１図を参照すると、本考案の一実施例に係る
無線選択呼出受信機が示されている。第１図にお
いて、１０はアンテナ、２０は無線部、３０は波
形整形部、４０はアドレスデコーダ、５０は自己
選択呼出番号等が書き込まれているプログラマブ
ル・リード・オンリ・メモリ（Ｐ・ROM）、６
０はメツセージデータ処理部、７０はバツフア、
８０は呼出を表示する第１の表示手段、９０はメ
ツセージデータや、操作スイツチＳ０，Ｓ１，Ｓ
２，Ｓ３の持つ機能を表示する第２の表示手段で
ある。また、１０１はデコーダ４０のタイミング
クロツクを作るためのクリスタルである。操作ス
イツチＳ０は、後に詳述するように、操作される
と、可能化信号を発生する可能化信号発生手段の
機能をも果すことができるものである。また、操
作スイツチＳ１，Ｓ２，Ｓ３は、操作スイツチＳ
０の発生する可能化信号に応答して予め定められ
た一定期間（例えば、５秒間）、可能化される。
即ち、操作スイツチＳ０を押すたびに操作スイツ
チＳ１，Ｓ２，Ｓ３が一定期間、可能化される。 アドレスデコーダ（第１のデコーダ）４０は、
例えばランダムロジツクLSIで構成され、選択呼
出番号を検出するためのものである。この第１の
デコーダ４０にはクリスタル１０１を含む発振回
路が接続され、該発振回路は第１のデコーダ４０
にタイミング信号を供給する。メツセージデータ
処理部６０は、メツセージ情報をデコードする第
２のデコーダを含んでいる。この第２のデコーダ
は、１チツプCPU（第５図の１００）で構成され
ている。そして、この第２のデコーダは、第１の
デコーダ４０でＮ（Ｎは２以上の整数）分周され
た前記発振回路の出力信号をタイミング信号とし
て受けている。 さて、この無線選択呼出受信機の動作を第２図
をも参照して説明する。 アンテナ１０を介して、無線部２０で所望の無
線信号が受信・復調され、波形整形部３０で第２
図のａに示されるようなデイジタル信号ａが得ら
れる。このデイジタル信号ａがデコーダ４０に入
力されると、デコーダ４０は論理“１”，“０”の
繰り返しパターンＰでビツト周期を取り、引き続
いて送出されて来るフレーム同期信号SCの検出
に移行する。 この時、フレーム同期信号SCの検出が確認さ
れると、デコーダ４０は、そこを起点として、予
め自己の選択呼出番号が書き込まれているＰ・
ROM５０から選択呼出番号データを読み込み、
デイジタル信号ａ中のアドレス信号Ａと１ビツト
毎に比較し、一致を確認すると、信号ｂ（第１図）
によつてメツセージデータ処理部６０に起動を掛
け、引き続くメツセージ信号Ｍの受信・復号を行
なうと共に、ストツプ信号Ｅの待ち受け状態とな
る。この動作フローを第３図に示す。 また、第２図におけるSC，Ａ，ＭおよびＥの
各信号はBCH（31，21）符号で構成され、フレー
ム同期信号SCとストツプ信号Ｅは固定パターン
で、アドレス信号Ａとメツセージ信号ＭはBCH
（31，21）の情報エリアのMSBを識別ビツトと
し、識別ビツトが論理“０”のときアドレス信
号、論理“１”のときメツセージ信号として処理
する。 ここで、メツセージデータはISO7ビツトの標
準コードを用い、各BCH（31，21）の情報エリア
20ビツトを順に埋めてメツセージ信号Ｍが構成さ
れる。 こうして、メツセージ信号Ｍの終了を示すスト
ツプ信号Ｅが検出されると、バツフア７０を介し
て呼出表示手段例えばスピーカ８０を鳴音させ、
機器所持者に呼出しがなされたことを知らせる。
このとき、スイツチＳ０によつて鳴音を停止せし
めることができる。 以上のような過程を経て大量のメツセージデー
タが受信・記憶される装置では機器所持者は必要
に応じて各メツセージデータの「読み出し」、「消
去」或は「保護」などの機能を選択する必要があ
る。 そこで、第１図に示す４個のスイツチＳ０，Ｓ
１，Ｓ２，Ｓ３を第４図に示す状態遷移図のよう
な各機能に対応させることにより誤操作防止及び
スイツチ類の個数の低減を図ることが考えられ
る。 即ち第４図に示されるように、鳴音リセツト用
スイツチＳ０を鳴音停止中ににアクセスすること
により「モード選択」状態に装置を設定し、この
状態でスイツチＳ０をアクセスすると受信機内に
記憶されている受信メツセージの内容を読み出し
て表示する「読出表示モード」、またスイツチＳ
１をアクセスすると「メツセージ表示モード」、
またスイツチＳ２をアクセスすると「メツセージ
フアイルアクセスモード」、そしてスイツチＳ３
をアクセスすると「動作設定モード」状態に装置
が設定され、各状態で更に夫々のスイツチをアク
セスすると第４図に示すモード装置を設定出来
る。 さらに第４図に示されていないが同様なプロセ
スにより、例えば第４図の「スクロール動作設定
モード」の状態でスイツチＳ１をアクセスするこ
とにより「手動モード」、スイツチＳ２をアクセ
スすることにより「速度１秒の自動モード」そし
て、スイツチＳ３をアクセスすることにより「速
度３秒の自動モード」のように装置のモードを設
定出来る。 ここで、第４図中の各モードの意味は表１の通
りである。

【表】 以上の動作をメツセージデータ処理部６０、第
２の表示手段９０を含めて以下に詳細に説明す
る。 先ずメツセージデータ処理部６０は、第５図の
ような構成で、６１はダイオード、６２はコンデ
ンサ、１００は１チツプCPU（第２のデコーダ）、
２００は液晶表示装置（LCD）ドライバー、３
００はRAMである。更に、これらの中で１チツ
プCPU１００を第６図に、LCDドライバー２０
０を第７図に、そしてRAM３００を第８図に、
詳細な構成を示す。 第６図の１チツプCPU１００において、１０
１〜１０６は入力ポート、１０７は割り込みポー
ト、１０８はシリアルインターフエース、１１１
〜１１７は出力ポート、１２０はデータバスであ
る。１３０は番地の内容を指定するプログラムカ
ウンタ、１４０は実行すべき命令のシーケンスが
ストアされ、プログラムカウンタ１３０で指定さ
れた番地の内容を読出すプログラムメモリーであ
る。１５０は算術演算・論理演算などの各種の演
算を行なうALU（arithmetie and logic unit），
１６０はプログラムメモリー１４０から情報をデ
コードし各部へその命令に対応する制御信号を供
給するインストラクシヨン・デコーダである。１
７０はRAM１８０、各ポート１０１〜１１７間
のデータの送受に用いられるACC（Accumlator）
である。１８０は各種データの記憶、サブルーチ
ン、割り込みにおけるプログラムカウント、プロ
グラムステータの退避に用いられるRAMであ
る。１９０は実行命令サイクル時間を決定するシ
ステムクロツツク発生回路である。 また、第７図のLCDドライバー２００におい
て２１０はLCDの列制御を行なうカラムドライ
バ、２２０はLCDの行制御を行なうロウドライ
バである。２３０はLCDへの供給電圧を制御す
るLCD電圧制御コントローラ、２４０はLCDの
駆動タイミングを制御するLCDタイミングコン
トローラである。２５０はキヤラクタ発生回路２
９０の出力或はシリアルインターフエース２９５
からの表示データを記憶するデータメモリ、２６
０はシステムクロツクコントローラである。２７
０はシリアルインターフエース２９５を介して入
力された命令を取り込んでデコードし、命令の内
容に対応して各部を制御するコマンドデコーダで
ある。２８０はデータメモリ２５０へのシリア
ル・インターフエース２９５からのデータの書き
込み、またはシリアルインターフエース２９５の
データメモリ２５０からのデータの読み出しアド
レスを指定するデータポインタである。２９０は
入力されたデータに対応して７×５のドツトマト
リクスによるパターンを発生するキヤラクタ発生
回路、２９５は１ Chip CPU１００との間のデ
ータをシリアルに受け渡しするシリアルインター
フエースである。 そして、第８図のRAM３００において、３１
０は１ Chip CPU１００との間のデータをシリ
アルに受け渡しするシリアルインターフエース、
３２０はアドレスカウンタである。３３０はアド
レスカウンタ３２０のデータを解析してメモリ
ー・アレイ３４０の番地を指定し、メモリー内に
データを書き込んだり或は読みだすためのＸ−Ｙ
デコーダである。３４０はメモリーアレイであ
り、３５０は制御回路である。 次に、第１図のデコーダ４０内のフレーム同期
信号及びストツプ信号の検出回路を示した第９図
において、５００はシフトレジスタ、５１０，５
２０及び５３０はインバータ、５４０はアンド回
路である。 また、第１図のデコーダ４０内の選択呼出信号
の検出回路を示した第１０図において、６００は
カウンタで、６１０は排他的NOR回路である。 そして、第１図のバツフア７０及び呼出表示手
段８０を示した第１１図において、７１０及び７
２０は抵抗、７３０はNPNトランジスタ、７４
０はPNPトランジスタで、８００はアラームホ
ーンである。１０００はバツテリーである。 第２図のａで示される信号がアンテナ１０、無
線部２０、波形整形部３０を介してデコーダ４０
に供給されると、デコーダ４０では、第２図のＰ
部でビツト同期がとられ、引き続くフレーム同期
信号SCの検出に移る。第９図で示されるような
デコーダ４０内の信号検出回路に、所望のパター
ンが信号線ａを介して、入力されると、ANDゲ
ート５４０の出力５４１に論理“１”レベルが得
られる。その結果、信号線ａからの次の入力デー
タとROM５０からのデータとを１ビツト毎に第
１０図で表わされる回路で比較を行なうと同時
に、第９図の回路でストツプ信号の検出に移る。 このようにして、第１０図のカウンタ６００で
Ｒ端子が31ビツト毎にクリアされる、クリアされ
る前に29個以上の一致により信号DETが出力さ
れると、第６図において、割り込みポート１０７
を介して１ Chip CPU１００が起動されると共
に伝送速度に対応するクロツクCLが入力ポート
１０５から供給される。その結果、１ Chip
CPU１００では前記クロツクCLでメツセージ信
号Ｄを入力ポート１０６から読み込み、予め定め
られたプログラムメモリ１４０の内容をインスト
ラクシヨンデコーダ１６０で翻訳し、各命令に対
応して処理する。即ち、前記読み込まれた信号は
データバス１２０、ACC１７０を介してRAM１
８０に書き込まれる。そして31ビツトが入力され
る毎にALU１５０にて演算を行ない、受信信号
の復号を行なう。 １チツプCPU１００は、復号された各BCH
（31，21）符号のうち情報ビツト20ビツトを、メ
ツセージ情報として外部RAM３００に記憶保管
するため、チツプイネーブル信号線を論理
“０”レベルとすることにより外部RAM３００
を動作モードにし、RAM３００の何番地に書き
込むかをシリアルインターフエース１０８を介し
て、対応するアドレス情報を信号線SOUTで転
送する。このとき、１チツプCPU１００は、シ
ステムクロツクをRAM３００に信号線で送
ると同時に、アドレスであることを表わすため信
号線Ａ／を論理“１”レベルとする。そして、
このとき、第８図においてRAM３００は入力さ
れた各制御信号（，Ａ／，Ｒ／）に応じ
て、信号線SOUTから入力された信号をアドレ
ス信号と判断し、アドレスカウンタ３２０、Ｘ・
Ｙデコーダ３３０を介してメモリーアレイ３４０
の書き込むべき番地が指定される。 次に１チツプCPU１００では書き込むべきメ
ツセージデータをシリアルインターフエース１０
８の信号線SOUTで送出すると共に送出データ
がメツセージデータであることを表わすため信号
Ａ／を論理“０”レベル、書き込むことを表わ
すため信号Ｒ／を論理“０”レベルとする。 この結果、第８図のRAM３００は、入力され
た各制御信号に対して、信号線SOUTを介して
入力されたデータをメツセージデータとして、
Ｘ・Ｙデコーダ３３０を介して、メモリアレイ３
４０に先程指定された番地に書き込む。 以上のような過程で順次メツセージ信号が復号
されているとき、メツセージ信号の終了を示す予
め定められたパターンが復号されたメツセージデ
ータの中に検出されるか、メツセージ信号を２ワ
ード続けて受信できないとき、１チツプCPU１
００は、出力ポート１１１から信号線MEを経由
して、メツセージが終了したことをデコーダ４０
に知らせる。このとき、デコーダ４０は１
Chip CPU１００へのクロツクCLの供給を停止
する。 また、デコーダ４０が第９図に示す回路でスト
ツプ信号を検出しても、デコーダ４０は、１
Chip CPU１００へのクロツクCLの供給を停止
する。すると、１ Chip CPU１００はメツセー
ジ信号が終了したと判断し、メツセージ信号の復
号処理を停止すると同時に、出力ポート１１２を
介して信号線ACでデコーダ４０の鳴音発生回路
を制御する。この制御によつて、第１１図におい
て、鳴音信号ｄが抵抗７１０を介してNPNトラ
ンジスタ７３０に与えられる。こうして、トラン
ジスタ７３０の導通・非導通に対して、抵抗７２
０を介してトランジスタ７３０のコレクタに接続
されているPNPトランジスタ７４０のベース電
位が“０”レベル・“１”レベルとなり、その結
果トランジスタ７４０が導通・非導通となるの
で、トランジスタ７４０のエミツタに接続されて
いる電池１０００電位がコレクタを介してアラー
ムホーン８００に供給され、アラームホーン８０
０が発音し機器所持者に呼出しがなされたことを
知らせる。 一般にこの種の受信機には、鳴音に関して予め
定められた一定期間（例えば約８秒）で自動停止
する機能（オート・リセツト機能）がある。本実
施例でもデコーダ４０に接続されたクリスタル１
０１で構成される発振回路の分周出力_r（本例で
は2kHz）が１ Chip CPU１００に供給され、タ
イミング用信号として使用され、約８秒間鳴音を
制御する。 ところで、この鳴音中に機器所持者がスイツチ
Ｓ０をアクセスすると、デコーダ４０から信号Ｒ
が１ Chip CPU１００の割り込みポート１０７
へ供給されるので、出力ポート１１２からデコー
ダ４０への鳴音制御信号ACの供給が、８秒の経
過を待たずに停止されるので、受信機は鳴音を停
止する。 ところで、メツセージ信号の受信終了と同時に
復号されたメツセージデータが次の過程で表示さ
れる。 即ち、第６図の１チツプCPU１００は該当す
るメツセージデータの最初の番地情報を信号線
SOUTから外部RAM３００へ供給すると共に、
チツプイネーブル信号線を論理“０”レベル、
チツプセレクト信号線（これはLCDドライバ
２００を選択するための信号線である。）及び信
号線Ａ／を論理“１”レベルとする。次に、１
チツプCPU１００は、信号線Ａ／を論理“０”
レベルとすると共に、信号線Ｒ／を論理“１”
レベルとする。これにより、前述の最初の番地か
ら術次対応するデータが１バイト単位に、Ｘ−Ｙ
デコーダ３３０を介して、メモリアレイ３４０か
ら読み出され、そのデータがシリアル・インター
フエース３１０を介して信号線SINで１チツプ
CPU１００へ供給される。。こうして外部RAM
３００からデータが読み出されて１チツプCPU
１００へ供給されると、第６図の１チツプCPU
１００は、まず、信号線及び信号線Ｃ／
（Ｃはコマンドを示す）を論理“１”レベルとす
ると共に、LCDドライバ２００を選択するため
にチツプセレクト信号線を論理“０”レベル
にすることによつて、信号線SOUTからキヤラ
クター変換指示と格納アドレス情報を第７図の
LCDドライバ２００へ供給する。続いて、１チ
ツプCPU１００は、信号線Ｃ／を論理“０”
レベルにすることによつて、外部RAM３００か
ら読み出されたデータを信号線SOUTによつて
LCDドライバ２００へ供給する。 その結果、第７図のLCDドライバ２００にお
いては、シリアルインターフエース回路２９５で
アリアル・パラレル変換された情報が、信号線
Ｃ／が論理“１”レベルのときは、コマンドデ
ータ２７０でデコードされ、コマンドデコーダ２
７０は内部制御信号を発生する。ここでコマンド
が書き込みコマンドおよびキヤラクタ変換コマン
ドであれば、書き込みアドレスを設定するためデ
ータポインタ２８０がアクセスされ、信号線Ｃ／
Ｄが論理“０”レベルになつたら、シリアルイン
ターフエース２９５を介して入力されるデータが
キヤラクタ発生回路２９０で７×５のドツトマト
リツクスによるパターンに変換されて、データメ
モリ２５０に書き込まれると共に、LCDタイミ
ングコントローラ２４０の制御でカラムドライバ
２１０およびロウドライバ２２０を介して信号Ｃ
とされ、LCD９０上に表示される。 このとき、LCD９０上の表示はページ単位に
スクロールされる。 さて、以上のようにして複数のメツセージが受
信機に記憶され、かつ装置が鳴音していないと
き、機器所持者がスイツチＳ０をアクセスする
と、第６図において信号Ｒが割り込みポート１０
７を介して入力される。この結果、第４図に示す
ように１ Chip CPU即ち受信機は「モード選
択」状態となり、操作者に次の操作案内をすべく
表示器９０上に「Ｓ１：Ｄ，Ｓ２：FA，Ｓ３：
AS」を予め定められた期間（例えば約５秒）表
示される。これらは例えば、“MESSAGE
DISPLAY MODE”，“MESSAGE FILE
ACCESS MODE”および“ACTION
SETTING MODE”を意味している。このこと
から操作者は次にどのボタンをアクセスしたらど
ういう機能モードになるかを知ることができる。
そして、例えば次に、この状態で５秒以内にスイ
ツチＳ１をアクセスすると、表示器９０上には次
のような表示がなされる。即ち「Ｓ１：Ｒ，Ｓ
２：VA，Ｓ３：MN」である。これらは
“READOUT DISPLAY”，“VACANCY
AREA DISPLAY”および“MESSAGE
NUMBER DISPLAY”を意味する。これらの
表示は、第６図のプログラムメモリ１４０に予め
設定しておく。このとき、スイツチＳ１をアクセ
スすると、例えばRAM３００に８個のメツセー
ジが記憶されているとすると、第１２図Ａに示す
シンボルパターンＰ，Ｍ１〜Ｍ８，MM，VB，
AR，を持つ表示器９０は、第１２図Ｂに示す
ように記憶されている番号（Ｍ１〜Ｍ８）に対応
して順にシンボルがＭ１からＭ８へと点灯すると
共に、点灯しているシンボル（Ｍ１〜Ｍ８）に対
応するメツセージの最初の部分（MR JOHN！
HURRY）が順に表示されるので、機器操作者
は必要なメツセージの箇所で再度スイツチＳ０を
アクセスすることにより所望の記憶メツセージの
内容を全てLCD９０上で確認することが可能と
なる。 また、「メツセージフアイルアクセスモード」
でスイツチＳ１をアクセスすると、前述の記憶メ
ツセージの読み出しと同一手順で、シンボル（Ｍ
１〜Ｍ８）とそれに対応して格納されているメツ
セージの内容の最初の部分が、順に、表示され、
加えて読み出しモードと混乱しないように保護モ
ードを示すシンボル“Ｐ”を点灯される。従つ
て、操作者は保護したいメツセージフアイルの位
置でスイツチＳ０をアクセスすることにより重要
と思うフアイルを保護モードにすることが出来
る。そして、この状態でメモリーバツクアツプモ
ードにしたいとき（例えば電池交換時など）、予
め定められた一定期間（例えば約４〜５秒）の経
過を待つてスイツチＳ０をアクセスして再び「モ
ード選択」状態にして、スイツチＳ３を２回アク
セスする。これにより、内部RAM１８０内に記
憶されているメツセージフアイルの管理情報など
を外部RAM３００に転送する。このとき、第５
図のコンデンサ６２により電源の瞬断および短時
間の電池交換などの場合も、外部RAM３００の
内容を保持できるので、再び電源供給がなされた
とき、CPU１００内に前記管理情報を読み込み、
何事もなかつたように各メツセージ情報の読み出
しができる。 第１２図Ｃは保護指定されたメツセージフアイ
ルＭ３の読み出し内容を示す図である。シンボル
“AR”は機能が「オートリセツト機能」である
ことを意味し、更にシンボル“”はメツセージ
情報が継続することを示す記号である。従つて16
桁以内のメツセージ情報のときは点灯しない。 その他、第１２図Ａでシンボル“MM”，
“VB”は各々呼出鳴音を発しない「メモリー」
機能、呼出を振動で知らせる「振動」機能を意味
する。そして、これらの各機能の設定はP.ROM
５０の一部を使用して行なわれ、受信機の電源を
投入するときなどにＰ・ROM５０から、デコー
ダ４０、第６図のメツセージ信号Ｄを介して１
Chip CPU１００のRAM１８０に読み込むよう
にする。そして、RAM１８０内の機能表示デー
タは、シリアルインターフエース１０８の出力
SOUTを介して、第７図のLCDドライバ２００
のデータメモリ２５０内に書き込まれ、表示器９
０上に対応する機能が表示される。 以上に選択呼出番号用の第１のデコーダ４０に
接続されたクリスタル１０１を含む発振回路の出
力信号を適当に分周して、メツセージ情報用の第
２のデコーダ１００に基準信号として供給する実
施例を説明した。本考案の別の実施例としては、
選択呼出番号用の第１のデコーダ４０内のビツト
同期回路の出力信号を、メツセージ用の第２のデ
コーダ１００に基準信号として供給することが考
えられる。 以上本考案によれば、選択呼出番号用の第１の
デコーダ４０に接続されたクリスタル１０１を含
む発振回路の出力信号を適当に分周してメツセー
ジ用の第２のデコーダ１００に基準信号として供
給するか、または第１のデコーダ４０内のビツト
同期回路の出力信号をメツセージ用の第２のデコ
ーダ１００に基準信号として供給することによ
り、第２のデコーダを構成するCPUの処理能力
を低下させることなく、小型で価格性能比の優れ
た無線選択呼出受信機を実現出来る。

【図面の簡単な説明】

第１図は本考案の一実施例に係る無線選択呼出
受信機を示たブロツク図、第２図は第１図の受信
機で受信復調された信号の構成を示した図、第３
図は第１図のデコーダ４０の動作を示したフロー
チヤート、第４図は第１図の操作スイツチＳ０，
Ｓ１，Ｓ２，Ｓ３の機能の遷移を示した図、第５
図は第１図のメツセージデータ処理部６０の構成
を示したブロツク図、第６図は第５図の１チツプ
CPU１００の構成を示したブロツク図、第７図
は第２図のLCDドライバ２００の構成を示した
ブロツク図、第８図は第２図のRAM３００の構
成を示したブロツク図、第９図は第１図のデコー
ダ４０内のフレーム同期信号・ストツプ信号検出
回路を示した回路図、第１０図は第１図のデコー
ダ４０内の選択呼出信号検出回路を示した回路
図、第１１図は第１図のバツフア７０及び呼出表
示手段８０の構成を示した回路図、第１２図は第
１図の表示器９０のシンボル構成及び表示例を示
した図である。 １０……アンテナ、２０……無線部、３０……
波形整形回路、４０……アドレスデコーダ、５０
……Ｐ・ROM，６０……メツセージデータ処理
部、６１……ダイオード、６２……コンデンサ、
７０……バツフア、８０……第１の表示手段、９
０……第２の表示手段、１００……１ Chip
CPU、１０１……クリスタル、１０１−１０６
……入力ポート、１０７……割り込みポート、１
０８……シリアルインタフエース、１１１−１１
７……出力ポート、１２０……バス、１３０……
プログラムカウンタ、１４０……プログラムメモ
リ、１５０……ALU、１６０……インストラク
シヨンデコーダ、１７０……ACC、１８０……
RAM、１９０……システムクロツク発生回路、
２００……LCDドライバ、２１０……カラムド
ライバ、２２０……ロウドライバ、２３０……
LCD電圧制御コントローラ、２４０……LCDタ
イミングコントローラ、２５０……データメモ
リ、２６０……システムクロツクコントローラ、
２７０……コマンドデータ、２８０……データポ
インタ、２９０……キヤラクタ発生回路、２９５
……シリアルインタフエース、３００……
RAM、３１……シリアルインタフエース、３２
０……アドレス・カウンタ、３３０……Ｘ・Ｙデ
コーダ、３４……メモリアレイ、３５０……制御
回路、５００……シフトレジスタ、５１０，５２
０，５３０……インバータ、５４０……アンドゲ
ート、６００……カウンタ、６１０……
EXCLUSIVE NOR回路、７１０及び７２０…
…抵抗、７３０……NPNトランジスタ、７４０
……PNPトランジスタ、８００……アラームホ
ーン、１０００……電池、Ｓ０，Ｓ１，Ｓ２，Ｓ
３……操作スイツチ。

Claims (1)

1. 【実用新案登録請求の範囲】 １ 選択呼出番号とメツセージ情報を受信する無
   線選択呼出受信機において、少なくとも前記選
   択呼出番号を検出する第１のデコーダと、該第
   １のデコーダに接続され、該第１のデコーダに
   第１の基準信号を供給する発振回路と、前記メ
   ツセージ情報を復号化する第２のデコーダとを
   含み、該第２のデコーダは前記第１のデコーダ
   で作られた第２の基準信号を自己の基準信号と
   して受けていることを特徴とする無線選択呼出
   受信機。 ２ 実用新案登録請求の範囲第１項記載の無線選
   択呼出受信機において、前記第２のデコーダ
   は、前記第１のデコーダでＮ（Ｎは２以上の整
   数）分周された前記発振回路の出力信号を自己
   の基準信号として受けているものである無線選
   択呼出受信機。 ３ 実用新案登録請求の範囲第１項記載の無線選
   択呼出受信機において、前記第１のデコーダは
   受信信号を基にビツト同期をとるビツト同期回
   路を含み、前記第２のデコーダは該ビツト同期
   回路の出力信号を自己の基準信号として受けて
   いるものである無線選択呼出受信機。