JPH03766Y2

JPH03766Y2 -

Info

Publication number: JPH03766Y2
Application number: JP1983150665U
Authority: JP
Priority date: 1983-09-30
Filing date: 1983-09-30
Publication date: 1991-01-11
Also published as: JPS6059650U

Description

【考案の詳細な説明】

本考案はメツセージ情報を受信出来る無線選択
呼出受信機に関するものである。近年、デバイス技術、マイクロエレクトロニク
ス技術の発達は目覚しく、これらの技術を応用し
た無線個別選択呼出受信機においても従来の呼出
だけの機能のものから、数字および文字などで構
成される一連のメツセージまでも受信出来るもの
へと進歩し、受信機能の向上・装置の小型化を図
つたものの発表がなされている。ところでこのように一連のメツセージ情報を複
数個受信記憶する装置では、電源の瞬断或は電池
の交換などでデータが消されるため、メツセージ
情報の用途が限定されることになる。ここで、μs〜msオーダの瞬断に関しては電池
に並列に実装されるコンデンサの容量をある程度
大きくすることで対応できる。他方、電池の交換
など比較的長い期間の電源断では、通常、内部
RAMなどを含む1Chip CPUの電源回路に２次電
池或は大容量のコンデンサを接続し、電源の瞬断
に対応してバツクアツプする方法が考えられる。
しかし、前者ではバツクアツプ時間の減少は避け
られず、後者ではコストアツプと電池交換の煩雑
さが生じる。ところで、各メツセージ情報についての「フア
イル情報」、「先着情報」などのフアイル管理情報
は、メツセージ情報の受信ごとに変化するので、
通常はCPU内のRAMに記憶保管されており、こ
れらのフアイル管理情報も一緒にバツクアツプす
る必要がある。本考案の目的は、比較的低消費電力である、メ
ツセージ情報を記憶している外部記憶素子のみ
を、電源断に対応してバツクアツプするようにし
て、低コスト化及びバツクアツプ時間の増大をは
かつた無線選択呼出受信機を提供することにあ
る。本考案の別の目的は、各メツセージ情報に対応
する管理情報をもバツクアツプできる上述の如き
無線選択呼出受信機を提供することにある。本考案によれば、選択呼出番号とメツセージ情
報を受信する無線選択呼出受信機において、少な
くとも前記メツセージ情報を復号化する第１の手
段と、該第１の手段に接続され、該第１の手段に
よつて復号化されたメツセージ情報を記憶する第
２の手段と、該第２の手段に接続され、コンデン
サ特性を有する素子を少なくとも含み、電源断時
に該第２の手段をバツクアツプする第３の手段と
を含むことを特徴とする無線選択呼出受信機が得
られる。更に本考案よれば、前記無線選択呼出受信機に
おいて、前記第１の手段は、各メツセージ情報に
対応する管理情報を記憶する第４の手段を有し、
かつ、電源断時に該第４の手段の記憶内容を前記
第２の手段に退避させることができるものである
無線選択呼出受信機が得られる。メツセージ情報を記憶する第２の手段である外
部記憶素子としては、例えば、低消費電力素子で
あるＣ−MOS（Complementary MOS）で構成
された記憶専用回路（RAM）を用いればよい。次に、本考案の実施例ついて図面を参照して説
明する。第１図を参照すると、本考案の一実施例に係る
無線選択呼出受信機が示されている。第１図にお
いて、１０はアンテナ、２０は無線部、３０は波
形整形部、４０はアドレスデコーダ、５０は自己
選択呼出番号等が書き込まれているプログラマブ
ル・リード・オンリ・メモリ（P.ROM）、６０は
メツセージデータ処理部、７０はバツフア、８０
は呼出を表示する第１の表示手段、９０はメツセ
ージデータや、操作スイツチＳ０，Ｓ１，Ｓ２，
Ｓ３の持つ機能を表示する第２の表示手段であ
る。また、１０１はデコーダ４０のタイミングク
ロツクを作るためのクリスタルである。操作スイ
ツチＳ０は、後に詳述するように、操作される
と、可能化信号を発生する可能化信号発生手段の
機能をも果すことができるものである。また、操
作スイツチＳ１，Ｓ２，Ｓ３は、操作スイツチＳ
０の発生する可能化信号に応答して予め定められ
た一定期間（例えば、５秒間）、可能化される。
即ち、操作スイツチＳ０を押すたびに操作スイツ
チＳ１，Ｓ２，Ｓ３が一定期間、可能化される。さて、この無線選択呼出受信機の動作を第２図
をも参照して説明する。アンテナ１０を介して、無線部２０で所望の無
線信号が受信・復調され、波形整形部３０で第２
図のａに示されるようなデイジタル信号ａが得ら
れる。このデイジタル信号ａがデコーダ４０に入
力されると、デコーダ４０は論理“１”，“０”の
繰り返しパターンＰでビツト同期を取り、引き続
いて送出されて来るフレーム同期信号SCの検出
に移行する。この時、フレーム同期信号SCの検出が確認さ
れると、デコーダ４０は、そこを起点として、予
め自己の選択呼出番号が書き込まれているP.
ROM５０から選択呼出番号データを読み込み、
デイジタル信号ａ中のアドレス信号Ａと１ビツト
毎に比較し、一致を確認すると、信号ｂ（第１図）
によつてメツセージデータ処理部６０に起動を掛
け、引き続くメツセージ信号Ｍの受信・復号を行
なうと共に、ストツプ信号Ｅの待ち受け状態とな
る。この動作フローを第３図に示す。また、第２図におけるSC，Ａ，ＭおよびＥの
各信号はBCH３１，２１符号で構成され、フレ
ーム同期信号SCとストツプ信号Ｅは固定パター
ンで、アドレス信号Ａとメツセージ信号Ｍは
BCH３１，２１の情報エリアのMSBを識別ビツ
トとし、識別ビツトが論理“０”のときアドレス
信号、論理“１”のときメツセージ信号として処
理する。ここで、メツセージデータはISO7ビツトの標
準コードを用い、各BCH３１，２１の情報エリ
ア20ビツトを順に埋めてメツセージ信号Ｍが構成
される。こうして、メツセージ信号Ｍの終了を示すスト
ツプ信号Ｅが検出されると、バツフア７０を介し
て呼出表示手段例えばスピーカ８０を鳴音させ、
機器所持者に呼出しがなされたことを知らせる。
このとき、スイツチＳ０によつて鳴音を停止せし
めることができる。以上のような過程を経て大量のメツセージデー
タが受信・記憶される装置では、機器所持者は必
要に応じて各メツセージデータの「読み出し」、
「消去」或は「保護」などの機能を選択する要が
ある。そこで、第１図に示す４個のスイツチＳ０，Ｓ
１，Ｓ２，Ｓ３を第４図に示す状態遷移図のよう
な各機能に対応させることにより誤操作防止及び
スイツチ類の個数の低減を図ることが考えられ
る。即ち、第４図に示されるように、鳴音リセツト
用スイツチＳ０を鳴音停止中にアクセスすること
により「モード選択」状態に装置を設定し、この
状態でスイツチＳ０をアクセスすると受信機内に
記憶されている受信メツセージの内容を読み出し
て表示する「読出表示モード」、またスイツチＳ
１をアクセスすると「メツセージ表示モード」、
またスイツチＳ２をアクセスすると「メツセージ
フアイルアクセスモード」、そしてスイツチＳ３
をアクセスすると「動作設定モード」状態に装置
が設定され、各状態で更に夫々のスイツチをアク
セスすると第４図に示すモードに装置を設定出来
る。さらに第４図に示されていないが、同様なプロ
セスにより、例えば第４図の「スクロール動作設
定モード」の状態でスイツチＳ１をアクセスする
ことにより「手動モード」、スイツチＳ２をアク
セスすることにより「速度１秒の自動モード」そ
して、スイツチＳ３をアクセスすることにより
「速度３秒の自動モード」のように装置のモード
を設定出来る。ここで、第４図中の各モードの意味は表１の通
りである。

【表】

【表】以上の動作をメツセージデータ処理部６０、第
２の表示手段９０を含めて以下に詳細に説明す
る。先ず、メツセージデータ処理部６０は、第５図
のような構成で、少なくともメツセージ情報を復
号化する１チツプCPU１００（第１の手段）と、
１チツプCPU１００に接続され、１チツプCPU
１００によつて復号化されたメツセージ情報を記
憶する外部RAM３００（第２の手段）と、外部
RAM３００に接続され、コンデンサ素子６２及
びダイオード６１を含み、電源V_DDの断時に外部
RAM３００をバツクアツプするバツクアツプ回
路（第３の手段）とを含む。外部RAM３００
は、低消費電力素子であるＣ−MOSで構成され
たものである。１チツプCPU１００は、各メツ
セージ情報に対応する管理情報を記憶する第６図
に１８０で示されている内部RAM（第４の手段）
を有し、かつ、電源V_DDの断時に該内部RAMの
記憶内容を外部RAM３００に退避させることが
できるものである。また、第５図において、２０
０は液晶表示装置（LCD）ドライバーである。
更に、これらの中で、１チツプCPU１００を第
６図に、LCDドライバー２００を第７図に、そ
してRAM３００を第８図に、詳細な構成を示
す。第６図の１チツプCPU１００において、１０
１〜１０６は入力ポート、１０７は割り込みポー
ト、１０８はシリアルインターフエース、１１１
〜１１７は出力ポート、１２０はデータバスであ
る。１３０は番号の内容を指定するプログラムカ
ウンタ、１４０は実行すべき命令のシーケンスが
ストアされ、プログラムカウンタ１３０で指定さ
れた番地の内容を読出すプログラムメモリーであ
る。１５０は算術演算・論理演算など各種の演算
を行なうALU（arithmetic and logic unit）、１
６０はプログラムメモリー１４０からの情報をデ
コードし各部へその命令に対応する制御信号を供
給するインストラクシヨンデコーダである。１７
０はRAM１８０、各ポート１０１〜１１７間の
データの送受に用いられるACC（Accumlator）
である。１８０は各種デコーダの記憶、サブルー
チン、割り込みにおけるプログラムカウント、プ
ログラムステータスの退避に用いられるRAMで
ある。１９０は実行命令サイクル時間を決定する
システムクロツク発生回路である。また、第７図のLCDドライバー２００におい
て、２１０はLCDの列制御を行なうカラムドラ
イバ、２２０はLCDの行制御を行なうロウドラ
イバである。２３０はLCDへの供給電圧を制御
するLCD電圧制御コントローラ、２４０はLCD
の駆動タイミングを制御するLCDタイミングコ
ントローラである。２５０はキヤラクタ発生回路
２９０の出力或はシリアルインターフエース２９
５からの表示データを記憶するデータメモリ、２
６０はシステムクロツクコントローラである。２
７０はシリアルインターフエース２９５を介して
入力された命令を取り込んでデコードし、命令の
内容に対応して各部を制御するコマンドデコーダ
である。２８０はデータメモリ２５０へのシリア
ルインターフエース２９５からのデータの書き込
み、または、シリアルインターフエース２９５へ
のデータメモリ２５０からのデータの読み出しア
ドレスを指定するデータポインタである。２９０
は入力されたデータに対応して７×５のドツトマ
トリクスによるパターンを発生するキヤラクタ発
生回路、２９５は1Chip CPU１００との間のデ
ータをシリアルに受け渡しするシリアルインター
フエースである。そして、第８図のRAM３００において、３１
０は1Chip CPU１００との間のデータをシリア
ルに受け渡しするシリアルインターフエース、３
２０はアドレスカウンタである。３３０はアドレ
スカウンタ３２０のデータを解析してメモリーア
レイ３４０の番地を指定し、メモリー内にデータ
を書き込んだり或は読みだすためのＸ−Ｙデコー
ダである。３４０はメモリーアレイであり、３５
０は制御回路である。次に、第１図のデコーダ４０内のフレーム同期
信号及びストツプ信号の検出回路を示した第９図
において、５００はシフトレジスタ、５１０，５
２０及び５３０はインバータ、５４０はアンド回
路である。また、第１図のデコーダ４０内の選択呼出信号
の検出回路を示した第１０図において、６００は
カウンタで、６１０は排他的NOR回路である。そして、第１図のバツフア７０及び呼出表示手
段８０を示した第１１図において、７１０及び７
２０は抵抗、７３０はNPNトランジスタ、７４
０はPNPトランジスタで、８００はアラームホ
ーンである。１０００はバツテリーである。第２図のａで示される信号がアンテナ１０、無
線部２０、波形整形部３０を介してデコーダ４０
に供給されると、デコーダ４０では、第２図のＰ
部でビツト同期がとられ、引き続くフレーム同期
信号SCの検出に移る。第９図で示されるような
デコーダ４０内の信号検出回路に、所望のパター
ンが、信号線ａを介して入力されると、ANDゲ
ート５４０の出力５４１に論理“１”レベルが得
られる。その結果、信号線ａからの次の入力デー
タとROM５０からのデータとを１ビツト毎に第
１０図で表わされる回路で比較を行なうと同時
に、第９図の回路でストツプ信号の検出に移る。このようにして、第１０図のカウンタ６００で
Ｒ端子が31ビツト毎にクリアされるが、クリアさ
れる前に29個以上の一致により信号DETが出力
されると、第６図において、割り込みポート１０
７を介して1Chip CPU１００が起動されると共
に伝送速度に対応するクロツクCLが入力ポート
１０５から供給される。その結果、1Chip CPU
１００では、前記クロツクCLでメツセージ信号
Ｄを入力ポート１０６から読み込み、予め定めら
れたプログラムメモリ１４０の内容をインストラ
クシヨンデコーダ１６０で翻訳し、各命令に対応
して処理する。即ち、前記読み込まれた信号はデ
ータバス１２０、ACC１７０を介してRAM１８
０に書き込まれる。そして31ビツトが入力される
毎にALU１５０にて演算を行ない、受信信号の
復号を行なう。１チツプCPU１００は、復号された各BCH３
１，２１符号のうち情報ビツト20ビツトを、メツ
セージ情報として外部RAM３００に記憶保管す
るため、チツプイネーブル信号線を論理“０”
レベルとすることにより外部RAM３００を動作
モードにし、RAM３００の何番地に書き込むか
をシリアルインタフエース１０８を介して、対応
するアドレス情報を信号線SOUTで転送する。
このとき、１チツプCPU１００は、システムク
ロツクをRAM３００に信号線で送ると同時
に、アドレスであることを表わすため信号線Ａ／
Ｄを論理“１”レベルとする。そして、このと
き、第８図において、RAM３００は入力された
各制御信号（，Ａ／，Ｒ／）に応じて、
信号線SOUTから入力された信号をアドレス信
号と判断し、アドレスカウンタ３２０、Ｘ・Ｙデ
コーダ３３０を介してメモリーアレイ３４０の書
き込むべき番地が指定される。次に１チツプCPU１００では書き込むべきメ
ツセージデータをシリアルインタフエース１０８
の信号線SOUTで送出すると共に送出データが
メツセージデータであることを表わすため信号
Ａ／を論理“０”レベル、書き込むことを表わ
すため信号Ｒ／を論理“０”レベルとする。この結果、第８図のRAM３００は、入力され
た各制御信号に対応して、信号線SOUTを介し
て入力されたデータをメツセージダータとして、
Ｘ・Ｙデコーダ３３０を介して、メモリアレイ３
４０に先程指定された番号に書き込む。以上のような過程で順次メツセージ信号が復号
されているとき、メツセージ信号の終了を示す予
め定められたパターンが復号されたメツセージデ
ータの中に検出されるか、メツセージ信号を２ワ
ード続けて受信できないとき、１チツプCPU１
００は、出力ポート１１１から信号線MEを経由
して、メツセージが終了したことをデコーダ４０
に知らせる。このとき、デコーダ４０は1Chip
CPU１００へのクロツクCLの供給を停止する。また、デコーダ４０が第９図に示す回路でスト
ツプ信号を検出しても、デコーダ４０は、1Chip
CPU１００へのクロツクCLの供給を停止する。
すると、1Chip CPU１００はメツセージ信号が
終了したと判断し、メツセージ信号の復号処理を
停止すると同時に、出力ポート１１２を介して信
号線ACでデコーダ４０の鳴音発生回路を制御す
る。この制御によつて、第１１図において、鳴音
信号ｄが抵抗７１０を介してNPNトランジスタ
７３０に与えられる。こうして、トランジスタ７
３０の導通・非導通に対応して、抵抗７２０を介
してトランジスタ７３０のコレクタに接続されて
いるPNPトランジスタ４０のベース電位が“０”
レベル、“１”レベルとなり、その結果トランジ
スタ７４０が導通・非導通となるので、トランジ
スタ７４０のエミツタに接続されている電池１０
００電位がコレクタを介してアラームホーン８０
０に供給され、アラームホーン８００が発音し機
器所持者に呼出しがなされたことを知らせる。一般にこの種の受信機には、鳴音に関して予め
定められた一定期間（例えば約８秒）で自動停止
する機能（オート・リセツト機能）がある。本実
施例でもデコーダ４０に接続されたクリスタル１
０１で構成される発振回路の分周出力_T（本例で
は2kHz）が1Chip CPU１００に供給され、タイ
ミング用信号として使用され、約８秒間鳴音を制
御する。ところで、この鳴音中に機器所持者がスイツチ
Ｓ０をアクセスすると、デコーダ４０から信号Ｒ
が1Chip CPU１００の割り込みポート１０７へ
供給されるので、出力ポート１１２からデコーダ
４０への鳴音制御信号ACの供給が、８秒の経過
を待たずに停止されるので、受信機は鳴音を停止
する。ところで、メツセージ信号の受信終了と同時に
復号されたメツセージデータが次の過程で表示さ
れる。即ち、第６図の１チツプCPU１００は該当す
るメツセージデータの最初の番号情報を信号線
SOUTから外部RAM３００へ供給すると共に、
チツプイネーブル信号線を論理“０”レベル、
チツプセレクト信号線（これはLCDドライバ
２００を選択するための信号線である。）及び信
号線Ａ／を論理“１”レベルとする。次に、１
チツプCPU１００は、信号線Ａ／を論理“０”
レベルとすると共に、信号線Ｒ／を論理“１”
レベルとする。これにより、前述の最初の番地か
ら順次対応するデータが１バイト単位に、Ｘ−Ｙ
デコーダ３３０を介して、メモリアレイ３４０か
ら読み出され、そのデータがシリアル・インタフ
エース３１０を介して信号線SINで１チツプ
CPU１００へ供給される。こうして外部RAM３
００からデータが読み出されて１チツプCPU１
００へ供給されると、第６図の１チツプCPU１
００は、まず、信号線及び信号線Ｃ／（Ｃ
はコマンドを示す）を論理“１”レベルとすると
共に、LCDドライバ２００を選択するためにチ
ツプセレクト信号線を論理“０”レベルにす
ることによつて、信号線SOUTからキヤラクタ
ー変換指示と格納アドレス情報を第７図のLCD
ドライバ２００へ供給する。続いて、１チツプ
CPU１００は、信号線Ｃ／を論理“０”レベ
ルにすることによつて、外部RAM３００から読
み出されたデータを信号線SOUTによつてLCD
ドライバ２００へ供給する。その結果、第７図のLCDドライバ２００にお
いては、シリアルインタフエース回路２９５でシ
リアルパラシル変換された情報が、信号線Ｃ／
が論理“１”レベルのときは、コマンドデコーダ
２７０でデコードされ、コマンドデコーダ２７０
は内部制御信号を発生する。ここで、コマンドが
書き込みコマンドおよびキヤラクタ変換コマンド
であれば、書き込みアドレスを設定するためデー
タポインタ２８０がアクセスされ、信号線Ｃ／
が論理“０”レベルになつたら、シリアルインタ
フエース２９５を介して入力されるデータがキヤ
ラクタ発生回路２９０で７×５のドツトマトリツ
クスによるパターンに変換されて、データメモリ
２５０に書き込まれると共に、LCDタイミング
コントローラ２４０の制御でカラムドライバ２１
０およびロウドライバ２２０を介して信号Ｃとさ
れ、LCD９０上に表示される。このとき、LCD９０上の表示はページ単位に
スクロールされる。さて、以上のようにして複数のメツセージが受
信機に記憶され、かつ装置が鳴音していないと
き、機器所持者がスイツチＳ０をアクセスする
と、第６図において信号Ｒが割り込みポート１０
７を介して入力される。この結果、第４図に示す
ように1Chip CPU即ち受信機は「モード選択」
状態となり、操作者に次の操作案内をすべく表示
器９０上に「Ｓ１：Ｄ，Ｓ２：FA，Ｓ３：AS」
を予め定められた期間（例えば約５秒）表示させ
る。これらは、例えば“MESSAGE DISPLAY
MODE”，“MESSAGE FILE ACCESS
MODE”および“ACTION SETTING
MODE”を意味している。このことから操作者
は次にどのボタンをアクセスしたらどういう機能
モードになるかを知ることができる。そして、例
えば次に、この状態で５秒以内にスイツチＳ１を
アクセスすると、表示器９０上には次のような表
示がなされる。即ち「Ｓ１：Ｒ，Ｓ２：VA，Ｓ
３：MN」である。これらは、“READOUT
DISPLAY”，“VACANCY AREA DISPLAY”
よび“MESSAGENUMBER DISPLAY”を意
味する。これらの表示は、第６図のプログラムメ
モリ１４０に予め設定しておく。このとき、スイ
ツチＳ１をアクセスすると、例えばRAM３００
に８個のメツセージが記憶されているとすると、
第１２図Ａに示すシンボルパターンＰ，Ｍ１〜Ｍ
８，MM，VB，AR，Ｄを持つ表示器９０は、
第１２図Ｂに示すように記憶されている番号（Ｍ
１〜Ｍ８）に対応して順にシンボルがＭ１からＭ
８へと点灯すると共に、点灯しているシンボル
（Ｍ１〜Ｍ８）に対応するメツセージの最初の部
分（MR JOHN！HURRY）が順に表示される
ので、機器操作者は必要なメツセージの箇所で再
度スイツチＳ０をアクセスすることにより所望の
記憶メツセージの内容を全てLCD９０上で確認
することが可能となる。また、「メツセージフアイルアクセスモード」
でスイツチＳ１をアクセスすると、前述の記憶メ
ツセージの読み出しと同一手順で、シンボル（Ｍ
１〜Ｍ８）とそれに対応して格納されているメツ
セージの内容の最初の部分が、順に、表示され、
加えて読み出しモードと混乱しないように保護モ
ードを示すシンボル“Ｐ”を点灯される。従つ
て、操作者は保護したいメツセージフアイルの位
置でスイツチＳ０をアクセスすることにより重要
と思うフアイルを保護モードにすることが出来
る。そして、この状態でメモリーバツクアツプモ
ードにしたいとき（例えば電池交換時など）、更
にスイツチＳ０をアクセスするか、予め定められ
た一定期間（例えば約４〜５秒）の経過を待つて
スイツチＳ０をアクセスして再び「モード選択」
状態にして、スイツチＳ３を２回アクセスする。
これにより、内部RAM１８０内に記憶されてい
るメツセージフアイルの管理情報などを外部
RAM３００に転送する。このとき、第５図のコ
ンデンサ６２により電源の瞬断および短時間の電
池交換などの場合も、外部RAM３００の内容を
保持できるので、再び電源供給がなされたとき、
CPU１００内に前記管理情報を読み込み、何事
もなかつたかのように各メツセージ情報の読み出
しができる。第１２図Ｃは保護指定されたメツセージフアイ
ルＭ３の読み出し内容を示す図である。シンボル
“AR”は機能が「アートリセツト機能」である
ことを意味し、更にシンボル“”はメツセージ
情報が継続することを示す記号である。従つて、
16桁以内のメツセージ情報のときは点灯しない。その他、第１２図Ａでシンボル“ME”，“VB”
は各々呼出鳴音を発しない「メモリー」機能、呼
出を振動で知らせる「振動」機能を意味する。そ
して、これらの各機能の設定は、P.ROM５０の
一部を使用して行なわれ、受信機の電源を投入す
るときなどにR.ROM５０から、デコーダ４０、
第６図のメツセージ信号Ｄを介して1Chip CPU
１００のRAM１８０に読み込むようにする。そ
して、RAM１８０内の機能表示データは、シリ
アルインタフエース１０８の出力SOUTを介し
て、第７図のLCDドライバ２００のデータメモ
リ２５０内に書き込まれ、表示器９０上に対応す
る機能が表示される。以上のように本考案によれば、外部RAM３０
０（第２の手段）の電源系にコンデンサ６２、ダ
イオード６１で構成されるバツクアツプ回路（第
３の手段）を設け、前記外部RAM３００内に記
憶される各メツセージについてのフアイル管理を
行なうメツセージ用デコーダである1Chip CPU
１００（第１の手段）に接続されるスイツチに応
答して、前述のフアイル管理情報を外部RAM３
００に退避させることにより、バツクアツプモー
ドにして安心して電池交換などを行なうことが出
来る。

【図面の簡単な説明】

第１図は本考案の一実施例に係る無線選択呼出
受信機を示したブロツク図、第２図は第１図の受
信機で受信復調された信号の構成を示した図、第
３図は第１図のデコーダ４０の動作を示したフロ
ーチヤート、第４図は第１図の操作スイツチＳ
０，Ｓ１，Ｓ２，Ｓ３の機能の遷移を示した図、
第５図は第１図のメツセージデータ処理部６０の
構成を示したブロツク図、第６図は第２図の１チ
ツプCPU１００の構成を示したブロツク図、第
７図は第２図のLCDドライバ２００の構成を示
したブロツク図、第８図は第２図のRAM３００
の構成を示したブロツク図、第９図は第１図のデ
コーダ４０内のフレーム同期信号・ストツプ信号
検出回路を示した回路図、第１０図は第１図のデ
コーダ４０内の選択呼出信号検出回路を示した回
路図、第１１図は第１図のバツフア７０及び呼出
表示手段８０の構成を示した回路図、第１２図は
第１図の表示器９０のシンボル構成及び表示例を
示した図である。１０……アンテナ、２０……無線部、３０……
波形整形回路、４０……アドレスデコーダ、５０
……P.ROM、６０……メツセージデータ処理部、
６１……ダイオード、６２……コンデンサ、７０
……バツフア、８０……第１の表示手段、９０…
…第２の表示手段、１００……1Chip CPU、１
０１……クリスタル、１０１−１０６……入力ポ
ート、１０７……割り込みポート、１０８……シ
リアルインタフエース、１１１−１１７……出力
ポート、１２０……バス、１３０……プログラム
カウンタ、１４０……プログラムメモリ、１５０
……ALU、１６０……インストラクシヨンデコ
ーダ、１７０……ACC、１８０……RAM、１９
０……システムクロツク発生回路、２００……
LCDドライバ、２１０……カラムドライバ、２
２０……ロウドライバ、２３０……LCD電圧制
御コントローラ、２４０……LCDタイミングコ
ントローラ、２５０……データメモリ、２６０…
…システムクロツクコントローラ、２７０……コ
マンドデコーダ、２８０……データポインタ、２
９０……キヤラクタ発生回路、２９５……シリア
ルインタフエース、３００……RAM、３１０…
…シリアルインタフエース、３２０……アドレス
カウンタ、３３０……Ｘ・Ｙデコーダ、３４０…
…メモリアレイ、３５０……制御回路、５００…
…シフトレジスタ、５１０，５２０，５３０……
インバータ、５４０……アンドゲート、６００…
…カウンタ、６１０……EXCLUSIVENOR回
路、７１０及び７２０……抵抗、７３０……
NPNトランジスタ、７４０……PNPトランジス
タ、８００……アラームホーン、１０００……電
池、Ｓ０，Ｓ１，Ｓ２，Ｓ３……操作スイツチ。

Claims

【実用新案登録請求の範囲】

選択呼出番号とメツセージ情報を受信する無線
選択呼出受信機において、前記メツセージ情報を
復号化する第１の手段と、該第１の手段に接続さ
れ、少なくとも該第１の手段によつて復合化され
たメツセージ情報を記憶する第２の手段と、該第
２の手段に接続され、電源断時に該第２の手段の
電源をバツクアツプする第３の手段と、前記メツ
セージ情報に対応する管理情報を記憶する第４の
手段と、該第４の手段の記憶内容を該第２の手段
に退避させる手動スイツチ手段とを含むことを特
徴とする無線選択呼出受信機。