JPS6192046A

JPS6192046A - マルチアドレス対応のメツセ−ジ受信が可能な無線選択呼出受信機

Info

Publication number: JPS6192046A
Application number: JP59212595A
Authority: JP
Inventors: Yasuhiro Mori; 森　泰啓; Koji Oyagi; 大八木　孝司
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1984-10-12
Filing date: 1984-10-12
Publication date: 1986-05-10
Also published as: JPH0336455B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は無線選択呼出受信機に関し、特にマルチアドレ
ス対応のメッセー・ゾ受信機能を有する受信機に係わる
。

〔従来技術〕

近年、集積技術の発展に伴い、無線選択呼出受信機にお
いても従来の呼出だけの機能のものから数字および文字
・記号などで構成される一連のメツセージまでも受信で
きるものへと機能の向上は目覚しい。

一方、ベージングサービス会社においてはメツセージ伝
送機能の付加によって、システムノ持つ即時性を有効に
活用するサービスとして２株価情報、各徨商品取引情報
のサービスが考えられる。

以下余白〔発明が解決しようとする問題点〕これらのサービスを行なう上で問題となるのは。

各会社或は各種商品毎に割シ当てたアドレス（以後これ
らのアドレスを共通アドレスと呼ぶ）はその性格上沓ユ
ーザーへの登録・変更数シ消しは極めて頻繁に発生する
ことが考えられる。

従って、共通アドレスの登録・変更・取り消しをサービ
ス会社で行なっていたのでは、ユーザーはその都度サー
ビス会社へ出向く必要があシネ便を来たす。一方、サー
ビス会社においても窓口業務の繁雑さに加えて、一度月
極めで登録したユーザーが一方的にサービス料金を滞納
した場合１個別アドレスの取シ消しは基地局側で対応出
来るが。

共通アドレスに対しては他の正当なユーザーに迷惑が掛
かるのでサービスの停止は出来ないし、且つ共通アドレ
スの番号の対応性の変更も出来ないので個別に取り立て
ることが必要になり問題である。

本発明の目的は、前述の欠点を克服し、共通アドレスの
登録・変更・削除を予め定められたコードによって可能
にしたメツセージ付無線選択呼出受信機を提供すること
である。

〔問題点を解決するだめの手段〕

本発明によれば、少なくともフレーム同期信号。

選択呼出信号、制御信号そしてメツセージ信号の順で構
成される呼出信号の受信において、前記制御信号の予め
定められたコードに応じて後続するメツセージの内容を
前記コードに対応して予め定められた形式でデコードし
共通アドレスとして受信機に登録或は変更する手段を設
けたメツセージ付無線選択呼出受信機が提供出来る。

〔発明の実施例〕

以下２図面を用いて本発明の詳細な説明する。

第１図及び第３図は本発明に供される受信機のブロック
図である。この受信機の動作の概要を第１図、第４図お
よび第５図を用いて説明する。

すなわち、スイッチング回路１で第５図Ａ　（１）の（
ｊ）に示す電圧波形を無線部２０．波形整形３０に間欠
的に印加して電源の効率的運用を図っている状態（この
動作を一般にバッテリー・セルピングといい、以後ｒＢ
ｓＪと呼ぶ）で電圧が印加されているとき、所望の無線
周波が到来すると、アンテナ１０．無線部２０．波形整
形回路３０を介して第５図Ａ　（１）の（、）に示され
るような受信信号が検出される。ここで、受信機の個別
選択呼出番号（以後ｒ　ＩＤＪと呼ぶ）　”　Ａ　Ｉ”
の受信機ならば。

ＢＳ解除のためのプリアンプル信号（以後「Ｐ」と呼ぶ
）がデコーダ４０で検出される（　ＤＴＩ　）と。

Ｂ、Ｓが解除され、電圧が無線部に連続的に印加される
ことになる（ｊ）。こうして引き続くフレーム同期信号
（以後ｒｓｃＪと呼ぶ）が検出される（　ＤＴ２　）と
、自機のＩＤが書き込まれているプロ１’−ｙマフル・
リード・オンリ゛−・メモリー（Ｐ−ＲＯＭ　）　５０
の内容と受信信号が比較照合され。

一致が確認される（　ＤＴ３　）と、メツセージデータ
（以後ｒ　ＭＤ　Ｊと呼ぶ）処理部６０でＩＤ信号に引
き続くメツセージ信号の処理を行なう。そして信号（ｄ
）でバッファ７０を介して伝達手段（例えばアラームホ
ーン）を駆動させたシ、信号（ｃ）で受信したメツセー
ジデータの内容を液晶表示装置〔ＬＣＩＰＪ〕９０上に
表示したシ、或は信号（ｇ）で端子５に出力したシする
。ここで、高速の処理能力を要する中央処理装置［ＣＰ
Ｕ　）およびダイナミックドライブ方式のＬＣＤ駆動に
は９通常２ｖ以上の電圧を必要とするので、電池６の電
圧を昇圧する昇圧回路７が用いられている。

さて、前述の受信信号（、）の各構成要素ｐ、ｓｃ。

ＩＤおよびＭＤの詳細が第４図に示される。

ノリアンプル信号Ｐは同図〔■〕に示すように。

論理“１″と“０″の繰返し・ぐターンであり、フレー
ム同期信号ＳＣは同図（ＩＤに示される特定の・ぐター
ンであシ１個別選択呼出番号ＩＤは同図［Ｉ［［）に示
される構成・ぐターンでＭＳＢ　（識別ビット）が論理
゛０″の符号間距離５を有するＢＣＨ（３１。

２１）符号であり、そしてメツセージデータＭＤは同図
（Ｉ［ｌ）に示される構成・ぐターンで、　ＭＳＢ　（
識別ビット）が論理パ１”で与えられ、第５図Ａ（１）
。

Ａ　（Ｉｆ）に示されるように、第１の制御信号”Ｔ″
。

第２の制御信号ＩＩ　Ｉ”および情報メツセージＭに分
割されている。すなわち、第４図の〔■〕に示される第
１の制御信号は。

（１）　　自機宛のメツセージが有るときはパ１”で。

無いときは０”で示すメツセージ情報としてのコードＺ
Ｏと。

（１１）後続するメツセージの形式を指定する情報（例
えばメツセージがＢＣＤコードで構成される数字情報な
らば”　ｏ　ｏ　ｉ”、　ＡＳＣＩＩコード対応メツセ
ージならば”ｏｉｏ″、　ＪＩＳコード対応ならば”１
００′。

またファクシミリ情報ならば’１１１″など）としての
コードＺ１と。

（ｉｉｉ）　　第５図Ａ　＜１．）に示すように、第１
の制御信号から次のＳＣ，Ｔ、又はＩまでの時間を指定
する継続時間情報としての、３１ビツトを１ワードとす
るときのワード数を表すＢＣＤコーコード−ｚ５とから
成っている。又第４図の〔■〕に示される第２の制御信
号は、受信されたメツセージの処理を指定するだめの信
号“ＭＣ８”と２時刻或は月日情報を表わす信号“ＴＳ
”で構成される。

ここで、　ＭＣＳパターンに対応するメツセージ処理理を規′擺した表１の意味は次のとおシである。先ず項
目１は受信メツセージに何の処理もしないことを意味す
る。項目２，３は受信メツセージに該当するｒＤを自機
のＩＤとして設定したり、或は逆に自機に登録されてい
るＩＤを変更することを示す。項目４は受信メツセージ
に該当する時刻に内蔵時計を設定し呼出警報を鳴らす。

“項目５はメツセージメモリーエリアの領域を受信メツ
セージに該当するＩＤおよびバイト情報に応じて、前記
ＩＤのメモリーエリアを確保する。項目６は。

ＢＳ開始からＳＣ検出迄の時間をメツセージ信号として
受信機が受信し、前記時間以内にＳＣが検出できないと
き何等かの手段（例えばアラームホーンを通常の呼出鳴
音と異なる音で鳴音させる）によって警告する。項目７
，９は予め定めだ形式に従って受信メツセージの内容を
配列して（表５゜表６参照）出力する。項目８は第４図
〔ｖ〕のＴＳを月・日情報として処理する。尚ＴＳは通
常時刻情報を表わし、各々の場合の符号構成は表２で示
される。次に第４図［［のパターンは、第５図Ａ（］）
の信号（、）における信号Ｅに該当し終了信号として使
用される。

さて、第１図、第３図におけるデコーダ４０は。

ＳＣ検出回路として第６図に示すように、クロックでシ
リーズにシフトレジスタ５００内に受信信号を取シ込む
ことによって、読み込んだ３１ビツトについて予め定め
られた所望のパターンかどうかを判定する。即ち所望の
パターンならばアンドグー）５４０から一致信号が出力
される。またＩＤ検出回路として第７図に示されるよう
に、受力され、１ビツト毎に照合され、その一致出力が
カウンタ６００に入力される。その結果、一致入力の数
が予め設定された値に達したとき出力される検出ノクル
スによシ自機が呼出されたことになる。

次にバッファ７０は例えば第８図のようにトラ、レジス
タを用いた回路構成で与えられる。第２図におけるメツ
セージ処理部６０は、ｌチップＣＰＵ（メツセージデコ
ーダ）１００．ランダム・アクセス・メモリー（ＲＡＭ
）　３００　、およびＬＣＤドライバー２００から構成
される。ＲＡＭ　３００は、ダイオード６１と大容量コ
ンデンサ６３とから構成されるバックアップ回路により
、電池を交換するときもデータ保護が可能である。そし
て第１図、第３図におけるメツセージ処理部６ｏ内の１
チツプＣＰＵ　１００の構成が夫々第９図、第１１図で
示される。また、第３図におけるデコーダ８は第１０図
に示すｌチップＣＰＵで与えられ、各部ｏ７りの機能は
次のとおりである。１０２〜１０６　、１１９〜１２１
は入力ポート、１０１，１１０〜１１８゜１２２は出カ
ポ−）、１０７は割り込みポート。

１０８はシリアルインターフェース、１２０はデータバ
ス、１３０は番地の内容を示すプログラムカウンタ、１
４０は実行すべき命令のシーケンスがストアされ、７６
０グラムカウンタ１３０で指定された番地の内容を読み
出すプログラムメモリー。

１６０は、ｆログラムメモリー１４０からの情報をデコ
ードし、各部へその命令に対応する制御信号を供給する
インストラクションデコーダ、１５゜は算術演算、論理
演算など各種の演算を行なうＡＬＵ　（Ａｒｉｔｈｍｅ
ｔｉｃ　ａｎｄ　Ｌｏｇｉｃ　Ｕｎｉｔ）　、　１８０
は各種データの記憶、サブルーチン、割シ込みにおける
プログラムカウントおよびプログラムステータスの退避
に用いられるＲＡＭ　、　ＡＬＵ　１５０の演算結果を
ストアしたり、　ＲＡＭ　１８０各ポ一ト間のデータの
送受に用いられるＡＣＣ（Ａｃｃｕｍｌａｔｏｒ）　、
そして１９０は、実行命令サイクル時間を決定するシス
テムクロック発生回路である。

次にＬＣＤドライバ２００は第１２図のブロック構成で
与えられ、２９５は１チツ７’ＣＰＵ１００との間のデ
ータをシリアルに接続するシリアルインターフェース、
２７０はシリアルインターフェース２９５を介して入力
された命令を取シ込んでデコードし、命令の内容に対応
して各部を制御するコマンドデコーダ、２９０は入力さ
れたデータに対応して５×７のド、トマトリ、クスによ
るパターンを発生するキャラクタ発生回路、２８ｏはシ
リアルインターフェース２９５からのデータの書き込み
、または７リアルインターフエース２９５へのデータの
読み出し′アドレスを指定するデータポインタ、２５０
はキャラクタ発生回路２９０の出力或はシリアルインタ
ーフェース２９５がらの表示データを記憶するデータメ
モリ、２２ｏはＬＣＤの行制御を行なう行ドライバ、２
１０はＬＣＤの列制御を行なう列ドライバ、２３ｏはＬ
ＣＤへの電圧制御を行なうＬＣＤ電圧コントローラ、２
４゜はＬＣＤの駆動タイミングを制御するＬＣＤタイミ
ングコントローラ、そして２６０はシステムクロックコ
ントローラである。

更にＲＡＭ　３００は第１３図のプロ、り構成で与えら
れ、３１０は１チツゾＣＰＵ　１００との間のデータを
シリアルに受は渡しするシリアルインターフェース、３
２０はアドレスカラ／り、３３ｏはアドレスカウンタ３
２０のデータを解析してメモリーアレイ３４０の番地を
指定し、メモリー内にデータを書き込んだシ或は読み出
すためのＸ−Ｙデコーダ、３４０はメモリーアレイ、そ
して３５０は制御回路である。

第１４図はスイッチング回路１の構成例である。

第１５図は外部端子５への出力信号（ｇ）のデータ構成
で、１文字当＃）１１ピツトである。第１６図は。

レベルシフト３の回路例である。第１７図はデータ入力
部のキー配列の一例である。

以下各場合における受信機の動作を説明する。

ａ）電源投入後所望の信号が受信されたとき第５図Ａ（
１）に示すようにＢＳ状態にある受信機のうち、ＩＤが
Ａ１に該当するものはＰの受信に続いてＳＣを検出する
と、引き続く信号Ｔ１を復号する。このとき、メツセー
ジデータＭ１が後続するのでＺＯは論理″１″、そして
、Ｚ２〜Ｚ５のＢＣＤコードで表わされる期間（少なく
とも次のｓｃ迄通常は更にＡ２．Ｉ２迄）ＢＳが解除（
ＯＦＦ）される。さらにＩ１を復号するとき’ＭＣ８“
ｉ４ターンとして”１０００１１１’を受信すると、Ｍ
ｌのメツセージデータを２１に対応するコードでデコー
ドし、　ＲＡＭ　３００に格納すると共にＬＣＤドライ
バー２００を介してＬＣＤ　９０に表示し、かつデコー
ダ４０．バッファ７０を介して伝達手段８ｏを駆動させ
１機器所持者に呼出されたことを知らせる。

またＩ１の°’ＴＳ”Ａ？ターンの月・日情報で内蔵カ
レンダーを校正する。

そして次のＳＣ，ＩＤ、Ｉ２．Ｉ２の検出・復号を行な
う。このときＳＣは検出されるが、ＩＤ信号はＡ２なの
で検出されないから検出・ンルスＤＴ３は出ない。従っ
てＩ２のｚ２〜ｚ５およびＩ２（７）ＭＣ８”　”ＴＳ
　’ノｆ　ター　７だけを見て、Ｉ２の信号検出後Ｚ２
〜Ｚ５で示される期間ＢＳをＯＮ（通常次のＳＣの前ま
で）すると共に、　”ＭＣ８”が１０００１１１以外の
とき”　Ｔ　Ｓ”ノ２ターンに該当する時刻に内蔵時計
を校正し、前記受信記憶されているメツセージに受信時
刻を付加する。

こうして２次のＳＣの時間に、なると再びＢＳはＯＦＦ
となる。この期間はＩＤもＡ３で異なりかつ一度内蔵時
計の校正済なのでＴＳまでの期間とする。以後このよう
な動作を繰り返し、データの終シであることを示す終了
信号Ｅを検出すると９通常のＢＳ動作に復帰する。

まだＩＤがＡ３に該当する受信機では、Ｐの受信に引き
続いてＳＣを検出するが、ＩＤがＡＩのところでは一致
しないので、Ｔｌの２２〜Ｚ５およびＴ１の”　Ｔ　Ｓ
”・ぐターンだけを見る。そして。

Ｉ１の信号検出後２２〜Ｚ５で示される期間ＢＳをＯＮ
させると共に、“ＴＳ″パターンに該当する月・日に内
蔵カレンダーを校正する。こうして次のＳＣの時間にな
ると再びＢＳが工２迄の期間ＯＦＦとなり、ＳＣは検出
されるがＩＤは検出されないのでＩ２のｚ２〜ｚ５およ
びＩ２の°’ＭＣ８’”　Ｔ　Ｓ　”・ぐターンだけを
見る。そしてＩ２の検出後２２〜ｚ５の期間ＢＳをＯＮ
させると共に、　”ＭＣ８”が１０００１１１以外のと
き”　Ｔ　Ｓ”ｉ＋ターンに該当する時刻に内蔵時計を
校正する。勿論“ＭＣ８″パターンｄＥ１０００１１１
のときは°”ＴＳ”パターンに該当する月・日情報で内
蔵カレンダーを校正する。こうして１次のＳＣの時間に
なると再びＢＳがＯＦＦとな、６．ｓｃ検出動作となる
。そして、ＳＣ，ＩＤが検出されると、Ｉ３におけるｚ
２〜ｚ５の期間Ｂ　Ｓ　ＯＦＦ状態が継続すると共に、
　”ＭＣ３”）４ターンが１００００１１ならばＺｌに
対応するコードでデコードされたＭ３に対応する時刻が
記憶される。内蔵時計が前記所定の時刻になるとデコー
ダ４０゜バッファ７０を介して伝達手段８０を駆動する
と共に、　ＬＣＤ　９０上に設定警報である旨を表示（
第１８図はその例である）する。また、Ｉ３の°’ＴＳ
’に対応する時刻情報で再び内蔵時計を校正する。

以降ＩＤとしてＡ３に該当するものがなく終了信号Ｅを
受信すると通常のＢＳ動作へ復帰する。

ところで本実施例では、終了信号Ｅを受信しない限、）
、ＳＣの受信・未受信に拘らず信号Ｔを見に行くと共に
、もしこの信号が正しく受信出来ない場合は予め定めら
れた一定期間（本実施例では約１分）強制的にＢＳをＯ
ＦＦとし、ＳＣ信号の受信に移行し、検出出来なければ
通常のＢＳ動作に復帰させ、更にＳＣが連続２回以上検
出されなければ電界不良と判断して通常のＢＳ動作へ復
帰させることで電池の有効利用を計ると共に受信の信頼
性を高めている。

ｂ）所望の信号が到来の電源投入の場合第５図Ｂにおい
てＩＤがＡＮの受信機は電源ＯＮで予め定められた一定
期間（本実施例では約１分間）連続的にＢ　Ｓ　ＯＦＦ
とし、所望のＳＣ信号の検出を行なう。こうしてＳＣ信
号が検出されると。

ＩＤの検出を行なうが受信されないので、Ｉ２の検出後
”ＭＣ８”パターンに応じて、内蔵のカレンダー或は時
計を’ＴＳ”情報で校正すると共に、７２の２２〜ｚ５
の期間ＢＳをＯＮとするグそして９次のＳＣのとき再び
Ｂ　Ｓ　ＯＦＦとなる動作を繰シ返す。こうして、ＡＮ
に該当するＩＤが受信されると、ＴＮの２２〜ｚ５の期
間ＢＳがＯＦＦ　トナリ、ＩＮ（７）ＭＣ８’　／＃　
ター　ンが１０００１０１ならばＴＮの２１に対応する
コードでメ、セーノデータＭＮがデコードされ記憶され
る。この結果。

もしＢＳ動作に復帰して前記受信データに対応する時間
の経過が内蔵時計で確認されるまでにＳＣが検出されな
いとき、良好なサービスエリアにいない旨を知らせるた
め警告警報を発して注意を換起（検出されるとタイマー
は停止し、ＢＳへの復帰で再スタートとなる。）、予め
定められた一定期間（本実施例では約１分間）強制的に
Ｂ　Ｓ　ＯＦＦとして、ＳＣ検出を行ない、前記一定期
間にＳＣが検出されないとＢＳ動作に復帰する動作を繰
り返すことになる。

Ｃ）定形情報の手動入力による登録・読み出しデータ入
力部２のモードＳＷのうち所望のキーを選択する（但し
、“ＣＡＬ”或は“’ＴＩＭＥ”キーを選択するとＬＣ
Ｄ　９０はＣＰＵと連動して計算機機能或は時計機能と
して動作する）。ここでもし、　”置”キーと押すと、
第９図の割込みポート１０７のに端子から割込みが掛か
ると共に、入力ポート１０２から”置”キーに該当する
ノやターンが入力される。

この結果ＣＰＵは装置が°’置”モードに設定されたこ
とを認識し、以降式カポ−）１０３からデータ。

例えば”ＤＡＴＡＩＮ″、　”ＡｏＫｒ　”　、　”ｐ
ＡＴ、ｕＮ”、　”ＮＥＣ”　。

”ＤＡＴＡＩＮ”、　”０３−２６２−５１７４”　、
　”ＤＡＴＡＩＮ”、　”ＫＵＤＯ’　、　”ＤＡＴＡ
ＩＮ”、　”５ＯＮＹ’　、・・・が入力される。この
ようにキー人力された結果を確認すると、予め定められ
た形式に従って読み出され（表５参照）、先ず　°’Ｄ
ＡＴＡＯＵＴ＃キーを押すとＡＯＫＩ”がＬＣＤ上に表
示され２次に°′→″キーを押す−と、“ＮＥＣ”が更
に°′→”キーを押すと”０３−２６２−５１７４”更
に“１→”キーを押すと’ＫＵＤＯ”　。

次に“→”キーを押すと°’ＥＮＤＯ”、”′→”キー
で”５ＯＮＹ’のように確認出来る。

同様に”ＭＥＭＯ″キーを押すと第９図の割込みポー、
ト１０７のに端子から割込みが掛かると共に、入力ポー
ト１０２から°’ＭＥＭＯ”キーに該当するノやターン
”　ＯＯ１００１１”が入力される。この結果ＣＰＵは
装置が”ＭＥＭＯ”モードに設定されたと判断し、以後
入力ポート１０３から入力される次のようなデータ［”
ＤＡＴＡ　ＩＮ”、”ＦＥＢ、１０．１９８４５ＣＨＥ
ＤＵＬＥ’、”ＤＡＴＡＩＮ”、”９：００””ＤＡＴ
Ａ　ＩＮ”　、　’“ＭＥＥＴＩＮＧ（ＮＥＷ　ＰＲＯ
ＤＵＣＴ）ＡＴ５−１”、“ＤＡＴＡ　ＩＮ“、’１０
　：３０”、・・・〕を読み出すため”ＤＡＴＡ　ＯＵ
Ｔ”キーを押すと１表６のようにＬＣＤ　９０上に°゛
ＦＥＢ、１０．１９８４ＳＣＨＥＤＵＬＥｎＦＥＢ、１
０．１９８４ＳＣＨＥＤＵＬＥｎカ表“９：００”に変
り、更に＾→”キーを押すと表示はパ耶ＥＴ　ＩＮＧ　
（ＮＥＷ　ＰＲＯＤＵＣＴ）ＡＴ　Ｓ−１”に、更にパ
↓”キーを押すと”置　（ＮＴＴＭＲＫＵＤＯ）”へと
変わり、必要な情報をメモ帳変わりに何時でも簡単な操
作で確認出来る。

そして、更に本受信機は内蔵カレンダー及び内蔵時計を
持っているので、ＦＥＢ　、　１０”の’９：００”。

”１０：３０’、・・・の日時には、受信機の伝達装置
（例えばアラーム・ホーン）を駆動させ、注意を換起さ
せると共にＬＣＤ　９０上には鳴音時刻に該当する表示
を行なう。例えば１８：００時ならば”ＧＩＮＺＡ（Ｍ
ＯＲＥ）”をＬＣＤ上に表示することになる。

ｄ）無線による定形情報の登録第１図、第９図、第１２図、第１３図を用いて受信機の
動作を説明する。

スイッチング回路１でＢＳ動作している受信機の無線部
２０．波形整形回路３０に電圧が印加されているとき、
プリアンプル信号Ｐを受信すると。

引き続く予め定められた同期信号ＳＣを検出するのに十
分な期間Ｂ　Ｓ　ＯＦＦとする。そして、この間にＳＣ
を検出するとその検出／ぐルスＤＴ２で割込みポート１
０７を介して１チツｆ　ＣＰＵ　１００が起動されると
共にデコーダ４０はＩＤの検出動作に移行する。すなわ
ち、ＳＣの検出を起点として、自機のＩＤ番号が書き込
まれているＰ−ＲＯＭ　５０のデータと受信データとを
１ビット毎比較照合しく第７図）、その一致が確認され
ると、その検出パルスＤＴ３で入力ポート１２１を介し
て１チツプＣＰＵ（００に入力されると共に伝送速度に
対応するクロックＣＬが入力ポート１０５から供給され
る。

このとき、　ＤＴ２による割込み起動から予め定められ
た一定期間（ＤＴ３が検出される迄の時間）後にＤＴ３
が入力されるとＩＤの検出がなされたと判断し、そうで
ない場合はＩＤ示一致と判断し後続の信号の受信に備え
る。その結果１チツプＣＰＵ　１００では、前記クロッ
クＣＬでメツセージ信号りを入力ポート１０６から読み
込み、予め定められたプログラムメモリ１４０の内容を
インストラクションデコーダ１６０で翻訳し、各命令に
対応して処理する。即ち、前記読み込まれた信号はデー
タバス１２０　、　ＡＣＣ１７０を介してＲＡＭ　１８
０に書き込まれる。こうしてＢＣＨ（３１、２１）符号
を形成する３１ビツトが入力される毎にＡＬＵ　１５０
にて演算を行ない、受信信号の復号を行なう。

１チツプＣＰＵ　１００は、復号された最初のＢＣＨ（
３１，２１）符号のうち情報ビット２０ビツトを第４図
〔■〕に従ってデコードすると共に、以降出力ポート１
１２を介して受信機のＢＳ動作を制御する。このとき、
２０ビツトの情報が次のようなノリーンならばｒｌｌｏ
ｌｏ　００００００００００１０００００」呼出がメツ
セージ付であり、そのメツセージデータが７ビツト構成
でアシ、以降少なくとも２０ワード（ここで１ワードは
３１ビツト）間ＢＳを解除する必要があることを示す。

そして２次の３１ビツトの入力を待って信号■のデコー
ドを行なう。こうして２０ビツトの情報エリアを第４図
〔■〕表１および表２に従って解析する。即ちその情報
ビットが次のような・にター／ならば１１１０００１１
００１０１０００１０００００　Ｊ後続するメツセージ
データが電話帳モードで処理されることを示すと共にデ
ータ送出時間が、ＡＭｌｏ：２０分であることを示す。

このようにしてデコードされた制御内容に従って、後続
するメツセージの処理を行なうことになる。従って、３
１ビツト毎にデコード処理された情報エリア（２０ビ、
トのデータ）は７ビツト単位に解読され順次外部ＲＡＭ
　３　Ｑ　Ｑに記憶される。

即ちチップセレクトＣ８１を論理″Ｏｎレベルとするこ
とにより　ＲＡＭ　３００を動作モードにし、　ＲＡＭ
３００の何番地に書き込むかをシリアルインターフェー
ス１０８を介して、対応するアドレス情報を信号線ＳＯ
で転送する。このとき、１チツプＣＰＵ１００はシステ
ムクロ、りをＲＡＭ　３００にＳＣＫで送ると同時にア
ドレスであることを表わすため信号線ヤ６を論理パ１”
レベルとする。そしてこのとき第１３図において、　Ｒ
ＡＭ　３００は入力された各制御信号（Ｃ８，Ａ／Ｄ、
Ｒ／ｖ）に応じて。

信号線ＳＯから入力された信号をアドレス信号と判断し
、アドレスカウンタ３２０　、Ｘ−Ｙデコーダ３３０を
介してメモリーアレイ３４０の書き込むべき番地が指定
される。

次に１チツプＣＰＵ　１００では書き込むべきメツセー
ジデータをシリアルインタフェース１０８の信号線ＳＯ
で送出すると共に送出データがメツセージデータである
ことを表わすため信号線Ｖ「を論理″０”レベル、また
書き込みを指示するため信号線Ｒ／Ｗを論理“０”レベ
ルとする。

この結果、第１３図のＲＡＭ　３００は、入力された各
制御信号に対応して、信号線ＳＯを介して入力されたデ
ータをメツセージデータとしてＸ−Ｙデコーダ３３０を
介して、メモリーアレイ３４０の先程指定された番地に
書き込む。

以上のような過程で順次メツセージデータが復号されて
いるとき、　ＢＣＨ（３１、２１）単位において、ＳＣ
或は終了コード検出か或は２ワード連続して受信不可の
とき、１チツプＣＰＵ　１００　ｕメツセージデータが
終了したものと判断し、出カポ−）１１０から信号線Ｍ
Ｅを介してデコーダ４０　、にメツセージが終了したこ
とを知らせると共に出力ポート１１１を介して信号線Ａ
Ｃでデコーダ４０の鳴音発生回路を駆動する。その結果
信号（ｄ）。

バッファ７０を介してアラームホーン８０が鳴音する。

ここで、ＳＣ検出の場合は１チツプＣＰＵ１００は再び
前述と同じ動作を繰り返すが、終了コード受信時或は２
ワード連続未受信の場合受信機はＢＳ動作に復帰する。

以上のように通常のメツセージとして所望の内容に該当
するコードが受信機に入力されることになる。

次にこのようにして受信記憶されたデータを読み出すに
は、読み出しスイッチＳ１を押すことによって、１チツ
ゾＣＰＶ　１００は該当するメツセージデータの最初の
番地情報を信号線ＳＯからＲＡＭ３００へ供給すると共
に、チップイネーブル信号線Ｃ８１ヲ論理″０”レベル
、チップセレクト信号線ｉ（これはＬＣＤドライバ２０
０を選択するだめの信号線である。）及び信号線Ａ／Ｉ
）を論理″１”レベルとする。次に信号線ヤ６を論理”
０”レベルとすると共に信号線Ｒ／Ｗを論理“１”レベ
ルとする。これにより、前述の最初の番地から順次対応
するデータが１バイト単位に、Ｘ−Ｙデコーダ３３０を
介して、メモリーアレイ３４０から読み出され、そのデ
ータがシリアル・インターフェース３１０を介して信号
線ＳＩで１チツプＣＰＵ　１００へ供給される。こうし
てＲＡＭ　３００かもデータが読み出されて１チツプＣ
ＰＵ　１００へ供給されると。

信号線ｉ及び信号線ｃ、ｆを論理パ１″レベルとすると
共に、　ＬＣＤドライバ２００を選択するだめにチップ
セレクト信号線Ｃ８２を論理“０”レベルにすることに
よって、信号線ＳＯからキャラクタ−変換指示と格納ア
ドレス情報をＬＣＤドライバ２００へ供給する。続いて
１チツプＣＰＵ　１００は。

信号線のを論理゛０＃レベルにすることによってＲＡＭ
　３　Ｑ　Ｑから読み出されたデータを信号線ＳＯによ
ってＬＣＤドライバ２００へ供給する。

その結果第１２図のＬＣＤドライバ２００においては、
シリアルインタフェース回路２９５で７リアル・ぐラレ
ル変換された情報が、信号線Ｃ／Ｉ）が論理”　１　’
レベルノトキハコマンドデコーダ２７０でデコードされ
、コマンドデコーダ２７０は内部制御信号を発生する。

ここで、コマンドが書き込みコマンド及びキャラクタ変
換コマンドであれば。

書き込みアドレスを設定するためデータポインタ２８０
がアクセスされ、信号線Ｃ／Ｄが論理゛０”レベルにな
っタラ、シリアルインタフェース２９５を介して入力さ
れるデータがキャラクタ発生回路２９０で５×７のドツ
トマトリックスによるパターンに変換されて、データメ
モリ２５０に書き込まれると共に、　ＬＣＤタイミング
コントローラ２４０の制御で列ドライバ−２１０及び行
ドライバ−２２０を介して信号ＣでＬＣＤ　９０上に表
示される。

ｅ）共通ＩＤの登録・変更第３図、第１０図、第１１図を用いて受信機の動作を説
明する。

第３図は第２図において、デコーダ４０．メツセージデ
ータ６０（１チ、プＣＰＵ　１００の構成例は第１１図
）間の構成を一部変更したもので、特に共通ＩＤ用のＲ
ＡＭ兼デコーダとしてデコーダ８（本例では１チツｆ　
ＣＰＵを用い、その構成を第１０図に示す）を設けたも
のである。

さて、スイッチング回路１でＢＳ動作している受信機の
無線部２０．波形整形回路３０に電圧が印加されている
とき、７’ｌＪアンプル信号Ｐを受信すると、引き続く
、予め定められた同期信号ＳＣを検出するのに十分な期
間ＢＳ動作を停止する。

そしてこの間にＳＣを検出すると、その検出ノＪ？ルス
ＤＴ２で割込みポート１０７を介して１チツプＣＰＵ　
１００およびデコーダ８を起動すると共にデコーダ４０
はＳＣの検出を起点として自機の個別選択呼出番号が書
き込まれているＰ−ＲＯＭ　５０のデータとを１ビット
毎比較照合する。

こうして受信データがＰ−ＲＯＭ　５０内の自機の個別
呼出番号と一致すれば、第１１図において、その検出信
号ＤＴ３が入力ポート１２１から入力される。この結果
ＳＣ検出パルスＤＴ２で起動されたＣＰＵはＩＤが検出
されるべき時間に入力ホード１１９ではなく１２１から
の入力と判断し、検出されたＩＤが個別選択呼出番号で
あったと認識し。

続いて送られてくるメツセージ信号の受信に備える。

すなわち１チツプＣＰＵ　１００では、クロックＣＬで
ＩＤに引き続く信号を入力ポート１０６から読み込みデ
ータバス１２０．アキュームレータＡＣＣ１７０を介し
てＲＡＭ　１８０に書き込む。こうしてＢＣＨ（３１、
２１）符号を形成する３１ビツトのデータが入力される
毎にＡＬＵ　１５０で演算を行ない、受信信号の復号を
行なう。復号された３１ビツトのうち情報ビット２０ビ
ツトを第４図〔■〕に従ってデコードすると共に以降出
力ポート１１２を介して受信機のＢＳ動作を制御する。

そして、このときもし２０ビツトの情報ビットが次のよ
うなノぐターンならばｒｌｌｏｌｏ　００００００００
００１１００１０Ｊ、呼出が７ビ、ト単位のコードで構
成されるメツセージ情報を後に持っていることを示すと
共に３２ワ一ド間ＢＳ動作を解除する必要があることを
示す。すなわち、１チツプＣＰＵ１００は３２ワードタ
イマーを設定し起動する。

そして２次の３１ビツトの入力を待って信号工のデコー
ドを行なう。こうして得られた２０ビツトの情報エリア
を第４図〔Ｖ〕１表１および表２に従って解析する。即
ちその情報ビットが次のようなパターンならばｒｌ　１
０００００１１００１０００１１０１１０ｊ　、後続す
るメツセージデータに共通ＩＤとして登録するものがあ
り、現在の時間がＰＭ２：３６分であることを意味する
。

従って、１チツプＣＰＵ　１００の内蔵時計が校正され
ると共に後続するメツセージデータは３１ビツト毎にデ
コードされ、その中の２０ビツトを７ビツト単位に解読
する。ここで、受信メッセーノの２０ビツトの情報工Ｊ
Ｊアの・ぐターンが下記ならば２表６によって。

−一５−Ｊ−一〇−Ｊし−Ｎ− Ｊ―Ｙ−」―（」ＳＯＮＹ銘柄、ＩＤ　ｒｏｉｉｏｉ・・・０．１１０１
１　Ｊを登録するが、１テツゾＣＰＵ　１００はＲＡＭ
　３００の共通ＩＤエリアの空番に５ＯＮＹのラベルを
貼り、前記ＩＤエリアの対応する番号とＩＤ／＃ターン
をデコーダ８へ転送する。

すなわち、チップセレクトＣ８４を論理“０″レベルと
し、システムクロックＳＣＫと共にシリアル出力ＳＯか
ら共通ＩＤエリア番号（例えば０１１０＝６）とＩＤパ
ターン［０１１０１・・・０ＬＩＯＩＩＪを出力する。

このとき、デコーダ８はチップイネーブルＣＥが論理゛
′０”となったので、受信の準備をし、後続する７ステ
ムクロ、りと共に入力されるデータをシリアル人力ＳＩ
から／リアルインタフェース１０８．データバス１２０
を介して。

ＲＡＭ　１８　’Ｏ内に６個目のＩＤとして登録する。

また、受信された信号Ｉの情報ビットのパターンが次の
ようなノ２ターンならばｒｌｌｏｏｏ　０１００１０１
０００１１００００ｊ、後続するメツセージデータに変
更される共通ＩＤがあシ、送出時の時刻がＡＭＩＩ：３
０であることを意味する。そして、受信メッセーノの２
０ビツトの情報エリアのパター７が下記ならば、第１１
図の１チツプＣＰＵ　１００は−一−Ｔ−＋／　℃−一
り一−Ｊ−−−に一Ｊ□ＤＥＬ１−一鎮Ｎ＋＋＋７Ｓ＋
＋Ｅ＋已巴Ｓ」巴♂児０１１０００１０１１．１０１０１００１００００００−一升−
ＪＲＡＭ　３　Ｑ　Ｑの共通ＩＤエリアのラベルのＴＤＫ
に該当するエリアを捜し、　ＴＤＫからＮＥＣに変更し
、チップセレクトＣ５４を論理″Ｏ”レベルとし、／ス
テムクロックＳＣＫと共に７リアル出力ＳＯから共通Ｉ
Ｄエリア番号とＩＤ／？ターン「０１１０１０　・・０
１１１」を出力する。この結果デコーダ８のＲＡＭ内の
前記ＩＤ番号に該当するエリアに入力データを書き込む
。

こうして、共通ＩＤがデコーダ８に登録されている状態
で、ＳＣの検出が確認されると、第１０図において、デ
コーダ８は伝送速度に対応するクロ、りＣＬが入力、Ｊ
Ｐ−ト１０５から供給されるので、ＳＣに後続するデー
タＤを入力ポート１０６から読み込み、予め定められた
プログラムメモリ１４０の内容をインストラクションデ
コーダ１６０で翻訳し、各命令に対応して処理する。

即ち、前述の読み込まれたデータはデータバス１２０を
介してＡＬＵ　１５０で予めＲＡＭ　１８０内に登録さ
れている共通ＩＤ（複数個あれば複数）と１ビット毎比
較照合される。

そして、もし共通ＩＤとの一致が確認されるとデータ検
出情報ＤＩを出力ポート１１３からメ。

セージ処理部６０内の１チ、プＣＰＵ　１００　（第１
１図）へ伝えると共に、検出されたＩＤが共通ＩＤエリ
アの伺番目であるかの情報ＤＥが出力ポート１１４から
１チツプＣＰＵ　１００へ出力される。

１チツプＣＰＵ　１００はＳＣの検出パルスＤＴ２によ
る割込み起動からＩＤ検出に用する一定期間に入力ポー
ト１１９からの信号によシ、共通ＩＤが受信されたこと
を認識し引き続く共通ＩＤエリア情報を入力ポート１２
０から読み込む。

この結果受信されたメツセージデータをＲＡＭ３００に
記憶するため、チップセレクトＣ８１を論理”　Ｏ”レ
ベルとし、シリアルインタフェース１０８を介して、入
力ポート１２０からのデータに該当するアドレス情報を
信号線ＳＯから転送する。このとき１チ、７’ＣＰＵ１
００はシステムクロックＳＣＫで送ると同時にアドレス
であることを指定するため信号線Ａ／Ｉ）を論理パ１”
レベルとする。

こうして、　ＲＡＭ　３００のアドレス設定が終わると
、　Ａ／Ｄを論理“０”レベルとして受信されたメツセ
ージデータを信号線ＳＯからＲＡＭ　３００の指定され
たアドレス領域に書き込む。

また、受信されたメツセージデータを外部出力するとき
はチップセレクトＣ８３を論理゛′０”として、１キヤ
ラクタの構成を第１５図に示す形式で出力ポート１２２
からレベルシフト回路３へ出力する。ここで、受信機の
外部端子５と接続可能な信号処理ユニットを用いると、
無線を経由して受信されたデータに所望の処理を加える
ことが可能である。

ここで受信機はＩＤとして２個別選択呼出番号と共通Ｉ
Ｄを持つので、　ＲＡＭ　３　Ｑ　Ｑのメッセーノ記憶
エリアはそれぞれ個別に持つことが考えられる。そして
、もしそのエリアの配分を変えたいときは、信号■のＭ
Ｃ８−４’ターンとメツセージデータを用いて任意に設
定することが出来る。

以下余白（表４）（表５）ＦＥＢ、１０．１９８４　　５ＣＨＥＤＵＬＥ　　　　
　　’（表６）〔発明の効果〕以上説明したように２本発明によれば、少なくともフレ
ーム同期信号２選択呼出信号、制御信号そしてメツセー
ジ信号の順で構成される呼出信号において前記制御信号
の予め定められたコードに応じて後続するメツセージの
内容を前記コードに対応して予め定められた形式でデコ
ードし共通アドレスとして受信機に登録或は既に登録さ
れている共通ＩＤを変更・削除する手段を設けたメツセ
ージ情報受信が可能な無線選択呼出受信機が提供できる
。

【図面の簡単な説明】

第１図は表示付無線選択呼出受信機のブロック構成図、
第２図はメッセージデータ処理部６０のブロック構成図
、第３図は表示付無線選択呼出受信機の第２のブロック
構成図、第４図は信号構成図であって、〔Ｉ〕は前置信
号パターン、〔■〕は同期信号・ぐターン、〔■〕はア
ドレス信号およびメツセージ信号の構成パターン、〔■
〕は第１の制御信号の構成）ｅターン、シｖ〕は第２の
制御信号の構成・やターン、〔■〕はエンド信号・ぐタ
ーンをそれぞれあられしておシ、第５図Ａ　（１）と同
Ａ　（Ｉｆ）は合わせて通常動作におけるタイムチャー
トをあられした図。第５図Ｂはプリアンプル信号以降に電源を投入した場合
の動作におけるタイムチャートをあられした図、第６図
は同期信号、エンド信号の検出回路を示すブロック図、
第７図はアドレス検出回路を示すブロック図、第８図は
バッファ７０の回路構成図、第９図は１チツプＣＰＵ　
１００のプロ、り構成図、第１０図は１チ、プＣＰＵ　
８のブロック構成図、第１１図は第３図のメツセージ処
理部６０内の１チツゾＣＰＵ　１００のブロック構成図
、第１２図はＬＣＤドライバー２００のブロック構成図
、第１３図は外部ＲＡＭ　３００のブロック構成図、第
１４図はスイッチング回路１のブロック構成図。第１５図はデータ入力部２からの出力データ形式を示す
図、第１６図はレベルシフト回路３の構成図、第１７図
はデータ入力部２のキー配列を示した図、第１８図は設
定警報である旨の表示の−例と示す図、第１９図はバッ
テリーセービングの一例として、自機の所属するグルー
プのタイムスロット（Ｇ７）でバッテリーＯＮとなるこ
とを示しだ図である。圧回路、８はデコーダ、１０はアンテナ、２０は無線部
、３０は波形整形回路、４０はデコーダ。５０はＰ−ＲＯＭ　、　６０はメッセージデータ処理部
。６１および６２はダイオード、６３および６４はコンデ
ンサ、７０はバッファ、８０はアラームホーン（伝達手
段）、９０はＬＣＤ　、　１００は１チ。プＣＰＵ　（メツセージデコーダ）、１０１・１１０−
１１８は出力ポート、１０２−１０６・１１９は入カポ
−）、１０’７は割込ポート、１０８はシリアルインタ
ーフェース、１２０はデータバス。１３０はプログラムカウンタ、１４０はプログラムメモ
リー、１５０はＡＬＵ　、　１６０はインストラクショ
ンデコーダ、１７０はＡＣＣ２１８０はＲＡＭ　。１９０はシステムクロック発生回路、２００はＬＣＤド
ライバー、２１０は列ドライバ−，２２゜は行ドライバ
−，２３０はＬＣＤ電圧制御コントローラ、２４０はＬ
ＣＤタイミングコントローラ。２５０はデータメモリ、２６０はシステムクロ。クコントローラ、２７０ｉｄコマントテコータ。２８０はデータポインタ、２９ｏはキャラクタ発生回路
、２９５はシリアルインターフェース。３００は外部ＲＡＭ　、　３１０はシリアルインターフ
ェース、３２０はアドレスカウンタ、３３ｏはＸ−Ｙデ
コーダ、３４０はメモリーアレイ、３５゜は制御回路、
５００はシフトレノスタ、５１０−５３０はインバータ
、５４０はアンドゲート。６００はカラン１，６１０はＥＸＮＯＲ＋”−ト、　７
１０・７２０は抵抗、７３０はＮＰＮ　）ランノスタ、
７４゜はＰＮＰ　）ランジスタ、８００はアラームホー
ン。１ａはＰＮＰ　Ｉ−ランノスタ、ｌｂおよび３ｃはＮＰ
Ｎトランジスタをそれぞれあられしている。第２図第３図第４図第５図Ａ（Ｉ、）（Ｊシ」コロ−］−一甘力−７１第１２図第１３図痔第１４図

Claims

【特許請求の範囲】１、少なくとも同期信号・選択呼出信号・制御信号およ
びメッセージ信号の順で構成される呼出信号の受信にお
いて、同期信号の検出パルスに応答して検出動作を開始
する個別選択呼出検出手段と、共通呼出検出手段、前記
個別呼出検出手段の検出パルスに応答すると共に、前記
制御信号の予め定められたパターンに対応して前記メッ
セージ記号をデコードし、前記共通呼出手段の選択呼出
番号記憶エリアの内容を変更する手段を持つことを特徴
とするマルチアドレス対応のメッセージ受信が可能な無
線選択呼出受信機。２、特許請求の範囲第１項の記載において、前記共通呼
出検出手段およびその選択呼出番号記憶エリアを１チッ
プＣＰＵで実現したことを特徴とするマルチアドレス対
応のメッセージ受信が可能な無線選択呼出受信機。