JPS6010824A - 表示付選択呼出受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、表示付選択呼出受信装置に関するものである
。

従来例の構成とその問題点 現在、数多くの表示付選択呼出受信装置が開発されてい
るが、表示機能としては単に数字を表示するものがほと
んどである。そして、これらの表示付選択呼出受信装置
の心臓部であるデコーダの構成の仕方は次の３つに大き
く分類できる。

ひとつは、全体を１個の専用の大規模集積回路（ＬＳＩ
）を使用して構成したものであるが、その専用ＬＳＩの
開発には多くの費用と時間が必要であシ、また一度設計
が終了した後で機能変更や機能追加をするためには最初
から再設計しなければならない欠点があった。

もうひとつは、このデコーダ全体を１チツプ中央処理装
置（ＣＰＵ）で構成したものである。この場合は、装置
の電源が乾電池に限られているので電源電圧が低く制限
され、そのためにＣＰＨの処理速度が低下し、例えば誤
シ訂正等のステップ数の多い命令実行中には鳴音が一瞬
とぎれるといった不都合が発生する。また、専用ＬＳＩ
に比べて動作速度が速いために消費電流が多い欠点もあ
る。更に、ＲＯＭ　（リードオンリーメモリ）エリア、
ＲＡＭ（ランダムアクセスメモリ）エリアが限定される
ので、デコーダの機能に制限が加えられていた。

最後のひとつは、デコーダを専用ＬＳＩと１チツプＣＰ
Ｕで構成したものであシ、表示処理関係をＣＰ　Ｕ、他
の同期信号処理や選択呼出番号の検出照合等を専用ＬＳ
Ｉが行っている。この場合はデコーダの機能に制限は受
けず、消費電力も少なくて済むが、専用ＬＳＩの設計お
よび設計変更に多くの費用と時間が必要である。また、
数字に加えてアルファベット、カタカナ等の文字情報の
表示を行う際、この構成ではユーザーの要求に十分答え
るにはＣＰＨのＲＡＭエリアが不足するととが予想され
、それに対応するにはＲＡＭエリアのよシ大きな専用の
１チツプＣＰＵを開発しなければならない欠点があった
。

発明の目的 本発明は、上記従来例の欠点を除去するものであ）、Ｌ
ＳＩの設計および設計変更が容易で、デコーダの機能に
制限を受けない表示付選択呼出受信装置を得ることを目
的とするものである。

発明の構成 本発明は、上記目的を達成するために、受信信号を受信
して同期信号処理に必要なサンプリング信号とデータを
発生するとともに、電源の接話のタイミング信号とスピ
ーカを鳴らすための可聴音信号を発生し、かつ表示デー
タを記憶する表示データ記憶回路を有する専用ＬＳＩと
、自局の選択呼出番号を記憶しているＲＯＭの読み出し
と前記専用ＬＳＩからのサンプリング信号とデータを使
って同期信号処理と選択呼出番号の検出照合を行　９い
、鳴音と電源の接話の指示と表示のだめの制御を行うプ
ログラム制御方式のコントローラ（ｃｐｔｒ）によりデ
コーダを構成するものである。

実施朝ｊの説明 以下に本発明の一実施例の構成について図面とともに説
明する。第１図において、１はアンテナ、２は受信部で
あシ、高周波受信電波をディジタル信号に変換する機能
を有している。３は専用ＬＳＩであシ、前記ディジタル
信号から各ビットを再生する際に必要なサンプリング信
号とデータの発生、バッテリーセービングタイミング信
号の発生、可聴音信号の発生および表示データの記憶を
行う。

４は１チツプＣＰＵによるコントローラであシ、自局の
選択呼出番号を記憶しているＲＯＭの読み出し、前記専
用ＬＳＩからのサンプリング信号とデータを使って同期
信号処理と選択呼出番号の検出照合、表示情報の受信と
ｘｂ訂正と表示データ作成、専用ＬＳＩ３への表示デー
タの記憶と読み出し、鳴音とバッテリーセービングの指
示の機能を有する。５は表示駆動回路、６は表示器、７
は電源装置を含むドライバー回路で、鳴音のドライブ機
能およびバッテリーセービングのだめの電源ヌイッチ機
能を有する。８はスピーカ、９はＲＯＭであシ、自局の
選択呼出番号と機能指定情報（例えばオートリセット時
間等）を記憶している。

次に上記実施例の動作について説明する。第１図におい
て、アンテナ１で受信された電波は受信部２で周波数変
換、増幅、復調および波形整形されディジタル信号とし
て専用ＬＳＩ３に送られる。

専用Ｌｓ工３ではディジタル信号から各ビットを再生す
る際に必要なサンプリング信号とデータを作成し、コン
トローラ４に送る。コントローラ４では、電源投入時に
ＲＯＭ９に記憶されている自局の選択呼出番号を読み出
し、専用ＬＳＩ３からのサンプリング信号とデータを使
ってディジタル信号を再生し、自局の選択呼出番号との
比較を行い、呼出のる少なしのチェックをする。そして
自局の呼出を確認すると、続いて送られてくる表示情報
を受信して誤シ訂正を行う。誤シ訂正が終了すると、表
示データを作成し専用ＬＳＩ５の表示データ記憶回路に
表示データを記憶し、同時にドライバー回路７に指示を
して表示駆動回路５の電源を起動する。表示データの書
き込みが終了すると、専用ＬＳ　Ｉ３に指示をして可聴
音信号を発生させる。

この可聴音信号はドライバー回路７によシ増幅され、ヌ
ピーカ８によシ鳴音される。同時に表示データを表示駆
動回路５に送る。表示駆動回路５では、コントローラ４
からの表示データによシ、表示器６を直接制御駆動する
。

次にバッテリーセービング動作について説明する。第１
図において、専用ＬＳＩ３は常に電源電流を受けるよう
になっている。選択呼出通信方式においては、あらかじ
め定められた一部の期間しか個々の受信装置にとって必
要な情報は送信されないので、コントローラ４はその必
要なタイミング時以外は、ヌタンバイ動作をして消費電
力を減らしている。コントローラ４はヌタンバイ動作に
入る前に次の起動するタイミングを専用ＬＳＩ３のタイ
マーカウンタに設定しておシ、専用ＬＳＩ３からの信号
により再起動する。他の回路はコントローラ４によシ、
必要なときのみ電源が供給されるようになっている。

第２図は専用ＬＳＩ３とコントローラ４のより具体的な
構成を示した図である。専用ＬＳＩ３において、１ｏは
周期パルス発生器であり、ディジタル入力信号人のビッ
ト周波数のｎ倍（ｎは整数）の周波数の周期パルスＢを
作成する。１１は可変分周器で周期パルスＢを分周して
サンプリングパルスとなるクロックパルスＣを得る。分
局比は、制御回路１８からの制御信号Ｆによシ、ｎ、ｎ
−１゜ｎ＋１のいずれかが選択される。１２はスイッチ
で、制御回路１８の制御信号りにより周期パルスＢとク
ロックパルスＣが切シ換えられる。１３はタイマーカウ
ンタであシ、制御回路１８の「作動」及び「停止」を制
御する信号Ｆを発生する。１４はスイッチで、制御回路
１８の制御信号ＧによシクロツクパルスＣと制御信号Ｆ
が切シ換えられる。

スイッチ１４の出力信号Ｈは制御回路への割り込］ み信号となる。１６は表示データ記憶回路で、制御回路
１８で作成された表示データが記憶される。

１６は可聴音信号発生回路で、薊御回路１８の制御信号
工により可聴音信号Ｊを発生する。コントローラ４にお
いて、１γはｎ＋１段以上のシフトレジスタ、１８は制
御回路、１９はメモリ部、プログラムを記憶するＲＯＭ
エリアと一時記憶エリアとしてのＲＡＭエリアを有して
おシ、Ｋは表示駆動回路の電源の接話を制御する信号で
ある。

次にこの第２図の動作について、第１図を併用し説明す
る。受信部２で受信、復調、波形整形された受信ディジ
タル信号は、専用ＬＳＩ３を介してディジタル入力信号
人としてコントローラ・４のシフトレジスタ１７に送ら
れる。

ビット同期処理のとき、制御回路１日は制御信号りによ
シヌイッチ１２を介してディジタル入力信号人のビット
周波数のｎ倍の周波数の周期パルスＢをシフトレジスタ
１了にクロックとして入力する。まだ、制御信号Ｇによ
りスイッチ１４を介してサンプリングパ）Ｌ１２と々る
クロックパルスＣを割シ込み信号Ｈとして選択する。制
御回路１８はクロックパ）ｖｙ、ｃを割シ込み信号とし
て受けた時点において、シフトレジスタ１７に少くとも
ディジタル入力信号Ａを１ビット期間Ｉにわたり記憶さ
れたデータを受け、変化点の位置を認識することによシ
、クロックパルスＣのタイミングの遅れもしくは進みを
判断し、その結果に基いて可変分局器１１の分局比を制
御信号Ｅによシ指定する。

指示された分周比で可変分周器１１は周期パルスＢを分
周し、クロックパルスＣを割シ込み信号として受けると
、再び同様の動作が繰シ返され、サンプリングパルスと
なるクロックパルスの位相補正がなされる。

同期信号検出と自局の選択呼出番号検出のときは、制御
回路１８は制御信号りによ多スィッチ１２ヲ介シてクロ
ックパルスＣをシフトレジスタ１７にクロックとして入
力する。同期信号検出はクロックパルスＣを割シ込み信
号Ｈとして選択し、ディジタル入力信号の１ビツト毎に
シフトレジスタ１７のデータを使用して検出が行われる
。自局の選択呼出番号検出のときは、割シ込み信号Ｈを
使用しないで、シフトレジスタ１７からの割シ込み信号
とデータを使用して照合を行う。自局の選択呼出番号を
受信した場合には、呼出番号に続く表示情報の受信をシ
フトレジスタ１７を介して行い、受信データは制御回路
によｐＲＡＭエリアに書き込まれ、ｉｂ訂正が実行され
る。そしてチェックピットの削除等によシ表示データが
作成され、専用Ｌ：３工３の表示データ記憶回路１６に
表示データが記憶される。また、表示駆動回路の電源の
立ち上がシ時間を考慮して電源をオン（ＯＮ）させる信
号Ｋをドライ／＜−回路７に出力する。表示データの書
き込みが終了すると制御回路１８によシ制御信号Ｉで可
聴音信号発生回路１６から可聴音信号Ｊが発生し、ドラ
イバー回路７で増幅されヌピーカ８に送られる。同時に
、制御回路１８は表示データを表示駆動回路５に出力し
、表示駆動回路５では受信した表示データをデコードし
て次に接続される表示器６を直接に制御駆動する。この
呼出鳴音と表示はコントローラ４によシ一定時間後に制
御信号工と制御信号Ｋを使ってリセットされる。コント
ローラ４は必要なとき以外はタイマーカウンタ１３に次
に起動する時間を書き込み、スタンバイ動作に入る。起
動は制御信号Ｇにょシスイッチ１４を介してタイマーカ
ウンタの制御信号Ｆが割シ込み信号Ｈとなシ行われる。

発明の効果 本発明は上記のような構成であり、以下に示す効果が得
られるものである。

（ａ）　専用ＬＳＩは周期パルヌ発生器、可変分局器。

タイマーカウンタ、表示データ記憶回路、可聴音信号発
生回路等から構成されており、従来の専用ＬＳＩの回路
に比べて非常に簡単々ため、ＬＳＩの設計期間が大幅に
短縮できる。また、同期信号処理と選択呼出番号の検出
もＣＰＵが行っているので、各種の信号方式への対応が
ＣＰＵ内のＦｉＯＭ７７りの変更のみで可能である。

（ｂ）　従来の１チツプＣＰＵでのデコーダ構成で問題
となっていた鳴音が一瞬途切れるというような不都合は
、本発明では専用ＬＳＩが鳴音パタ　９−ンを作成し、
ＣＰＵでは鳴音のオン（ＯＮ）’。

オフ（ＯＦ　Ｆ）の制御しか行わないので発生しない。

（Ｃ）　本構成では、ＣＰＵ処理の負担が重い部分を専
用ＬＳＩが補助しているので、表示情報処理の機能を充
実させることができる。

（ｄ）　専用ＬＳＩに表示データ記憶回路があるので、
多量の表示データを記憶することができる。

【図面の簡単な説明】

第１図は本発明の一実施例における表示付選択呼出受信
装置のブロック図、第２図は同装置の専用ＬＳＩおよび
コントローラのブロック図である。 １・・・・・・アンテナ、２・・・・・・受信部、３・
・・・・・専用ＬＳＩ、４・・・・・・コントローラ、
５・・・・・・表示駆動回路、６・・・・・・表示器、
了・・・・・・ドライバー回路、８・・・・・・ヌピー
カ、９・・・・・・ＲＯＭ、１０・・−・・周期パルス
発生器、１１・・・・・・可変分周器、１２・・・・・
・スイッチ、１３・・・・・・タイマーカウンタ、１４
・・・・・・スイッチ、１６・・・・・表示データ記憶
回路、１６・・・・・・可聴音信号発生回路、１了・・
・・・・シフトレジスタ、１８・・・・・・制御回路、
１９・・・・・・メモリ部。

Claims (1)

【特許請求の範囲】
1. 基地局からの電波を受信し、ディジタルの受信信号を発
   する受信部と、自局の選択呼出番号を記憶するメモリと
   、鳴音を報知する７ピーカと、表示データを表示する表
   示器と、表示器を駆動する表示駆動回路と、前記受信信
   号を受信して同期信号処理に必要なサンプリング信号と
   データを発生するとともに電源の接話のタイミング信号
   と前記ヌピーカを鳴らすだめの可聴音信号を発生し、か
   つ表示データを記憶する表示データ記憶回路を有する専
   用集積回路と、前記メモリの読み出しと前記専用集積回
   路からのサンプリング信号とデータを使って同期信号処
   理と選択呼出番号の検出照合を行い、鳴音と電源の接話
   の指示と前記表示のための制御を行うプログラム制御方
   式のコントローラと、前記受信部の電源の接話を制御す
   るスイッチ手段と、前記表示駆動回路の電源の接話を制
   御するスイッチ手段とを具備した表示付選択呼出受信装
   置。