JPH08172389A - 簡易型携帯電話器 - Google Patents
簡易型携帯電話器Info
- Publication number
- JPH08172389A JPH08172389A JP6314605A JP31460594A JPH08172389A JP H08172389 A JPH08172389 A JP H08172389A JP 6314605 A JP6314605 A JP 6314605A JP 31460594 A JP31460594 A JP 31460594A JP H08172389 A JPH08172389 A JP H08172389A
- Authority
- JP
- Japan
- Prior art keywords
- speed clock
- clock signal
- signal
- low
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】 待ち受け時に基地局から周期的に論理制御信
号ＬＣＣＨを受信する簡易型携帯電話器であって、通話
時の消費電力に比して待ち受け時の消費電力を十分に低
減することができるものを提供する。 【構成】 クロック信号に基づいて電話器内部の動作を
制御するＣＰＵ１を備える。通話時に用いられる周波数
の高速クロックＣＫ１を生成する高速発振回路５と、高
速クロックＣＫ１よりも低い周波数の低速クロックＣＫ
２を生成する低速発振回路６を備える。高速クロックＣ
Ｋ１と低速クロックＣＫ２とを受けて、ＣＰＵ１の制御
に応じて、両クロックＣＫ１，ＣＫ２のいずれか一方を
クロックＣＫ３としてＣＰＵ１へ出力する切換回路４を
備える。ＣＰＵ１は、待ち受け時に基地局から一のＬＣ
ＣＨを受信した後、次のＬＣＣＨを受信するまでの間、
切換回路４に低速クロックＣＫ２を出力させるととも
に、高速発振回路５の動作を停止する制御を行う。
号ＬＣＣＨを受信する簡易型携帯電話器であって、通話
時の消費電力に比して待ち受け時の消費電力を十分に低
減することができるものを提供する。 【構成】 クロック信号に基づいて電話器内部の動作を
制御するＣＰＵ１を備える。通話時に用いられる周波数
の高速クロックＣＫ１を生成する高速発振回路５と、高
速クロックＣＫ１よりも低い周波数の低速クロックＣＫ
２を生成する低速発振回路６を備える。高速クロックＣ
Ｋ１と低速クロックＣＫ２とを受けて、ＣＰＵ１の制御
に応じて、両クロックＣＫ１，ＣＫ２のいずれか一方を
クロックＣＫ３としてＣＰＵ１へ出力する切換回路４を
備える。ＣＰＵ１は、待ち受け時に基地局から一のＬＣ
ＣＨを受信した後、次のＬＣＣＨを受信するまでの間、
切換回路４に低速クロックＣＫ２を出力させるととも
に、高速発振回路５の動作を停止する制御を行う。
Description
【０００１】
【産業上の利用分野】この発明は、パーソナル・ハンデ
ィホン・システム（ＰＨＳ）の端末を構成する簡易型携
帯電話器に関する。
ィホン・システム（ＰＨＳ）の端末を構成する簡易型携
帯電話器に関する。
【０００２】
【従来の技術】一般に、簡易型携帯電話器の内部には、
待ち受け時に動作を要しない回路部分（以下「動作不要
回路」という。）と、待ち受け時にクロック信号に基づ
いて動作すべき回路部分（以下「クロック動作必要回
路」という。）とがある。
待ち受け時に動作を要しない回路部分（以下「動作不要
回路」という。）と、待ち受け時にクロック信号に基づ
いて動作すべき回路部分（以下「クロック動作必要回
路」という。）とがある。
【０００３】従来は、待ち受け時に、動作不要回路に対
して電源供給を停止するか、若しくは動作不要回路をス
タンバイ状態としている。これにより低消費電力化を図
って、携帯電話器としての使用可能時間を延ばすように
している。
して電源供給を停止するか、若しくは動作不要回路をス
タンバイ状態としている。これにより低消費電力化を図
って、携帯電話器としての使用可能時間を延ばすように
している。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
簡易型携帯電話器では、待ち受け時であっても、通話時
に用いられる周波数のクロック信号を生成し、このクロ
ック信号に基づいてクロック動作必要回路を通話時と同
様に動作させている。このため、通話時の消費電力に比
して待ち受け時の消費電力をあまり低減できないという
問題がある。
簡易型携帯電話器では、待ち受け時であっても、通話時
に用いられる周波数のクロック信号を生成し、このクロ
ック信号に基づいてクロック動作必要回路を通話時と同
様に動作させている。このため、通話時の消費電力に比
して待ち受け時の消費電力をあまり低減できないという
問題がある。
【０００５】そこで、この発明の目的は、通話時の消費
電力に比して待ち受け時の消費電力を十分に低減するこ
とができる簡易型携帯電話器を提供することにある。
電力に比して待ち受け時の消費電力を十分に低減するこ
とができる簡易型携帯電話器を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するめ中
央演算処理装置は、待ち受け時に基地局から周期的に論
理制御信号を受信する簡易型携帯電話器であって、クロ
ック信号を受けて、受けたクロック信号に基づいて電話
器内部の動作を制御する中央演算処理装置と、通話時に
用いられる周波数の高速クロック信号を生成する高速発
振回路と、上記高速クロック信号よりも低い周波数の低
速クロック信号を生成する低速発振回路と、上記高速ク
ロック信号と上記低速クロック信号とを受けて、上記中
央演算処理装置の制御に応じて、上記両クロック信号の
うちいずれか一方のクロック信号を上記中央演算処理装
置へ出力する切換回路とを備え、上記中央演算処理装置
は、待ち受け時に基地局から一の論理制御信号を受信し
た後、次の論理制御信号を受信するまでの間、上記切換
回路に上記低速クロック信号を出力させるとともに、上
記高速発振回路の動作を停止する制御を行うことを特徴
としている。
央演算処理装置は、待ち受け時に基地局から周期的に論
理制御信号を受信する簡易型携帯電話器であって、クロ
ック信号を受けて、受けたクロック信号に基づいて電話
器内部の動作を制御する中央演算処理装置と、通話時に
用いられる周波数の高速クロック信号を生成する高速発
振回路と、上記高速クロック信号よりも低い周波数の低
速クロック信号を生成する低速発振回路と、上記高速ク
ロック信号と上記低速クロック信号とを受けて、上記中
央演算処理装置の制御に応じて、上記両クロック信号の
うちいずれか一方のクロック信号を上記中央演算処理装
置へ出力する切換回路とを備え、上記中央演算処理装置
は、待ち受け時に基地局から一の論理制御信号を受信し
た後、次の論理制御信号を受信するまでの間、上記切換
回路に上記低速クロック信号を出力させるとともに、上
記高速発振回路の動作を停止する制御を行うことを特徴
としている。
【０００７】また、請求項２に記載の簡易型携帯電話器
は、請求項１に記載の簡易型携帯電話器において、上記
中央演算処理装置は、待ち受け時に基地局から一の論理
制御信号の受信が完了した時、上記切換回路に上記低速
クロック信号を出力させることを表す信号を出力し、続
いて停止命令を実行して停止状態となって、この停止状
態であることを表す停止信号を上記切換回路へ出力し、
上記切換回路は、上記中央演算処理装置から上記停止信
号を受けているときのみ上記高速クロック信号と上記低
速クロック信号との切り換えが許容され、かつ上記高速
クロック信号と上記低速クロック信号とを切り換えた
時、上記中央演算処理装置に割込を行うことを表す割込
信号を出力するようになっていることを特徴としてい
る。
は、請求項１に記載の簡易型携帯電話器において、上記
中央演算処理装置は、待ち受け時に基地局から一の論理
制御信号の受信が完了した時、上記切換回路に上記低速
クロック信号を出力させることを表す信号を出力し、続
いて停止命令を実行して停止状態となって、この停止状
態であることを表す停止信号を上記切換回路へ出力し、
上記切換回路は、上記中央演算処理装置から上記停止信
号を受けているときのみ上記高速クロック信号と上記低
速クロック信号との切り換えが許容され、かつ上記高速
クロック信号と上記低速クロック信号とを切り換えた
時、上記中央演算処理装置に割込を行うことを表す割込
信号を出力するようになっていることを特徴としてい
る。
【０００８】
【作用】請求項１の簡易型携帯電話器は次のように動作
する。中央演算処理装置は、待ち受け時に基地局から一
の論理制御信号を受信した後、切換回路に低速クロック
信号を出力させる制御を行う。切換回路は、中央演算処
理装置の制御によって低速クロック信号を上記中央演算
処理装置へ出力する。中央演算処理装置は、この低速ク
ロック信号に基づいてクロック動作必要回路を駆動す
る。一般的に、基準となるクロック信号の周波数が低下
すればデジタル回路の消費電力は低下する。したがっ
て、待ち受け時に、クロック動作必要回路の消費電力が
通話時の消費電力に比して低減される。また、中央演算
処理装置は、上記切換回路の制御とともに、高速発振回
路の動作を停止する制御を行うので、さらに消費電力が
低減される。このようにして、この簡易型携帯電話器で
は、待ち受け時の消費電力が通話時の消費電力に比して
十分に低減される。
する。中央演算処理装置は、待ち受け時に基地局から一
の論理制御信号を受信した後、切換回路に低速クロック
信号を出力させる制御を行う。切換回路は、中央演算処
理装置の制御によって低速クロック信号を上記中央演算
処理装置へ出力する。中央演算処理装置は、この低速ク
ロック信号に基づいてクロック動作必要回路を駆動す
る。一般的に、基準となるクロック信号の周波数が低下
すればデジタル回路の消費電力は低下する。したがっ
て、待ち受け時に、クロック動作必要回路の消費電力が
通話時の消費電力に比して低減される。また、中央演算
処理装置は、上記切換回路の制御とともに、高速発振回
路の動作を停止する制御を行うので、さらに消費電力が
低減される。このようにして、この簡易型携帯電話器で
は、待ち受け時の消費電力が通話時の消費電力に比して
十分に低減される。
【０００９】請求項２の簡易型携帯電話器では、上記中
央演算処理装置は、待ち受け時に基地局から一の論理制
御信号の受信が完了した時、上記切換回路に上記低速ク
ロック信号を出力させることを表す信号を出力し、続い
て停止命令を実行して停止状態となって、この停止状態
であることを表す停止信号を上記切換回路へ出力する。
切換回路は、上記中央演算処理装置から上記停止信号を
受けて、高速クロック信号と低速クロック信号との切り
換えが許容され、低速クロック信号を出力する。また、
切換回路は、高速クロック信号と低速クロック信号とを
切り換えた時、上記中央演算処理装置に割込を行うこと
を表す割込信号を出力する。この割込信号に基づいて、
中央演算処理装置に割込が行われる。中央演算処理装置
は、割込を受けて停止状態から解除される。このように
動作する場合、切換回路による高速クロック信号と低速
クロック信号との切り換えは、中央演算処理装置が停止
状態になっているときのみ行われる。したがって、中央
演算処理装置が切り換えに伴うノイズによって誤動作す
ることがない。
央演算処理装置は、待ち受け時に基地局から一の論理制
御信号の受信が完了した時、上記切換回路に上記低速ク
ロック信号を出力させることを表す信号を出力し、続い
て停止命令を実行して停止状態となって、この停止状態
であることを表す停止信号を上記切換回路へ出力する。
切換回路は、上記中央演算処理装置から上記停止信号を
受けて、高速クロック信号と低速クロック信号との切り
換えが許容され、低速クロック信号を出力する。また、
切換回路は、高速クロック信号と低速クロック信号とを
切り換えた時、上記中央演算処理装置に割込を行うこと
を表す割込信号を出力する。この割込信号に基づいて、
中央演算処理装置に割込が行われる。中央演算処理装置
は、割込を受けて停止状態から解除される。このように
動作する場合、切換回路による高速クロック信号と低速
クロック信号との切り換えは、中央演算処理装置が停止
状態になっているときのみ行われる。したがって、中央
演算処理装置が切り換えに伴うノイズによって誤動作す
ることがない。
【００１０】
【実施例】以下、この発明の簡易型携帯電話器を実施例
により詳細に説明する。
により詳細に説明する。
【００１１】図１に示すように、この簡易型携帯電話器
は、ＣＰＵ（中央演算処理装置）１と、高速発振回路５
と、低速発振回路６と、切換回路４と、割込回路２と、
フラグ３と、レジスタＡ７と、レジスタＢ８と、タイマ
９と、キースキャン１０と、キー１１と、入出力回路
（Ｉ／Ｏ）１２を備えている。
は、ＣＰＵ（中央演算処理装置）１と、高速発振回路５
と、低速発振回路６と、切換回路４と、割込回路２と、
フラグ３と、レジスタＡ７と、レジスタＢ８と、タイマ
９と、キースキャン１０と、キー１１と、入出力回路
（Ｉ／Ｏ）１２を備えている。
【００１２】ＣＰＵ１は、切換回路４が出力するクロッ
クＣＫ３を受けて、受けたクロックＣＫ３に基づいて、
後述するようにこの電話器内部の動作を制御する。
クＣＫ３を受けて、受けたクロックＣＫ３に基づいて、
後述するようにこの電話器内部の動作を制御する。
【００１３】高速発振回路５は、通話時に用いられる周
波数の高速クロックＣＫ１を生成する。この高速発振回
路５は、レジスタＢ８に設定された設定値に基づいて発
振のオン／オフが行われるようになっている。
波数の高速クロックＣＫ１を生成する。この高速発振回
路５は、レジスタＢ８に設定された設定値に基づいて発
振のオン／オフが行われるようになっている。
【００１４】低速発振回路６は、高速クロックＣＫ１信
号よりも低い周波数の低速クロックＣＫ２を生成する。
号よりも低い周波数の低速クロックＣＫ２を生成する。
【００１５】切換回路４は、高速クロックＣＫ１と低速
クロックＣＫ２とを受けて、両クロックＣＫ１，ＣＫ２
のうちいずれか一方をクロックＣＫ３としてＣＰＵ１へ
出力する。切換回路４は、ＣＰＵ１からこのＣＰＵ１が
ＨＡＬＴ（停止）状態であることを表すＨＡＬＴ信号を
受け、かつレジスタＡ７にクロックを切り換えることを
表す値が設定されているときのみ、高速クロックＣＫ１
と低速クロックＣＫ２との切り換えが許容されるように
なっている。また、高速クロックＣＫ１と低速クロック
ＣＫ２とを切り換えた時、ＣＰＵ１に割込を行うことを
表すＨＡＬＴ割込信号を割込回路２へ出力するようにな
っている。
クロックＣＫ２とを受けて、両クロックＣＫ１，ＣＫ２
のうちいずれか一方をクロックＣＫ３としてＣＰＵ１へ
出力する。切換回路４は、ＣＰＵ１からこのＣＰＵ１が
ＨＡＬＴ（停止）状態であることを表すＨＡＬＴ信号を
受け、かつレジスタＡ７にクロックを切り換えることを
表す値が設定されているときのみ、高速クロックＣＫ１
と低速クロックＣＫ２との切り換えが許容されるように
なっている。また、高速クロックＣＫ１と低速クロック
ＣＫ２とを切り換えた時、ＣＰＵ１に割込を行うことを
表すＨＡＬＴ割込信号を割込回路２へ出力するようにな
っている。
【００１６】レジスタＡ７には、ＣＰＵ１によって、切
換回路４がクロックを切り換えるか否かを表す値が設定
される。
換回路４がクロックを切り換えるか否かを表す値が設定
される。
【００１７】レジスタＢ８には、ＣＰＵ１によって、高
速発振回路５の発振をオンするかオフするかを表す値が
設定される。
速発振回路５の発振をオンするかオフするかを表す値が
設定される。
【００１８】タイマ９は、ＣＰＵ１によって設定された
設定時間Ｔをカウントする。カウントは、設定と同時に
開始される。タイマ９は、設定時間Ｔのカウントを完了
した時、ＣＰＵ１に割込を行うことを表すタイマ割込信
号を割込回路２へ出力するようになっている。
設定時間Ｔをカウントする。カウントは、設定と同時に
開始される。タイマ９は、設定時間Ｔのカウントを完了
した時、ＣＰＵ１に割込を行うことを表すタイマ割込信
号を割込回路２へ出力するようになっている。
【００１９】キースキャン１０およびキー１１は、使用
者がコマンドをＣＰＵ１に入力するための手段である。
者がコマンドをＣＰＵ１に入力するための手段である。
【００２０】Ｉ／Ｏ１２は、動作状況によって、割込信
号を割込回路２へ出力するようになっている。
号を割込回路２へ出力するようになっている。
【００２１】割込回路２は、各種割込原因の割込信号を
集めて、ＣＰＵ１に対して割込をかけるとともに、割込
原因をフラグ３に設定する。ＣＰＵ１は、このフラグ３
を照合することによって、割込原因を知ることができ
る。
集めて、ＣＰＵ１に対して割込をかけるとともに、割込
原因をフラグ３に設定する。ＣＰＵ１は、このフラグ３
を照合することによって、割込原因を知ることができ
る。
【００２２】なお、ＣＰＵ１と、フラグ３、レジスタＡ
７、レジスタＢ８、タイマ９等とのデータの転送はデー
タバス１２を介して行われる。
７、レジスタＢ８、タイマ９等とのデータの転送はデー
タバス１２を介して行われる。
【００２３】この簡易型携帯電話器は、図２に示すフロ
ーチャートに従って次のように動作する。
ーチャートに従って次のように動作する。
【００２４】スタート時に、この簡易型携帯電話器は待
ち受け状態にあるものとする。待ち受け時には、この簡
易型携帯電話器は、基地局から周期的に論理制御信号Ｌ
ＣＣＨを受信する。
ち受け状態にあるものとする。待ち受け時には、この簡
易型携帯電話器は、基地局から周期的に論理制御信号Ｌ
ＣＣＨを受信する。
【００２５】（ｉ）一つのＬＣＣＨの受信を完了する
（Ｓ１）。
（Ｓ１）。
【００２６】（ii）上記ＬＣＣＨの受信を完了すると、
ＣＰＵ１は低速クロックによる動作モードへ移行する旨
を判断して、直ちにクロックを切り換えることを表す値
をレジスタＡ７に設定するとともに、タイマ９に次の設
定時間Ｔを設定する（Ｓ２）。
ＣＰＵ１は低速クロックによる動作モードへ移行する旨
を判断して、直ちにクロックを切り換えることを表す値
をレジスタＡ７に設定するとともに、タイマ９に次の設
定時間Ｔを設定する（Ｓ２）。
【００２７】Ｔ＝（ＬＣＣＨの間隔）−（高速発振回路
５の発振安定時間）−（周波数の誤差による時間） この設定時間Ｔの値は、次のＬＣＣＨを受信する時に、
既にこの簡易型携帯電話器が高速クロックによる動作モ
ード移行しており、安定に動作できるように配慮されて
いる。タイマ９はこの設定と同時にカウントを開始す
る。
５の発振安定時間）−（周波数の誤差による時間） この設定時間Ｔの値は、次のＬＣＣＨを受信する時に、
既にこの簡易型携帯電話器が高速クロックによる動作モ
ード移行しており、安定に動作できるように配慮されて
いる。タイマ９はこの設定と同時にカウントを開始す
る。
【００２８】（iii）次に、ＣＰＵ１はＨＡＬＴ命令を
実行して、自らＨＡＬＴ状態となる（Ｓ３）。これとと
もに、ＣＰＵ１は、ＨＡＬＴ状態であることを表すＨＡ
ＬＴ信号を切換回路４へ出力する。
実行して、自らＨＡＬＴ状態となる（Ｓ３）。これとと
もに、ＣＰＵ１は、ＨＡＬＴ状態であることを表すＨＡ
ＬＴ信号を切換回路４へ出力する。
【００２９】（iv）次に、切換回路４は、ＣＰＵ１から
のＨＡＬＴ信号を受けて、レジスタＡ７の内容を調べ
る。レジスタＡ７にはクロックを切り換えることを表す
値が設定されているので、これに応じて、切換回路４は
出力ＣＫ３を高速クロックＣＫ１から低速クロックＣＫ
２に切り換える（Ｓ４）。したがって、ＣＰＵ１には低
速クロックＣＫ２が供給される。
のＨＡＬＴ信号を受けて、レジスタＡ７の内容を調べ
る。レジスタＡ７にはクロックを切り換えることを表す
値が設定されているので、これに応じて、切換回路４は
出力ＣＫ３を高速クロックＣＫ１から低速クロックＣＫ
２に切り換える（Ｓ４）。したがって、ＣＰＵ１には低
速クロックＣＫ２が供給される。
【００３０】（ｖ）この後、切換回路４は、割込を行う
べきことを表すＨＡＬＴ割込信号を割込回路２へ出力す
る。ＨＡＬＴ割込信号を受けて、割込回路２は直ちに割
込信号をＣＰＵ１へ出力する（Ｓ５）。これにより、Ｃ
ＰＵ１のＨＡＬＴ状態が解除される。
べきことを表すＨＡＬＴ割込信号を割込回路２へ出力す
る。ＨＡＬＴ割込信号を受けて、割込回路２は直ちに割
込信号をＣＰＵ１へ出力する（Ｓ５）。これにより、Ｃ
ＰＵ１のＨＡＬＴ状態が解除される。
【００３１】なお、クロックＣＫ１，ＣＫ２の切り換え
をＣＰＵ１がＨＡＬＴ状態にあるときに行う理由は次の
通りである。すなわち、この実施例では、高速発振回路
５が出力する高速クロックＣＫ１と、低速発振回路６が
出力する低速クロックＣＫ２との間に同期がとられてい
ない。このため、クロックＣＫ１，ＣＫ２を切り換える
時に、切換回路４の出力ＣＫ３に、クロックＣＫ１，Ｃ
Ｋ２のパルス幅に比して短い幅のパルスノイズが生じる
可能性がある。このような短い幅のパルスノイズを受け
た場合、ＣＰＵ１は誤動作するおそれがある。そこで、
クロックＣＫ１，ＣＫ２の切り換えをＣＰＵ１がＨＡＬ
Ｔ状態にあるときに行う（Ｓ３〜Ｓ５）こととして、Ｃ
ＰＵ１の誤動作を防止しているのである。
をＣＰＵ１がＨＡＬＴ状態にあるときに行う理由は次の
通りである。すなわち、この実施例では、高速発振回路
５が出力する高速クロックＣＫ１と、低速発振回路６が
出力する低速クロックＣＫ２との間に同期がとられてい
ない。このため、クロックＣＫ１，ＣＫ２を切り換える
時に、切換回路４の出力ＣＫ３に、クロックＣＫ１，Ｃ
Ｋ２のパルス幅に比して短い幅のパルスノイズが生じる
可能性がある。このような短い幅のパルスノイズを受け
た場合、ＣＰＵ１は誤動作するおそれがある。そこで、
クロックＣＫ１，ＣＫ２の切り換えをＣＰＵ１がＨＡＬ
Ｔ状態にあるときに行う（Ｓ３〜Ｓ５）こととして、Ｃ
ＰＵ１の誤動作を防止しているのである。
【００３２】（vi）次に、ＣＰＵ１は、割込原因を調べ
るため、フラグ３を照合する（Ｓ６）。すなわち、まず
ＨＡＬＴ割込信号による割込であるか否かを調べて（Ｓ
６）、ＨＡＬＴ割込であるときはステップＳ７へ進む。
ＨＡＬＴ割込でないときは、さらにタイマ割込であるか
否かを調べて（Ｓ１２）、タイマ割込であるときはステ
ップＳ１３へ進む。ＨＡＬＴ割込信号、タイマ割込信号
のいずれの割込でもないときはステップＳ１４へ進ん
で、ＣＰＵ１は高速クロックによる動作モードに移行
し、入力された割込信号に応じた処理を実行する。
るため、フラグ３を照合する（Ｓ６）。すなわち、まず
ＨＡＬＴ割込信号による割込であるか否かを調べて（Ｓ
６）、ＨＡＬＴ割込であるときはステップＳ７へ進む。
ＨＡＬＴ割込でないときは、さらにタイマ割込であるか
否かを調べて（Ｓ１２）、タイマ割込であるときはステ
ップＳ１３へ進む。ＨＡＬＴ割込信号、タイマ割込信号
のいずれの割込でもないときはステップＳ１４へ進ん
で、ＣＰＵ１は高速クロックによる動作モードに移行
し、入力された割込信号に応じた処理を実行する。
【００３３】この例では、ＨＡＬＴ割込信号による割込
が発生した（Ｓ５）ので、ステップＳ７に進んで、ＣＰ
Ｕ１は、クロックを切り換えないことを表す値をレジス
タＡ７に設定する。
が発生した（Ｓ５）ので、ステップＳ７に進んで、ＣＰ
Ｕ１は、クロックを切り換えないことを表す値をレジス
タＡ７に設定する。
【００３４】（vii）次に、ＣＰＵ１は、切換回路４の
出力ＣＫ３が低速クロックＣＫ２であるか否かを判断す
る（Ｓ８）。
出力ＣＫ３が低速クロックＣＫ２であるか否かを判断す
る（Ｓ８）。
【００３５】ここでは、切換回路４の出力ＣＫ３が低速
クロックＣＫ２になっているから、レジスタＢ８に高速
発振回路５を停止（オフ）することを表す値を設定し
て、高速発振回路５を停止させる。これにより低速クロ
ックによる動作モードに移行する（Ｓ１０）。この低速
クロックによる動作モードでは、基準となるクロック信
号の周波数が低いので、クロック動作必要回路の消費電
力を通話時の消費電力に比して低減することができる。
高速発振回路５の動作を停止しているので、さらに消費
電力を低減することができる。
クロックＣＫ２になっているから、レジスタＢ８に高速
発振回路５を停止（オフ）することを表す値を設定し
て、高速発振回路５を停止させる。これにより低速クロ
ックによる動作モードに移行する（Ｓ１０）。この低速
クロックによる動作モードでは、基準となるクロック信
号の周波数が低いので、クロック動作必要回路の消費電
力を通話時の消費電力に比して低減することができる。
高速発振回路５の動作を停止しているので、さらに消費
電力を低減することができる。
【００３６】なお、低速クロックによる動作モードで
は、ＣＰＵ１は、キースキャン１０，キー１１からのキ
ー入力を監視するとともに、Ｉ／Ｏ１２からの割込処理
を実行することができる。
は、ＣＰＵ１は、キースキャン１０，キー１１からのキ
ー入力を監視するとともに、Ｉ／Ｏ１２からの割込処理
を実行することができる。
【００３７】（viii）低速クロックによる動作モードを
継続するうちに、タイマ９が設定時間Ｔをカウントし
て、カウントが終了したこと表すタイマ割込信号を割込
回路２へ出力する。タイマ割込信号を受けて、割込回路
２は直ちに割込信号をＣＰＵ１へ出力する（Ｓ１１）。
継続するうちに、タイマ９が設定時間Ｔをカウントし
て、カウントが終了したこと表すタイマ割込信号を割込
回路２へ出力する。タイマ割込信号を受けて、割込回路
２は直ちに割込信号をＣＰＵ１へ出力する（Ｓ１１）。
【００３８】（ix）続いて、ＣＰＵ１は、割込原因を調
べるため、再びフラグ３を照合する（Ｓ６，Ｓ１２）。
べるため、再びフラグ３を照合する（Ｓ６，Ｓ１２）。
【００３９】この例では、タイマ割込信号による割込が
発生した（Ｓ１１）ので、ステップＳ１３へ進む。
発生した（Ｓ１１）ので、ステップＳ１３へ進む。
【００４０】（ｘ）ステップＳ１３において、ＣＰＵ１
は、次のＬＣＣＨを受信するための動作を開始する。す
なわち、クロックを切り換えることを表す値をレジスタ
Ａ７に設定し、また、レジスタＢ８に高速発振回路５を
動作することを表す値を設定して、高速発振回路５を起
動する（Ｓ１３）。
は、次のＬＣＣＨを受信するための動作を開始する。す
なわち、クロックを切り換えることを表す値をレジスタ
Ａ７に設定し、また、レジスタＢ８に高速発振回路５を
動作することを表す値を設定して、高速発振回路５を起
動する（Ｓ１３）。
【００４１】（xi）続いて、ステップＳ３に戻って、Ｃ
ＰＵ１はＨＡＬＴ命令を実行して、自らＨＡＬＴ状態と
なる（Ｓ３）。これとともに、ＣＰＵ１は、ＨＡＬＴ状
態であることを表すＨＡＬＴ信号を切換回路４へ出力す
る。
ＰＵ１はＨＡＬＴ命令を実行して、自らＨＡＬＴ状態と
なる（Ｓ３）。これとともに、ＣＰＵ１は、ＨＡＬＴ状
態であることを表すＨＡＬＴ信号を切換回路４へ出力す
る。
【００４２】（xii）次に、切換回路４は、ＣＰＵ１か
らのＨＡＬＴ信号を受けて、レジスタＡ７の内容を調べ
る。レジスタＡ７にはクロックを切り換えることを表す
値が設定されているので、これに応じて、切換回路４は
出力ＣＫ３を低速クロックＣＫ２から高速低速クロック
ＣＫ２に切り換える（Ｓ４）。したがって、ＣＰＵ１に
は高速クロックＣＫ１が供給される。
らのＨＡＬＴ信号を受けて、レジスタＡ７の内容を調べ
る。レジスタＡ７にはクロックを切り換えることを表す
値が設定されているので、これに応じて、切換回路４は
出力ＣＫ３を低速クロックＣＫ２から高速低速クロック
ＣＫ２に切り換える（Ｓ４）。したがって、ＣＰＵ１に
は高速クロックＣＫ１が供給される。
【００４３】（xiii）この後、切換回路４は、ＨＡＬＴ
に伴って割込を行うべきことを表すＨＡＬＴ割込信号を
割込回路２へ出力する。ＨＡＬＴ割込信号を受けて、割
込回路２は直ちに割込信号をＣＰＵ１へ出力する（Ｓ
５）。これにより、ＣＰＵ１のＨＡＬＴ状態が解除され
る。
に伴って割込を行うべきことを表すＨＡＬＴ割込信号を
割込回路２へ出力する。ＨＡＬＴ割込信号を受けて、割
込回路２は直ちに割込信号をＣＰＵ１へ出力する（Ｓ
５）。これにより、ＣＰＵ１のＨＡＬＴ状態が解除され
る。
【００４４】（xiv）次に、ＣＰＵ１は、割込原因を調
べるため、フラグ３を照合する（Ｓ６）。
べるため、フラグ３を照合する（Ｓ６）。
【００４５】この例では、ＨＡＬＴ割込信号による割込
が発生した（Ｓ５）ので、ステップＳ７に進んで、ＣＰ
Ｕ１は、クロックを切り換えないことを表す値をレジス
タＡ７に設定する。
が発生した（Ｓ５）ので、ステップＳ７に進んで、ＣＰ
Ｕ１は、クロックを切り換えないことを表す値をレジス
タＡ７に設定する。
【００４６】（xv）次に、ＣＰＵ１は、切換回路４の出
力ＣＫ３が低速クロックＣＫ２になっているか否かを判
断する（Ｓ８）。
力ＣＫ３が低速クロックＣＫ２になっているか否かを判
断する（Ｓ８）。
【００４７】ここでは、切換回路４の出力ＣＫ３が高速
クロックＣＫ１になっているから、ステップＳ１４へ進
んで高速クロックによる動作モードに移行する。
クロックＣＫ１になっているから、ステップＳ１４へ進
んで高速クロックによる動作モードに移行する。
【００４８】
【発明の効果】以上より明らかなように、請求項１の簡
易型携帯電話器では、待ち受け時に、中央演算処理装置
が低速クロック信号に基づいてクロック動作必要回路を
駆動するので、クロック動作必要回路の消費電力を通話
時の消費電力に比して低減することができる。また、中
央演算処理装置は、上記切換回路の制御とともに、高速
発振回路の動作を停止する制御を行うので、さらに消費
電力を低減することができる。
易型携帯電話器では、待ち受け時に、中央演算処理装置
が低速クロック信号に基づいてクロック動作必要回路を
駆動するので、クロック動作必要回路の消費電力を通話
時の消費電力に比して低減することができる。また、中
央演算処理装置は、上記切換回路の制御とともに、高速
発振回路の動作を停止する制御を行うので、さらに消費
電力を低減することができる。
【００４９】また、請求項２の簡易型携帯電話器では、
切換回路による高速クロック信号と低速クロック信号と
の切り換えは、中央演算処理装置が停止状態になってい
るときのみ行われる。したがって、中央演算処理装置が
切り換えに伴うノイズによって誤動作するのを防止する
ことができる。
切換回路による高速クロック信号と低速クロック信号と
の切り換えは、中央演算処理装置が停止状態になってい
るときのみ行われる。したがって、中央演算処理装置が
切り換えに伴うノイズによって誤動作するのを防止する
ことができる。
【図１】 この発明の一実施例の簡易型携帯電話器のブ
ロック構成を示す図である。
ロック構成を示す図である。
【図２】 上記簡易型携帯電話器の動作フローを示す図
である。
である。
１ ＣＰＵ ４ 切換回路 ５ 高速発振回路 ６ 低速発振回路
Claims (2)
- 【請求項１】 待ち受け時に基地局から周期的に論理制
御信号を受信する簡易型携帯電話器であって、 クロック信号を受けて、受けたクロック信号に基づいて
電話器内部の動作を制御する中央演算処理装置と、 通話時に用いられる周波数の高速クロック信号を生成す
る高速発振回路と、 上記高速クロック信号よりも低い周波数の低速クロック
信号を生成する低速発振回路と、 上記高速クロック信号と上記低速クロック信号とを受け
て、上記中央演算処理装置の制御に応じて、上記両クロ
ック信号のうちいずれか一方のクロック信号を上記中央
演算処理装置へ出力する切換回路とを備え、 上記中央演算処理装置は、待ち受け時に基地局から一の
論理制御信号を受信した後、次の論理制御信号を受信す
るまでの間、上記切換回路に上記低速クロック信号を出
力させるとともに、上記高速発振回路の動作を停止する
制御を行うことを特徴とする簡易型携帯電話器。 - 【請求項２】 請求項１に記載の簡易型携帯電話器にお
いて、 上記中央演算処理装置は、待ち受け時に基地局から一の
論理制御信号の受信が完了した時、上記切換回路に上記
低速クロック信号を出力させることを表す信号を出力
し、続いて停止命令を実行して停止状態となって、この
停止状態であることを表す停止信号を上記切換回路へ出
力し、 上記切換回路は、上記中央演算処理装置から上記停止信
号を受けているときのみ上記高速クロック信号と上記低
速クロック信号との切り換えが許容され、かつ上記高速
クロック信号と上記低速クロック信号とを切り換えた
時、上記中央演算処理装置に割込を行うことを表す割込
信号を出力するようになっていることを特徴とする簡易
型携帯電話器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6314605A JPH08172389A (ja) | 1994-12-19 | 1994-12-19 | 簡易型携帯電話器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6314605A JPH08172389A (ja) | 1994-12-19 | 1994-12-19 | 簡易型携帯電話器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08172389A true JPH08172389A (ja) | 1996-07-02 |
Family
ID=18055313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6314605A Pending JPH08172389A (ja) | 1994-12-19 | 1994-12-19 | 簡易型携帯電話器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08172389A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6272116B1 (en) | 1997-06-27 | 2001-08-07 | Nec Corporation | Power saving device |
| JP2009055472A (ja) * | 2007-08-28 | 2009-03-12 | Sharp Corp | 電気機器 |
-
1994
- 1994-12-19 JP JP6314605A patent/JPH08172389A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6272116B1 (en) | 1997-06-27 | 2001-08-07 | Nec Corporation | Power saving device |
| JP2009055472A (ja) * | 2007-08-28 | 2009-03-12 | Sharp Corp | 電気機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100479948B1 (ko) | 이동무선전화기 | |
| JP2676966B2 (ja) | シングルチップマイクロコンピュータ | |
| JP3905703B2 (ja) | データプロセッサ及びデータ処理システム | |
| JPH0744477B2 (ja) | 小型デジタル無線受信機 | |
| JPH01293742A (ja) | 移動電話端末 | |
| US6674821B1 (en) | Method and apparatus for reducing power consumption | |
| KR100309941B1 (ko) | 무선휴대단말기 | |
| JP3460736B2 (ja) | クロック制御回路 | |
| JPH09231194A (ja) | 携帯端末 | |
| US7293185B2 (en) | Clock control circuit and clock control method that switchingly supplies a high-speed clock and a low-speed clock | |
| JPH08172389A (ja) | 簡易型携帯電話器 | |
| JP2938039B1 (ja) | ディジタル復調装置 | |
| JP2000112756A (ja) | Ｃｐｕ動作制御装置および方法 | |
| JPH0799680A (ja) | 携帯型情報機器 | |
| JPH096483A (ja) | マイクロコンピュータ、及び携帯電話機 | |
| JPH10341187A (ja) | 携帯電話機 | |
| JP2003296292A (ja) | ポートサンプリング回路装置およびマイクロコンピュータ | |
| JPH1011415A (ja) | マイクロコンピュータにおけるクロック切替方法及びマイクロコンピュータにおけるクロック切替回路 | |
| JPH10107730A (ja) | Ｔｄｍａ携帯無線機の消費電力制御方式 | |
| JPS6010824A (ja) | 表示付選択呼出受信装置 | |
| JP2828132B2 (ja) | 移動電話端末及び移動電話端末の制御方法 | |
| JP2001005552A (ja) | 消費電力低減回路 | |
| JP2705311B2 (ja) | マイクロコンピュータ | |
| JPH11355198A (ja) | 無線通信装置 | |
| JP2722920B2 (ja) | クロック発振停止制御回路 |