JPH0799680A - 携帯型情報機器 - Google Patents

Abstract

(57)【要約】 【目的】 無線情報の受信を妨害する要因となる、情報
機器からの、不要な電磁輻射を制限し、無線情報を安定
して受信するための、手段を提供することを目的とす
る。 【構成】 ＣＰＵと、該ＣＰＵのアドレス空間に接続さ
れる主記憶装置と、該ＣＰＵと接続した周辺機器制御装
置と、データ入力装置と、データ出力装置と、ＩＯスロ
ットと、電力供給装置とから成る、携帯型情報機器にお
いて、無線による情報受信装置（ページャー）を、前記
ＩＯスロットに装着した場合、無線情報の受信時に、前
記ページャーの生成する制御信号に基づき、前記ＣＰＵ
の動作クロックを、一時的に低下、或は、停止させ、さ
らに、周辺装置の動作を、一時的に停止させたり、また
は、電源の投入を一時的に遅らせることを、特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は携帯型情報機器におい
て、無線による情報を受信する方法に関するものであ
る。

【０００２】

【従来の技術】携帯型情報機器における無線による情報
の受信を実現した従来の実施例を、図１５、図１６、図
１７に示す（米国特許５、０４３、７２１）。

【０００３】ここで、図１５は、従来の実施例の全体の
構成を示した概念図。図１６は従来の実施例の、無線に
よる情報を受信する装置（ページャー）の内部構成を示
した図。図１７は従来の実施例の携帯型情報機器の内部
構成を示した図である。

【０００４】図１５において、２２１は、データ入力装
置であるキーボード２２４と、データ出力装置であるデ
ィスプレイスクリーン２２２と、周辺装置を装着するた
めのアクセサリーポート（ＩＯスロット）２２３と、ハ
ウジング２２０とを備えた、携帯型情報機器本体。２２
６は、公衆電話回線接続用のデータ変換装置（以下モデ
ムと称す）２２７と、情報機器に接続するためのコネク
ター２２５とを備えた、携帯型情報機器２２１の周辺装
置の一つである、ページャーアクセサリーである。

【０００５】図１６において、２３８は、ＲＯＭ２６５
と、ＲＡＭ２６６を内蔵した、マイクロプロセッサー。
２３４は、水晶発振器。２３１は、データバックアップ
用ＲＡＭ。２３０は、アクセサリーポート２２３へ接続
するための、コネクター。２３２は、無線情報を受信す
るアンテナ。２３３は、受信した無線情報をデコードす
る装置（デコーダ）。２４０は、バックアップ用電池２
４１と、携帯型情報機器本体２２１からの電源供給線２
６２とを、スイッチ２３９で切り換えて、電源を供給す
る電源回路。２３６は、ページャーの機能を制御する手
続きを格納したＲＯＭ。２６４は、携帯型情報機器本体
２２１と通信するための、アドレス・データバス。２６
３は、ページャーアクセサリー２２６が、無線情報を受
信したことを、携帯型情報機器本体２２１に、伝達する
ための信号線（ＷＡＫＥ ＵＰ／ ＩＮＴＥＲＲＵＰ
Ｔ）。２３７は、外部通信用のモデムである。

【０００６】図１７において、２６１は、アクセサリー
ポート（ＩＯスロット）。２５５は、アドレス・データ
バス。２５８は、ＲＯＭ。２５７は、ＲＡＭ。２５６
は、キーボード。２５３は、マイクロプロセッサ。２５
４は、外部との通信の為のインターフェイス装置。２５
０は、ディスプレイスクリーン。２５１は、前記２５０
の制御装置。２５２は、電源回路。２５９は、アクセサ
リーポートからの、”ＷＡＫＥ ＵＰ ／ ＩＮＴＥＲ
ＲＵＰＴ”要求入力。２６０は、アクセサリーポートへ
の、電源供給線。２６７は、電池である。

【０００７】以上から構成される従来型の携帯型情報機
器において、無線情報を受信する方式の特徴は図１６の
信号線２６３に集約されている。つまり、携帯型情報機
器本体２２１が動作をしていない時に、ページャーアク
セサリー２２６が無線情報を受信すると、２６３の信号
線の状態が変化し、携帯型情報機器本体２２１の動作が
再開される。この働きを”ＷＡＫＥ ＵＰ”と称してい
る。

【０００８】また、携帯型情報機器２２１が動作状態に
ある場合、信号線２６３及び２５９は、本体の処理に対
して割り込みを要求する信号線として機能する。

【０００９】ここで前提となっているのは、ページャー
アクセサリー２２６が、安定していつでも無線情報を受
信できるということである。

【００１０】

【発明が解決しようとする課題】ところが、昨今のよう
に携帯型情報機器に搭載されているＣＰＵの処理速度が
向上すると、無線情報を安定して受信することが困難と
なる。

【００１１】アメリカ合衆国においては、すべての情報
機器に起因する不要電磁輻射の上限値が規定されてい
る。（ＦＣＣ ＲＵＬＥＳ ＰＡＲＴ１５）。しかし実
際にこの上限値を満たしていても、無線情報を載せた電
波の電界強度が、この上限値を下回っている場合、無線
情報を安定的に受信することは一般に困難である。

【００１２】また、携帯型情報機器の電源が切断されて
いる時、無線情報を受信しようとする事象と電源を投入
しようとする事象が同時に行われた場合、前述したよう
な不要電磁輻射の妨害が発生し、無線情報を安定的に受
信することが困難となる。

【００１３】従って本発明は、無線情報の受信を妨害す
る要因となる情報機器からの不要な電磁輻射を制限し、
無線情報を安定して受信するための手段を提供すること
を目的とする。

【００１４】

【課題を解決するための手段】本発明は、ＣＰＵと、該
ＣＰＵのアドレス空間に接続される主記憶装置と、デー
タ入力装置と、データ出力装置と、ＣＰＵや主記憶装置
以外の周辺機器を制御する周辺機器制御装置と、電力供
給装置と、ページャーとから成る、携帯型情報機器にお
いて、無線情報の受信時に、ページャーの生成する制御
信号に基づき、ＣＰＵの動作クロックを、一時的に低
下、或は停止させ、さらに、データ入力装置、データ出
力装置等の周辺装置の動作を一時的に停止させたり、ま
たは、電源の投入を一時的に遅らせることを、特徴とす
る。

【００１５】

【作用】本発明によれば、ページャーは無線情報を受信
する時刻の直前に、携帯型情報機器本体に割り込みをか
け、動作中のＣＰＵの動作クロックの速度を、一時的に
低下或は停止させ、更に、動作中の周辺装置の動作を一
時的に停止させたり、または、電源の投入を一時的に遅
らせることで、携帯型情報機器の動作に起因する不要な
電磁輻射を低減させることができる。

【００１６】

【実施例】

（実施例１）図１は、本発明の携帯型情報機器と、ペー
ジャーの外観を示したものである。

【００１７】ここで、１は、携帯型情報機器２のＩＯス
ロット３に装着できるカード形状のページャー。携帯型
情報機器２は、ＩＯスロット３の他に液晶表示装置４
と、キー入力装置５と、電源スイッチ６を有する。

【００１８】図２は、前記のページャー１の、内部構成
を示したブロック図である。

【００１９】ここで、１０は、水晶発振器。１１は、リ
アルタイムクロック（ＲＴＣ）２５を内蔵し、ページャ
ー全体の動作を制御する、マイクロプロセッサ。１３
は、無線信号を受信するためのアンテナ。１８は、アン
テナ１３で受信した無線信号を、マイクロプロセッサ１
１の読み取れる信号に、デコードするための装置（デコ
ーダ）。２０は、マイクロプロッセサ１１の、制御コー
ドを格納したＲＯＭ。１９は、マイクロプロセッサ１１
の動作領域と、デコードした無線信号を格納するため
の、ＲＡＭ。１２は、マイクロプロセッサ１１のローカ
ルバス。１４は、携帯型情報機器２の、ＩＯスロット３
に装着するためのコネクター。１５は、アドレスとデー
タのバス。１６は、ページャーが、無線情報を受信した
ことを、携帯型情報機器２に通知するための信号線（Ｒ
Ｉ＃；ＲＩＮＧ ＩＮＤＩＣＡＴＯＲ）。１７は、ペー
ジャーが、受信状態に入る時と、受信が終了したこと
を、携帯型情報機器２に通知するための、割り込み信号
線（ＩＲＱ＃；ＩＮＴＥＲＲＵＰＴ ＲＥＱＵＥＳ
Ｔ）。２１は、携帯型情報機器から供給される電源線。
２４は、ページャー内部のバックアップ用電源。２３
は、２１と２４を切り換えたり、電源を安定化させるた
めの、電源回路である。

【００２０】図３は、前記携帯型情報機器２の、内部構
成を示したブロック図である。

【００２１】ここで、３０は、携帯型情報機器の全体を
制御するＣＰＵ。３１は、ＩＯスロット３の信号線であ
る、アドレス・データバス４１と、割り込み信号線４２
（ＩＲＱ＃）と、ＲＩ＃ ４３とを制御する装置。４４
は、ページャー１からの割り込み要求４２（ＩＲＱ＃）
に応じて、ＣＰＵ ３０へ、最優先の割り込みを要求す
る、ＮＭＩ（ＮＯＮ ＭＡＳＫＡＢＬＥ ＩＮＴＥＲＲ
ＵＰＴ）。３２は、ＩＯスロット３のコネクター。４６
は、ＣＰＵ ３０のアドレス・データバス。３３は、Ｃ
ＰＵ ３０の主記憶装置であるＲＡＭ。３４は、ＣＰＵ
３０の制御コードを格納するＲＯＭ。３５は、液晶表
示装置３７を制御する装置。３６は、キー入力装置３８
の制御装置。４０は、水晶振動子。３９は、ＣＰＵ ３
０からのＣＰＵクロック制御信号４５を受けて、ＣＰＵ
３０へクロック４７を出力する装置。４８は、内蔵さ
れた電池４９から、携帯型情報機器全体の、電力５０
（ＶＣＣ）を作る電源装置である。

【００２２】図４は、図３のＣＰＵクロック制御装置３
９の、内部構成を示したブロック図である。

【００２３】図５は、図４をさらに詳しく説明した図で
ある。

【００２４】ここで、６０は、水晶振動子。６１は、発
振回路。６２は、ＣＰＵからの制御信号６３をもとに、
ＣＰＵへのクロック６４を生成する回路（ここではディ
バイダ；分周回路）である。

【００２５】６１の発振回路は、図５において、６６の
水晶振動子と、６５の抵抗器、６８、６９のコンデンサ
ー、６７の反転ゲートとで、構成される。６２のクロッ
ク生成回路は、７０、７３のＤフリップフロップと、７
２のセレクタとで、構成される。

【００２６】図５の回路の動作を示したものが、図６の
タイミングチャートである。

【００２７】ここで、８１は、反転ゲート６７から出力
される波形。８２は、フリップフロップ７３の出力で、
ＣＰＵへのクロック出力となる７４の波形。８４は、前
記７３の反転出力である７６の波形。８４は、フリップ
フロップ７０の出力である７５の波形。８５は、セレク
タ７２の制御信号である７１の波形（ＣＰＵクロック制
御信号）。８０は、前記制御信号８５の変化するタイミ
ングを示している。

【００２８】この図から、制御信号８５（図３の４５、
図４の６３、図５の７１に当たる）の状態が変化する、
８０のタイミングで、ＣＰＵへのクロック出力８２（図
３の４７、図４の６４、図５の７４に当たる）の周波数
が、２分の１に低下していることが分かる。

【００２９】図７は、携帯型情報機器２とページャー１
の全体の、処理の流れを表した図である。

【００３０】ここで、８６は、ページャー１の動作状態
を示した図。９１は、ＣＰＵ ３０の動作クロック４７
の波形。９２は、ＣＰＵ ３０の動作状態を示した図。
９６は、ページャー１か携帯型情報機器２への、割り込
み信号を示した波形。９９は、ページャー１からのＲＩ
＃信号を示した波形。１０１は、ＩＯスロット制御装置
３１からＣＰＵ ３０への最優先割り込み信号線、ＮＭ
Ｉ ４４の波形。８７は、ＣＰＵ ３０が、不要電磁輻
射を低減させる状態（これを、ＤＯ ＮＯＴＤＩＳＴＵ
ＲＢ ＭＯＤＥ、略して、ＤＮＤモードと称す）に移行
するタイミング。８９は、ＤＮＤモードが終了するタイ
ミング。８８は、ページャーが無線情報を受信中である
ことを示し、９０は、ページャーが受信してデコードし
た情報を、携帯型情報機器へ転送していることを、示し
ている。

【００３１】電波を受信する時刻が迫ると、ページャー
１は、ＩＲＱ＃ １７を発生させ（９７）、これを受け
取ったＩＯスロット制御装置３１は、ＣＰＵ ３０へ最
優先の割り込みＮＭＩ ４４を発生させる。すると、Ｃ
ＰＵ ３０は、ＮＭＩルーチン（９３）の中で、ＩＯス
ロット制御装置３１を通じてＮＭＩの発生要因を調べ、
ページャーからの要求であることを知ると直ちに、クロ
ックの発振周波数を下げて、不要な電磁輻射を低下させ
るモード（ＤＮＤモード）に移行する（９４）。

【００３２】次に、ページャー１は、無線情報を受信し
終ると、ＩＲＱ＃ １７と、ＲＩ＃を発生させ（９８と
１００）、携帯型情報機器２へ通知する。すると、ＩＯ
スロット制御装置３１は、ＮＭＩを再度生成させ（１０
３）、ＣＰＵ ３０は、ＮＭＩルーチン９５の中で、ク
ロックの発振周波数を元に戻すとともに、ページャーか
ら、デコードされた無線情報を受け取る。

【００３３】（実施例２）本発明の請求項３に該当する
実施例を示したのが、図８から、図１１である。

【００３４】本発明の携帯型情報機器と、ページャーの
外観は、実施例１の図１と同じである。携帯型情報機器
の内部構成は、実施例１の図３と同等であるが、ＣＰＵ
３０の種類と、ＣＰＵクロック制御装置３９の、内部
構成と動作が異なる。ページャーの内部構成は、実施例
１の図２と同じである。

【００３５】本発明で使用するＣＰＵは、動作クロック
を停止させても、内部のレジスターの状態を保持するこ
とのできる、スタティック型のＣＰＵである。

【００３６】図８は、図３のＣＰＵクロック制御装置３
９の、内部構成を示した、ブロック図である。

【００３７】図９は、図８をさらに詳しく説明した図で
ある。

【００３８】ここで、１１０は、水晶振動子。１１１
は、発振回路。１１２は、ＣＰＵ ３０、或は、ＩＯス
ロット制御装置３１からの制御信号１１４をもとに、Ｃ
ＰＵへのクロック１１３を生成する回路（ここではクロ
ックＯＮ／ＯＦＦ回路）である。

【００３９】１１１の発振回路は、図９において、１２
０の水晶振動子と、１１５の抵抗器、１２２、１２３の
コンデンサー、１２１の反転ゲートとで、構成される。
１１２のクロック生成回路は、１１８のＤフリップフロ
ップと、１１７のセレクタとで、構成される。

【００４０】図９の回路の動作を示したものが、図１０
のタイミングチャートである。

【００４１】ここで、１３１は、反転ゲート１２１から
出力される波形。１３２は、フリップフロップ１１８の
出力で、ＣＰＵへのクロック出力となる１１９の波形。
１３３は、前記１１９の反転出力の波形。１３４は、セ
レクタ１１７の、一方の入力信号Ａ（１２５）。１３５
は、セレクタ１１７の制御信号である１１６の波形（Ｃ
ＰＵクロック制御信号）。１３０は、前記制御信号１１
６の変化するタイミングを示している。

【００４２】この図から、制御信号１１６（図３の４
５、図８の１１４、図９の１１６に当たる）の状態が変
化する、８０のタイミングで、ＣＰＵへのクロック出力
１１９（図３の４７、図８の１１３、図９の１１９に当
たる）が、停止していることが分かる。

【００４３】図１１は、携帯型情報機器２とページャー
１の全体の、処理の流れを表した図である。

【００４４】ここで、１３６は、ページャー１の動作状
態を示した図。１４１は、ＣＰＵ３０の動作クロック１
１３の波形。１４２は、ＣＰＵ ３０の動作状態を示し
た図。１４５は、ページャー１か携帯型情報機器２へ
の、割り込み信号を示した波形。１４８は、ページャー
１からのＲＩ＃信号を示した波形。１５０は、ＩＯスロ
ット制御装置３１からＣＰＵ ３０への最優先割り込み
信号線、ＮＭＩ ４４の波形。１３７は、ＣＰＵ ３０
が、不要電磁輻射を低減させる、ＤＮＤモードに移行す
るタイミング。１３９は、ＤＮＤモードが終了するタイ
ミング。１３８は、ページャーが無線情報を受信中であ
ることを示し、１４０は、ページャーが受信してデコー
ドした情報を、携帯型情報機器へ転送していることを、
示している。

【００４５】電波を受信する時刻が迫ると、ページャー
１は、ＩＲＱ＃ １７を発生させ（１４６）、これを受
け取ったＩＯスロット制御装置３１は、ＣＰＵ ３０へ
最優先の割り込みＮＭＩ ４４を発生させる。すると、
ＣＰＵ ３０は、ＮＭＩルーチン（１４３）の中で、Ｉ
Ｏスロット制御装置３１を通じてＮＭＩの発生要因を調
べ、ページャーからの要求であることを知ると直ちに、
クロックの発振を止めて、不要な電磁輻射を低下させる
モード（ＤＮＤモード）に移行する（１５２）。

【００４６】次に、ページャー１は、無線情報を受信し
終ると、ＩＲＱ＃ １７と、ＲＩ＃を発生させ（１４７
と１４９）、携帯型情報機器２へ通知する。すると、Ｉ
Ｏスロット制御装置３１は、ＮＭＩを再度生成させ（１
５３）、ＣＰＵ ３０は、ＮＭＩ発生と同期して、クロ
ックの発振周波数を元に戻すとともに、ページャーか
ら、デコードされた無線情報を受け取る。

【００４７】ここで、停止したＣＰＵクロックを再起動
させるために、ＣＰＵ ３０の内部回路に依らず、ＩＯ
スロット制御装置で直接、クロック制御信号を生成して
も同等の効果が得られる。

【００４８】（実施例３）本発明の請求項２に該当する
実施例を示したのが、図１２である。

【００４９】本発明の携帯型情報機器と、ページャーの
外観は、実施例１の図１と同じである。また、ページャ
ーの内部構成は、実施例１の図２と同じである。図１２
は、前記携帯型情報機器２の、内部構成を示したブロッ
ク図である。

【００５０】ここで、１６０は、携帯型情報機器の全体
を制御するＣＰＵ。１６２は、ＩＯスロット３の信号線
である、アドレス・データバス１６３と、割り込み信号
線１６５（ＩＲＱ＃）と、ＲＩ＃ １６６とを制御する
装置。１６１は、ページャー１からの割り込み要求１６
５（ＩＲＱ＃）に応じて、ＣＰＵ １６０へ、最優先の
割り込みを要求する、ＮＭＩ。１６４は、ＩＯスロット
３のコネクター。１６９は、ＣＰＵ １６０のアドレス
・データバス。１６７は、ＣＰＵ ３０の主記憶装置で
あるＲＡＭ。１６８は、ＣＰＵ １６０の制御コードを
格納するＲＯＭ。１７３は、液晶表示装置１７５を制御
する装置。１８０は、キー入力装置１７８の制御装置。
１７６は、水晶振動子。１７２は、ＣＰＵ １６０から
のＣＰＵクロック制御信号１７０を受けて、ＣＰＵ １
６０へクロック１７１を出力する装置。１７７は、磁気
２次記憶装置１８１を制御する装置。１８２は、前記磁
気２次記憶装置の動作を制御する信号線。１８４は、内
蔵された電池１８５から、携帯型情報機器全体の、電力
１８３（ＶＣＣ）を作る電源装置である。

【００５１】本発明は、ＣＰＵ １６０のクロック１７
１と、周辺装置である磁気２次記憶装置１８１と、ＬＣ
Ｄ表示装置１７５と、キー入力装置１７８の動作を、ペ
ージャー１からの割り込み信号線ＩＲＱ＃（１６５）
と、ＲＩ＃（１６６）とで、制御することを特徴として
いるが、ＣＰＵ クロックの制御方法は、実施例１記載
の、図４、図５、図６がそのまま適用できる。

【００５２】実施例１の図７においては、８７で示され
るタイミングで、ＣＰＵのクロックを低下させている
が、本発明においては、同時に、前記周辺装置の動作
を、制御線１８２、１７４、１７９を用いて一時的に停
止させ、ＤＮＤモードを実現している。ページャーが受
信を終了すると、８９で示されるタイミングで、ＣＰＵ
のクロックと、前記周辺装置１８１と１７５、１７８の
動作が、復元される。

【００５３】（実施例４）図１２において、ＣＰＵクロ
ック制御装置１７２を図８と図９で示す回路で実現した
ものが、請求項４の発明に該当する。

【００５４】本発明の携帯型情報機器と、ページャーの
外観は、実施例１の図１と同じである。

【００５５】ページャーの内部構成は、実施例１の図２
と同じである。

【００５６】本発明の機器の動作原理は、実施例２の図
１１を援用できる。

【００５７】つまり、本発明の携帯型情報機器とページ
ャーは、図１１の動作図において、１３７のタイミング
で、ＣＰＵ １６０の動作クロック１７１を停止させ、
同時に、周辺装置である磁気２次記憶装置１８１と、Ｌ
ＣＤ表示装置１７５と、キー入力装置１７８の動作を、
一時的に停止させ、ページャーの受信が終了した１３９
のタイミングで、ＣＰＵ １６０のクロック１７１と、
前記周辺装置１８１と１７５、１７８の動作が、復元さ
れることを特徴としている。

【００５８】（実施例５）図１３は、請求項５記載の携
帯型情報機器の、実施例の内部構成を示したブロック図
である。本発明の、携帯型情報機器とページャーの外観
は、図１で示される。また、ページャーの内部構成は、
図２で示される。

【００５９】ここで、１９４は、携帯型情報機器の全体
を制御するＣＰＵ。１９６は、ＩＯスロット３の信号線
である、アドレス・データバス１９７と、割り込み信号
線２００（ＩＲＱ＃）と、ＲＩ＃ ２０１とを制御する
装置。１９５は、ページャー１からの割り込み要求２０
０（ＩＲＱ＃）に応じて、ＣＰＵ １９４へ、最優先の
割り込みを要求する、ＮＭＩ。１９８は、ＩＯスロット
３のコネクター。１９９は、ＣＰＵ １９４のアドレス
・データバス。２０６は、ＣＰＵ １９４の主記憶装置
であるＲＡＭ。２０７は、ＣＰＵ １９４の制御コード
を格納するＲＯＭ。２０８は、液晶表示装置２１０を制
御する装置。２１３は、キー入力装置２１１の制御装
置。２０５は、水晶振動子。２０４は、ＣＰＵ １９４
からのＣＰＵクロック制御信号２０３を受けて、ＣＰＵ
１９４へクロック２０２を出力する装置。１９１は、
内蔵された電池１９２から、携帯型情報機器全体の電力
１９３（ＶＣＣ）を作るとともに、電源スイッチ１９０
を制御する、電源装置である。

【００６０】本発明は、携帯型情報機器の電源スイッチ
１９０が、ＯＦＦ状態になって、ＶＣＣ １９３に電力
が供給されていない時、ＩＯスロット３に装着されたペ
ージャー１が、無線情報を受信しようとした場合に、電
源スイッチ１９０が押されて、ＶＣＣ １９３が供給さ
れ、携帯型情報機器の動作が始まり、無線情報の受信を
妨害するノイズが発生するのを、防止できる。

【００６１】ページャーは、無線情報を受信しようとす
る場合、ＩＲＱ＃ ２００の信号を発生させ、携帯型情
報機器側に通知する。電源装置１９１は、その状態を監
視して、ＩＲＱ＃ ２００にローレベルのパルスが出力
されると、電源スイッチ１９０が押されても、ＶＣＣ
１９３の供給を、無線情報の受信が終了するまで、遅延
させる。

【００６２】この一連の動作を説明したのが、図１４で
ある。２１４は、ページャー１が受信状態に入るタイミ
ングを示し、２１５は、受信が終了するタイミングを示
している。２１６は、ページャー１が受信状態に入るこ
とを通知する最初のパルス。２１７は、ページャー１の
受信が終了したことを通知するパルス。２１８は、受信
した無線情報をデコードして、携帯型情報機器へ、デー
タを送る準備が整ったことを示すパルスである。２１４
と２１５の間が、電源の供給を遅らせる期間である。

【００６３】

【発明の効果】本発明によれば、ページャーは、無線情
報を受信する時刻の直前に、携帯型情報機器本体に、割
り込みをかけ、動作中のＣＰＵの動作クロックの速度
を、一時的に低下、或は、停止させ、更に、動作中の周
辺装置の動作を、一時的に停止させたり、電源の投入を
一時的に遅らせることで、携帯型情報機器の動作に起因
する、不要な電磁輻射を低減させ、ページャーの無線情
報の受信を、安定的に行わせることができる。

【図面の簡単な説明】

【図１】本発明の携帯型情報機器と、ページャーの外観
を示した図。

【図２】ページャーの、内部構成を示したブロック図。

【図３】請求項１と請求項３記載の携帯型情報機器の、
内部構成を示したブロック図。

【図４】図３記載のＣＰＵクロック制御装置の、内部構
成を示したブロック図。

【図５】図４記載のＣＰＵクロック制御装置の、具体的
な回路を示した図。

【図６】図５記載のＣＰＵクロック制御装置の、動作タ
イミングを示した図。

【図７】請求項１記載の、携帯型情報機器とページャー
の、全体の動作の流れを示した図。

【図８】請求項３に対応する、ＣＰＵクロック制御装置
の、内部構成を示したブロック図。

【図９】図８記載のＣＰＵクロック制御装置の、具体的
な回路を示した図。

【図１０】図９記載のＣＰＵクロック制御装置の、動作
タイミングを示した図。

【図１１】請求項３記載の、携帯型情報機器とページャ
ーの、全体の動作の流れを示した図。

【図１２】請求項２と請求項４記載の携帯型情報機器
の、内部構成を示したブロック図。

【図１３】請求項５記載の携帯型情報機器の、内部構成
を示したブロック図。

【図１４】請求項５記載の、携帯型情報機器とページャ
ーの、全体の動作の流れを示した図。

【図１５】従来技術の、携帯型情報機器とページャー
の、外観を示した図。

【図１６】従来技術の、ページャーの内部構成を示した
ブロック図。

【図１７】従来技術の、携帯型情報機器の内部構成を示
したブロック図。

【符号の説明】

１：ページャー ２：携帯型情報機器 ３：ＩＯスロット ４：ＬＣＤ表示装置 ５：キー入力装置 ６：電源スイッチ １０：水晶発振器 １１：マイクロプロセッサ １２：マイクロプロセッサのローカルバス １３：アンテナ １４：コネクター １５：アドレス・データバス １６：ＲＩ＃ １７：ＩＲＱ＃ １８：デコーダ １９：ＲＡＭ ２０：ＲＯＭ ２１：電源供給線 ２２：電源装置 ２３：ＶＣＣ ２４：バックアップ電池 ２５：ＲＴＣ ３０：ＣＰＵ ３１：ＩＯスロット制御装置 ３２：ＩＯスロットコネクター ３３：ＲＡＭ ３４：ＲＯＭ ３５：ＬＣＤ表示制御装置 ３６：キー入力制御装置 ３７：ＬＣＤ表示装置 ３８：キー入力装置 ３９：ＣＰＵクロック制御装置 ４０：水晶振動子 ４１：ＩＯスロットアドレス・データバス ４２：ＩＲＱ＃ ４３：ＲＩ＃ ４４：ＮＭＩ ４５：ＣＰＵクロック制御信号 ４６：ＣＰＵアドレス・データバス ４７：ＣＰＵクロック ４８：電源回路 ４９：電池 ５０：ＶＣＣ ６０：水晶振動子 ６１：発振回路 ６２：分周回路 ６３：ＣＰＵクロック制御信号 ６４：ＣＰＵクロック出力端子 ６５：抵抗器 ６６：水晶振動子 ６７：反転ゲート ６８、６９：コンデンサー ７０、７３：Ｄフリップフロップ ７１：ＣＰＵクロック制御信号 ７２：セレクタ ７４：ＣＰＵクロック出力端子 ７５：Ｑ出力 ７６：Ｑ反転出力 ８０：ＣＰＵクロック制御の変化するタイミング ８１：発振回路の出力波形 ８２：７３のＱ出力 ８３：７３のＱ反転出力 ８４：７０のＱ出力 ８５：ＣＰＵクロック制御信号 ８６：ページャーの状態 ８７：ＤＮＤモードの開始 ８８：ページャーの受信状態 ８９：ＤＮＤモードの終了 ９０：ページャーからのデータ転送 ９１：ＣＰＵクロックの波形 ９２：ＣＰＵの状態 ９３：ＮＭＩルーチン ９４：ＤＮＤモード ９５：ＮＭＩルーチン ９６：ＩＲＱ＃の状態 ９７：ＩＲＱ＃の最初のパルス ９８：ＩＲＱ＃の次のパルス ９９：ＲＩ＃の状態 １００：ＲＩ＃のパルス １０１：ＮＭＩの状態 １０２：ＮＭＩの最初のパルス １０３：ＮＭＩの次のパルス １１０：水晶振動子 １１１：発振回路 １１２：ＣＰＵクロックＯＮ・ＯＦＦ回路 １１３：ＣＰＵクロック出力端子 １１４：ＣＰＵクロック制御信号 １１５：抵抗器 １１６：ＣＰＵクロック制御信号 １１７：セレクタ １１８：Ｄフリップフロップ １１９：ＣＰＵクロック出力端子 １２０：水晶振動子 １２１：反転ゲート １２２、１２３：コンデンサ １３０：ＣＰＵクロック制御の変化するタイミング １３１：発振回路の出力波形 １３２：１１８のＱ出力 １３３：１１８のＱ反転出力 １３４：１１７のＡ入力 １３５：ＣＰＵクロック制御信号 １３６：ページャーの状態 １３７：ＤＮＤモードの開始 １３８：ページャーの受信状態 １３９：ＤＮＤモードの終了 １４０：ページャーからのデータ転送 １４１：ＣＰＵクロックの波形 １４２：ＣＰＵの状態 １４３：ＮＭＩルーチン １４４：ＮＭＩルーチン １４５：ＩＲＱ＃の状態 １４６：ＩＲＱ＃の最初のパルス １４７：ＩＲＱ＃の次のパルス １４８：ＲＩ＃の状態 １４９：ＲＩ＃のパルス １５０：ＮＭＩの状態 １５１：ＮＭＩの最初のパルス １５２：ＤＮＤモード １５３：ＮＭＩの次のパルス １６０：ＣＰＵ １６１：ＮＭＩ １６２：ＩＯスロット制御装置 １６３：ＩＯスロットアドレス・データバス １６４：ＩＯスロットコネクター １６５：ＩＲＱ＃ １６６：ＲＩ＃ １６７：ＲＡＭ １６８：ＲＯＭ １６９：ＣＰＵアドレス・データバス １７０：ＣＰＵクロック制御信号 １７１：ＣＰＵクロック １７２：ＣＰＵクロック制御装置 １７３：ＬＣＤ表示制御装置 １７４：ＬＣＤ表示装置制御信号 １７５：ＬＣＤ表示装置 １７６：水晶振動子 １７７：磁気２次記憶制御装置 １７８：キー入力装置 １７９：キー入力装置制御信号 １８０：キー入力制御装置 １８１：磁気２次記憶装置 １８２：磁気２次記憶装置制御信号 １８３：ＶＣＣ １８４：電源回路 １８５：電池 １９０：電源スイッチ １９１：電源回路 １９２：電池 １９３：ＶＣＣ １９４：ＣＰＵ １９５：ＮＭＩ １９６：ＩＯスロット制御装置 １９７：ＩＯスロットアドレス・データバス １９８：ＩＯスロットコネクター １９９：ＣＰＵアドレス・データバス ２００：ＩＲＱ＃ ２０１：ＲＩ＃ ２０２：ＣＰＵクロック ２０３：ＣＰＵクロック制御信号 ２０４：ＣＰＵクロック制御装置 ２０５：水晶振動子 ２０６：ＲＡＭ ２０７：ＲＯＭ ２０８：ＬＣＤ表示制御装置 ２０９：ＬＣＤ表示装置制御信号 ２１０：ＬＣＤ表示装置 ２１１：キー入力装置 ２１２：キー入力装置制御信号 ２１３：キー入力制御装置 ２１４：電源スイッチの投入を遅延させる期間の開始 ２１５：電源スイッチの投入を遅延させる期間の終了 ２１６：ＩＲＱ＃の最初のパルス ２１７：ＩＲＱ＃の次のパルス ２１８：ＲＩ＃のパルス ２２０：ハウジング ２２１：携帯型情報機器の本体 ２２２：ディスプレイスクリーン ２２３：アクセサリーポート ２２４：キーボード ２２５：コネクタ ２２６：ページャーアクセサリー ２２７：モデム ２３０：コネクタ ２３１：ＲＡＭ ２３２：アンテナ ２３３：デコーダ ２３４：水晶発振器 ２３６：ＲＯＭ ２３７：モデム ２３８：マイクロプロセッサ ２３９：電源切り替えスイッチ ２４０：電源回路 ２４１：バックアップ用電池 ２５０：ディスプレイスクリーン ２５１：ディスプレイスクリーン制御装置 ２５２：電源回路 ２５３：マイクロプロセッサ ２５４：外部通信インターフェイス ２５５：アドレス・データバス ２５６：キーボード ２５７：ＲＡＭ ２５８：ＲＯＭ ２５９：ＷＡＫＥ ＵＰ ／ ＩＮＴＥＲＲＵＰＴ ２６０：電源供給線 ２６１：アクセサリーポート ２６２：電源供給線 ２６３：ＷＡＫＥ ＵＰ ／ ＩＮＴＥＲＲＵＰＴ ２６４：アドレス・データバス ２６５：ＲＯＭ ２６６：ＲＡＭ ２６７：電池

Claims (5)

【特許請求の範囲】
1. 【請求項１】中央処理装置（以下ＣＰＵと略す）と、該
   ＣＰＵのアドレス空間に接続される主記憶装置と、デー
   タ入力装置と、データ出力装置と、ＣＰＵや主記憶装置
   以外の周辺機器（前記データ入力装置や、データ出力装
   置等）を制御する周辺機器制御装置と、電力供給装置
   と、無線による情報受信装置（以下、ページャーと称
   す）とから成る、携帯型情報機器において、無線情報の
   受信時に、ページャーの生成する制御信号に基づき、Ｃ
   ＰＵの動作クロックを、一時的に低下させることを特徴
   とした、携帯型情報機器。
2. 【請求項２】前記携帯型情報機器において、ページャー
   の生成する制御信号に基づき、ＣＰＵの動作クロックと
   周辺機器の動作を一時的に低下させることを特徴とし
   た、請求項１記載の携帯型情報機器。
3. 【請求項３】動作クロックを停止しても、内部の状態を
   保持し、再度クロックが供給された時、動作を再開する
   ＣＰＵ（以下スタティックＣＰＵと略す）を有する前記
   携帯型情報機器において、ページャーの生成する制御信
   号に基づき、前記スタティックＣＰＵの動作クロック
   を、一時的に停止させることを特徴とした、携帯型情報
   機器。
4. 【請求項４】前記携帯型情報機器において、ページャー
   の生成する制御信号に基づき、スタティックＣＰＵの動
   作クロックと周辺機器の動作を一時的に停止させること
   を特徴とした、請求項３記載の携帯型情報機器。
5. 【請求項５】電力供給装置が作動スイッチを持ち、ペー
   ジャーが独自にバックアップ用電池を持つ前記携帯型情
   報機器において、携帯型情報機器の電力供給装置以外に
   電力が供給されていない時に、無線情報を受信する場
   合、ページャーの生成する制御信号に基づき、前記電力
   供給装置の作動スイッチの動作を一時的に遅延させるこ
   とを特徴とした、携帯型情報機器。