JPH11355198A - 無線通信装置 - Google Patents

無線通信装置

Info

Publication number
JPH11355198A
JPH11355198A JP10161192A JP16119298A JPH11355198A JP H11355198 A JPH11355198 A JP H11355198A JP 10161192 A JP10161192 A JP 10161192A JP 16119298 A JP16119298 A JP 16119298A JP H11355198 A JPH11355198 A JP H11355198A
Authority
JP
Japan
Prior art keywords
clock
circuit
processor
speed oscillation
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10161192A
Other languages
English (en)
Inventor
Yoshinori Adachi
義徳 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10161192A priority Critical patent/JPH11355198A/ja
Publication of JPH11355198A publication Critical patent/JPH11355198A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Mobile Radio Communication Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 【課題】 プロセッサのスリープ時でも、高速発振回
路、低速発振回路、タイマ、同期回路等は動作しており
消費電力を低減することは困難であった。 【解決手段】 間欠受信時にプロセッサ1がレジスタ4
へ制御データを書込み、これにより、高速発振回路6の
動作は停止し、切替回路5はRTC7からの低周波数の
クロックCK2を選択し、プロセッサ1、同期回路2、
レジスタ4等へ供給し、同期回路2はその動作を停止し
て消費電力を低減した無線通信装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、TDMA方式の
通信システムにおける携帯端末等の無線通信装置に関す
るものである。
【0002】
【従来の技術】図4は、特開平8−172389号公報
に示された従来の無線通信装置を示す構成図であり、図
において、100は中央処理装置(CPU:Centr
alProcessing Unit、以下では、プロ
セッサという)、105は高速の周波数のクロックCK
10を発振し出力する高速発振回路、106は低速の周
波数のクロックCK20を発振し出力する低速発振回
路、104は高速発振回路105および低速発振回路1
06から出力されたクロックCK10、CK20を切り
替え、例えば、プロセッサ100へ選択されたクロック
を、クロックCK30として出力する切替回路である。
107および108はデータを格納するレジスタ、10
9はタイマ、111は使用者が操作を行うテンキー、1
10はテンキー111から送信されたコマンドを入力す
るキースキャンである。112は入出力回路(I/
O)、113はプロセッサ100、レジスタ107、1
08、タイマ109、キースキャン110等が接続され
データの送受信を行うデータバスである。
【0003】次に動作について説明する。図4に示した
従来の無線通信装置では、プロセッサ100は、通話時
と待ち受けの論理制御信号の受信時においては、高速発
振回路105から出力されるクロックCK10に基づい
て動作し、待ち受け時の論理制御信号の受信後、次の論
理制御信号を受信するまでは、低速発振回路106から
出力されるクロックCK20に基づいて動作しており、
これにより受信状態における無線通信装置の消費電力を
低減するように構成されている。
【0004】
【発明が解決しようとする課題】このように、従来の無
線通信装置は以上のように構成されているので、TDM
A信号を待ち受けている間、プロセッサ100は間欠時
(スリープモード)になっているが、タイマ109、高
速発振回路105、低速発振回路106等の回路は動作
しているため大幅に消費電力を低減することは困難であ
るという課題があった。
【0005】また、図4に示した従来の無線通信装置を
開示している特開平8−172389号公報では、フレ
ーム同期に関する記述が無いが、タイマの設定値より低
速クロックで動作中も同期回路により同期していること
が予想され、これにより低速発振回路106から出力さ
れる低速のクロックCK20は、高速発振回路105か
ら出力される高速のクロックCK10の2の階乗の分周
比か、もしくは同期のクロックは全く別のクロックが使
用されていると考えられる。
【0006】さらに、従来の無線通信装置は、タイマ機
能を備えたリアルタイムクロック(RTC)や高速の周
波数発振器である高速発振回路105に加え、低速の周
波数発振器である低速発振回路106をも備えているた
め、その分コストが高くなってしまうという課題もあっ
た。
【0007】この発明は上記のような課題を解決するた
めになされたもので、無線通信装置に組み込まれている
RTCから出力されるクロックを利用し、製造コストを
低減でき、かつ消費電力を低減可能な無線通信装置を得
ることを目的とする。
【0008】
【課題を解決するための手段】この発明に係る無線通信
装置は、待ち受け時に基地局からのぺージング(指定呼
出)を間欠受信する無線通信装置であり、全体の動作を
管理し制御するプロセッサと、通話時及び制御信号の受
信時に使用される周波数の第1のクロックを発振し出力
する高速発振回路と、前記第1のクロックの周波数より
低い周波数の第2のクロックを発振し出力するリアルタ
イムクロックと、前記第1のクロックと前記第2のクロ
ックのいずれかを選択し、選択したクロックを前記プロ
セッサヘ出力する切替回路と、前記プロセッサから送信
される制御データに基づいて、前記高速発振回路の動作
および切替回路の動作を制御する制御手段と、所定の値
を持つ間欠時間が前記プロセッサにより設定され、設定
された時間になると割り込み要求を出力するタイマと、
前記タイマおよび前記タイマ以外の回路から出力された
割り込み要求を受信し、受信した割り込み要求を前記プ
ロセッサへ送信する割込回路とを備えている。前記プロ
セッサは、前記間欠時間中に前記レジスタへ制御データ
を書き込むことにより、前記第2のクロックが出力され
るように前記切替回路を制御し、かつ前記高速発振回路
の動作が停止状態となるように前記高速発振回路を制御
する。これにより、前記間欠時に、前記高速発信回路の
動作が停止され、かつ前記切替回路は前記第2のクロッ
クを出力して、前記プロセッサ、受信回路で受信した電
波の同期を取るための同期回路、前記レジスタを前記第
2のクロックで動作させることを特徴とする待ち受け時
に基地局からのぺージングを間欠受信するものである。
このように、無線通信装置の時計機能として使用されて
いるリアルタイムクロック(RTC)から出力で発振さ
れ出力されたクロック(一般に、32.768kHzま
たはその2の階乗の分周クロック)に基づいて、間欠受
信中は、前記プロセッサ、前記同期回路等が動作する
為、消費電力を低減でき、また、従来の無線通信装置の
ように低速発振回路を必要としないものである。
【0009】この発明に係る無線通信装置は、割込回路
が受信した割り込み要求が、タイマから出力された割り
込み要求である場合、プロセッサはレジスタへ制御デー
タを書き込むことで、高速発振回路を動作させ、さらに
切替回路が前記高速発振回路から出力された第1のクロ
ックへ切り替え、かつ出力するように制御する。そし
て、前記プロセッサ、同期回路、レジスタは前記第1の
クロックに基づいて動作するものである。
【0010】この発明に係る無線通信装置は、制御手段
はレジスタで構成され、前記レジスタ内の所定のビット
の値により切替回路、高速発振回路の動作が制御される
ものである。
【0011】この発明に係る無線通信装置は、制御手段
はショットパルスを入力し動作するスイッチで構成さ
れ、前記プロセッサは前記ショットパルスを前記スイッ
チへ送信して、切替回路および高速発振回路の動作を制
御するものである。
【0012】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1は、この発明の実施の形態1による
無線通信装置を示すブロック図であり、図において、1
は中央処理装置(CPU、以下、プロセッサという)、
2はフレーム同期回路(以下、同期回路という)、3は
受信回路、4はレジスタ(制御手段)、5は切替回路、
6は高速のクロックCKを発振し出力する高速発振回
路、7は無線通信装置の時計機能として使用されている
タイマ機能を持つリアルタイムクロック(RTC)、8
は入出力回路(I/O)、9はタイマ、10は割込回
路、そして11はアドレス、データ、制御データを送受
信するためのバス群であり、例えば、アドレスバス、デ
ータバス、制御バス等を含んでいる。この無線装置は、
TDMA方式の通信システムにおいて、携帯端末等の装
置である。
【0013】次に動作について説明する。図1に示す実
施の形態1の無線通信装置は、受信回路3を介して、待
ち受け時に基地局からのぺージング(指定呼出)を間欠
受信する。高速発振回路6は、例えば、周波数が19.
44MHzの高速のクロックCK1(第1のクロック)
を発振し、切替回路5へ出力する。また、プロセッサ1
によりレジスタ4内に書き込まれ格納された制御データ
に基づいて、高速発振回路6の発振のオン/オフ動作が
制御される。例えば、プロセッサ1はレジスタ4へ制御
データを送信し書き込む。そして、レジスタ4内の高速
発振回路6に対応するビットの値に基づいて、高速発振
回路6の動作は制御される。
【0014】尚、この実施の形態1では、制御手段とし
てレジスタ4を用いたが、この発明はこれに限定され
ず、例えば、スイッチ(図示せず)等でも良く、プロセ
ッサ1から出力された制御信号としてのショットパルス
に基づいて、高速発振回路6に対応するスイッチからが
高速発振回路6の動作を制御する構成にしても良い。
【0015】リアルタイムクロック7は、高速発振回路
6から出力された2の階乗の分周比を持たない低い周波
数、例えば、周波数が32.768kHzの低速のクロ
ックCK2(第2のクロック)を生成し、切替回路5お
よびタイマ9へ出力する。
【0016】切替回路5は、プロセッサ1によりレジス
タ4内に書き込まれ格納された制御データに基づいて、
高速発振回路6から出力されたクロックCK1か、ある
いはリアルタイムクロック7から出力されたクロックC
K2のいずれかを選択し、プロセッサ1、同期回路2、
及びレジスタ4へ選択されたクロックを供給する。
【0017】同期回路2は、受信回路3により受信され
たデータを用いて、フレーム同期を獲得する回路であ
り、高速発振回路6から出力されるクロックCK1を入
力し、このクロックCK1で動作するときのみフレーム
同期を維持できる。また、同期回路2が、リアルタイム
クロック7から出力されたより低い周波数のクロックC
K2を切替回路5を経由して入力し使用する場合では、
スタンバイ状態に設定される、即ち、同期回路2の動作
は停止する。
【0018】タイマ9は、常時、リアルタイムクロック
7から出力されたクロックCK2に基づいて動作し、ぺ
ージングチャネル受信後の間欠時(スリープモード)
に、リアルタイムクロックから出力されたクロックCK
2を供給する時間を、プロセッサ1により設定される。
さらに、タイマ9は、タイムアウトすると割込回路10
へ割り込み制御信号を出力し、割込回路10を割り込み
状態に設定する。
【0019】割込回路10がタイマ9から出力された割
り込み制御信号を入力した時、また、使用者がキー(図
示せず)を操作し、I/O8を経由して入力されたキー
割り込み等の割り込み要求を割込回路10が受信した時
に、プロセッサ1へ割り込み要求の発生を通知する、即
ち、割込回路10からプロセッサ1へ割り込み要求が出
力される。
【0020】図2は、図1に示す実施の形態1の無線通
信装置の動作を示すフローチャートである。この実施の
形態1の無線通信装置において、間欠受信中は、ぺージ
ングチャネル受信完了時に(ステップST1)、リアル
タイムクロック7から出力されたクロックCK2で動作
する時間を、プロセッサ1がタイマ9へバス群11を経
由して設定する(ステップST2)。
【0021】図3は、図1に示す実施の形態1の無線通
信装置の動作を示すタイミングチャートである。図3に
示すように、プロセッサ1がタイマ9へ設定した時間
(タイマ値)をTとすると、T=(ぺージングチャネル
の時間間隔T1)−(高速発振回路の安定時間T2)−
(フレーム同期の獲得時間T3)の関係が成立する。
【0022】プロセッサ1によりタイマ値がタイマ9へ
設定された後、プロセッサ1は、制御データをレジスタ
4へ書き込む。これにより、切替回路5は、レジスタ4
内に格納された制御データに基づいて、高速発振回路6
から出力されるクロックCK1をリアルタイムクロック
7から出力されるクロックCK2へ切り替え、クロック
CK2をプロセッサ1,同期回路2,レジスタ4等へ出
力する(ステップST3)。このように、プロセッサ
1,同期回路2,レジスタ4等はクロックCK2に基づ
いて動作する。さらに、レジスタ4内に書き込まれた制
御データに基づいて、高速発振回路6の動作が停止され
る(ステップST4)。
【0023】プロセッサ1は、割込回路10から出力さ
れた割り込み要求を入力した場合、その割り込み要求が
どの回路から出力された割り込み要求であるかを判定す
る(ステップST5)。そして、その割り込み要求がタ
イマ9以外の回路から出力された割り込み要求であるな
らば、現在のクロックCK1に基づいて処理を行い、次
の割り込み要求の到着を待つ(ステップST10)。
【0024】受信した割り込み要求が、タイマ9から出
力された割り込み要求である場合、プロセッサ1は、レ
ジスタ4内へ制御データを書き込む。切替回路5は、レ
ジスタ4内に書き込まれた制御データに基づいて、リア
ルタイムクロック7から出力されたクロックCK2を、
高速発振回路6から出力されているクロックCK1へ切
り替える(ステップST6)。そして、切り替えられた
クロックCK1を、プロセッサ1,同期回路2,レジス
タ4等へ供給する(ステップST7)。
【0025】その後、同期回路2がフレーム同期を獲得
し(ステップST8)、無線通信装置は、受信回路3を
介してぺージングチャネルを受信する(ステップST
9)。
【0026】以上のように、この実施の形態1によれ
ば、間欠受信中はフレーム同期を維持しなくてもよいの
で、高速発振回路6から出力されるクロックCK1の周
波数の2の階乗の分周比を有しない、つまり、リアルタ
イムクロック7から出力したクロックCK2を用いてプ
ロセッサ1、同期回路2等の動作を制御し、これによ
り、従来の無線通信装置のように低速発振回路を別途組
み込む必要がないので簡単な構成の無線通信装置を得る
ことができ、製造コストを低減することができる。ま
た、間欠受信中は、プロセッサ1、同期回路2へクロッ
クCK2を出力し、これにより同期回路2、高速発振回
路6等の動作を停止させることができるので、消費電力
をさらに低減できる。
【0027】
【発明の効果】以上のように、この発明によれば、切替
回路が、間欠受信中に、高速発振回路から出力されるク
ロックをリアルタイムクロックから出力されるクロック
へ切り替え、プロセッサ、同期回路等へ切り替えたクロ
ックを供給し、プロセッサ、同期回路等はこのクロック
に基づいて動作するように構成したので、簡単な構成で
無線通信装置を得ることができ、またその製造コストを
低減できる効果がある。また、間欠受信中では、リアル
タイムクロックで発振したクロックに基づいて同期回路
を動作させ、これにより同期回路等の動作を間欠受信中
は停止させることができるので、さらに消費電力を低減
できる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による無線通信装置
を示すブロック図である。
【図2】 図1に示す実施の形態1の無線通信装置の動
作を示すフローチャートである。
【図3】 図1に示す実施の形態1の無線通信装置の動
作を示すタイミングチャートである。
【図4】 従来の無線通信装置を示すブロック図であ
る。
【符号の説明】
1 プロセッサ、2 同期回路、4 レジスタ(制御手
段)、5 切替回路、6 高速発振回路、7 リアルタ
イムタイムクロック、9 タイマ、10 割込回路、C
K1 クロック(第1のクロック)、CK2 クロック
(第2のクロック)。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 全体の動作を管理し制御するプロセッサ
    と、通話時及び制御信号の受信時に使用される周波数の
    第1のクロックを発振し出力する高速発振回路と、前記
    第1のクロックの周波数より低い周波数の第2のクロッ
    クを発振し出力するリアルタイムクロックと、前記第1
    のクロックと前記第2のクロックのいずれかを選択し、
    選択したクロックを前記プロセッサヘ出力する切替回路
    と、前記プロセッサから送信される制御データに基づい
    て、前記高速発振回路の動作および切替回路の動作を制
    御する制御手段と、所定の値を持つ間欠時間が前記プロ
    セッサにより設定され、設定された時間になると割り込
    み要求を出力するタイマと、前記タイマおよび前記タイ
    マ以外の回路から出力された割り込み要求を受信し、受
    信した割り込み要求を前記プロセッサへ送信する割込回
    路とを備え、前記プロセッサは、前記間欠時間中に前記
    レジスタへ制御データを書き込むことにより、前記第2
    のクロックが出力されるように前記切替回路を制御し、
    かつ前記高速発振回路の動作が停止状態となるように前
    記高速発振回路を制御し、これにより、前記間欠時に、
    前記高速発信回路の動作が停止され、かつ前記切替回路
    は前記第2のクロックを出力して、前記プロセッサ、受
    信回路で受信した電波の同期を取るための同期回路、前
    記レジスタを前記第2のクロックで動作させることを特
    徴とする待ち受け時に基地局からのぺージングを間欠受
    信する無線通信装置。
  2. 【請求項2】 プロセッサは、割込回路が受信した割り
    込み要求が、タイマから出力された割り込み要求である
    場合、レジスタへ制御データを書き込むことで、高速発
    振回路を動作させ、さらに切替回路が前記高速発振回路
    から出力された第1のクロックへ切り替えかつ出力する
    ように制御し、前記プロセッサ、同期回路、レジスタは
    前記第1のクロックで動作することを特徴とする請求項
    1記載の無線通信装置。
  3. 【請求項3】 制御手段はレジスタで構成され、前記レ
    ジスタ内の対応するビットの値に基づいて切替回路、高
    速発振回路の動作が制御されることを特徴とする請求項
    1または請求項2記載の無線通信装置。
  4. 【請求項4】 制御手段はショットパルスを入力し動作
    するスイッチで構成され、プロセッサは前記ショットパ
    ルスを前記スイッチへ送信して、切替回路および高速発
    振回路の動作を制御することを特徴とする請求項1また
    は請求項2記載の無線通信装置。
JP10161192A 1998-06-09 1998-06-09 無線通信装置 Pending JPH11355198A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10161192A JPH11355198A (ja) 1998-06-09 1998-06-09 無線通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10161192A JPH11355198A (ja) 1998-06-09 1998-06-09 無線通信装置

Publications (1)

Publication Number Publication Date
JPH11355198A true JPH11355198A (ja) 1999-12-24

Family

ID=15730343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10161192A Pending JPH11355198A (ja) 1998-06-09 1998-06-09 無線通信装置

Country Status (1)

Country Link
JP (1) JPH11355198A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6986070B2 (en) 2000-12-28 2006-01-10 Denso Corporation Microcomputer that cooperates with an external apparatus to be driven by a drive signal
US7269677B2 (en) 2002-10-29 2007-09-11 Renesas Technology Corp. Power consumption reduction and quicker interruption response in an information processing device utilizing a first timer and a second timer wherein the second timer is only conditionally activated
KR100798971B1 (ko) 2004-07-28 2008-01-28 캐논 가부시끼가이샤 화상 처리 장치 및 그 제어 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6986070B2 (en) 2000-12-28 2006-01-10 Denso Corporation Microcomputer that cooperates with an external apparatus to be driven by a drive signal
US7269677B2 (en) 2002-10-29 2007-09-11 Renesas Technology Corp. Power consumption reduction and quicker interruption response in an information processing device utilizing a first timer and a second timer wherein the second timer is only conditionally activated
US7836325B2 (en) 2002-10-29 2010-11-16 Renesas Electronics Corporation Power consumption reduction and quicker interruption response in an information processing device utilizing a first timer and a second timer wherein the second timer is only conditionally activated
US8458508B2 (en) 2002-10-29 2013-06-04 Renesas Electronics Corporation Information processing device which specifies a waiting time until execution of a given event and makes a system call
KR100798971B1 (ko) 2004-07-28 2008-01-28 캐논 가부시끼가이샤 화상 처리 장치 및 그 제어 방법
US8707309B2 (en) 2004-07-28 2014-04-22 Canon Kabushiki Kaisha Image processing apparatus and control method and program thereof

Similar Documents

Publication Publication Date Title
US6442407B1 (en) Mobile radio telephone set
KR101412676B1 (ko) 무선 송수신기에서 슬립 모드들의 제어
US7751447B2 (en) Synchronization of time base units
US7212786B2 (en) Wireless communication system and microcomputer
US6198820B1 (en) Portable remote terminal apparatus
JPH0226131A (ja) 小型デジタル無線受信機
JPH04331513A (ja) 選択呼出受信装置
JP2003338771A (ja) 無線通信装置及び無線通信装置の制御方法
JPH11355198A (ja) 無線通信装置
JP2004185378A (ja) クロック同期式シリアル通信装置および半導体集積回路装置
JP3154624B2 (ja) デジタルデータ受信装置
JP3848984B2 (ja) 通信用半導体集積回路とそのバッテリーセービング方法
JPH09153854A (ja) 間欠受信装置
WO2002065642A1 (fr) Circuit integre a semi-conducteurs, systeme de traitement de donnees et appareil de terminal mobile de communication
JP3440286B2 (ja) 携帯端末
JP3438061B2 (ja) 携帯端末
JPH11215043A (ja) 通信端末装置
JP2590743B2 (ja) データ通信機能付き無線選択呼出受信機
JP2000049682A (ja) 携帯電話端末
JP2001127599A (ja) 基準クロック生成回路および携帯機
JP2003101439A (ja) 無線通信装置
JP2001130102A (ja) プリンタ
JPH10178385A (ja) 携帯端末
JP2000252912A (ja) 移動無線装置
JPH08172389A (ja) 簡易型携帯電話器