JP4001955B2 - ディジタル信号の伝送方法 - Google Patents
ディジタル信号の伝送方法 Download PDFInfo
- Publication number
- JP4001955B2 JP4001955B2 JP17733196A JP17733196A JP4001955B2 JP 4001955 B2 JP4001955 B2 JP 4001955B2 JP 17733196 A JP17733196 A JP 17733196A JP 17733196 A JP17733196 A JP 17733196A JP 4001955 B2 JP4001955 B2 JP 4001955B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- code
- period
- electronic device
- low level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、例えば、リモートコントローラで電子機器を制御する際に、リモートコントローラと電子機器との間でデータ通信を行なうのに用いて好適なディジタル信号の伝送方法に関する。
【０００２】
【従来の技術】
例えば、有線のリモートコマンダを用いて電子機器を制御する際に、リモートコマンダと電子機器との間でシリアルでデータが伝送される。このように、電子機器の間でシリアルでデータを伝送する場合に、従来、データとクロックとを伝送し、クロックに同期させながらデータを取り込むようにしている。
【０００３】
即ち、図１７において、電子機器１０１から電子機器１０２にデータを伝送する場合に、電子機器１０１と電子機器１０２との間に、データを伝送するためのデータ線１０３と、クロックを伝送するためのクロック線１０４とが設けられる。データ線１０３により電子機器１０１から電子機器１０２にデータが送られ、クロック線１０４により電子機器１０１から電子機器１０２にクロックが送られる。
【０００４】
電子機器１０２には、レジスタ１０５が設けられる。データ線１０３により電子機器１０１から送られてきたデータは、電子機器１０２のレジスタ１０５のデータ入力端子に供給され、クロック線１０４により電子機器１０１から送られてきたクロックは、電子機器１０２のレジスタ１０５のクロック入力端子に供給される。電子機器１０２のレジスタ１０５で、クロック線１０４を介して送られてきたクロックに基づくタイミングで、データ線１０３を介して送られてきたデータが取り込まれる。
【０００５】
例えば、電子機器１０１から電子機器１０２に、データ線１０３を介して、図１８Ａに示すようにデータが送られ、クロック線１０４を介して、図１８Ｂに示すようにクロックが送られているする。このデータを受信する電子機器１０２のレジスタ１０５では、図１８Ｂ示すクロックが受信され、このクロックの立ち上がりで、図１８Ａに示すデータが取り込まれる。
【０００６】
このように、従来では、電子機器間でデータをシリアルで伝送する場合に、データ線とクロック線とを設け、データとクロックとを送っている。これは、データを伝送する場合、単純にデータをシリアルで転送すると、「１」のデータや「０」のデータが長く続く場合に、正しいタイミングでデータが取り込めなくなるからである。上述のように、電子機器１０１と電子機器１０２との間に、データ線１０３とクロック線１０４とを設け、データとクロックとを伝送するようにすれば、「１」のデータや「０」のデータが長く続く場合でも、正確にデータを転送することができる。
【０００７】
ところが、このようにデータとクロックとを伝送するようにすると、電子機器１０１と電子機器１０２との間を、データ線１０３とクロック線１０４との少なくとも２つの線で結ばなければならないという問題がある。そこで、図１９に示すように、電子機器１１１と電子機器１１２との間をデータ線１１３でのみ接続し、ＰＬＬでクロックを再生することが行なわれている。
【０００８】
即ち、図１９において、電子機器１１１と電子機器１１２との間に、データ線１１３が設けられる。電子機器１１２には、レジスタ１１４と、ＰＬＬ１１５とが設けられる。電子機器１１１から電子機器１１２に、データ線１１３を介して、データが伝送される。このデータは、レジスタ１１４のデータ入力端子に供給されると共に、ＰＬＬ１１５に供給される。ＰＬＬ１１５で、データ線１１３を介して送られてきたデータから、クロックが再生される。このクロックがレジスタ１１４のクロック入力端子に供給される。電子機器１１２のレジスタ１１４で、ＰＬＬ１１５で再生されたクロックに基づくタイミングで、データ線１１３を介して送られてきたデータが取り込まれる。
【０００９】
【発明が解決しようとする課題】
このように、受信側の電子機器１１２にＰＬＬ１１５を設け、ＰＬＬ１１５でクロックを再生するようにすると、クロック線を配設する必要がなくなる。しかしながら、このように、ＰＬＬでクロックを再生するようにすると、受信側にＰＬＬを設ける必要があり、ハードウェアが増大する。また、このようにＰＬＬでクロックを再生するようにしても、「１」のデータや「０」のデータが非常に長く続く場合には、ＰＬＬのクロックが本来のクロックから外れてしまい、誤ったデータが取り込まれる可能性がある。
【００１０】
また、「１」のデータや「０」のデータが非常に長く続く場合にも、ＰＬＬのクロックが本来のクロックから外れないように、一定周期毎に同期用のパターンをデータに挿入することが考えられる。ところが、このような同期用のパターンをデータに挿入して伝送すると、信号パターンを挿入するために通信速度が低下する。また、同期用のパターンを挿入するようにすると、データが存在しない期間にも、同期用のパターンが送られることになる。
【００１１】
従って、この発明の目的は、電子機器間でシリアルでデータを伝送する場合に、クロック線を設ける必要がないと共に、ハードウェアが増大せず、データの伝送誤りが生じないディジタル信号の伝送方法を提供することにある。
【００１２】
【課題を解決するための手段】
この発明は、第１の符号は、第１の極性のデータ部と同期部とからなり、
第２の符号は、第２の極性のデータ部と同期部とからなり、
データ部が第１および第２の極性以外にハイインピーダンス期間に設定可能とされ、
データ送信時に、第１の符号と第２の符号とを切り換えてデータを送信し、データ受信時に、ハイインピーダンス期間が設定され、ハイインピーダンス期間に入力されるデータを受信してハイインピーダンス期間でない期間で同期部を出力し、
符号によるデータ送信の開始を示す同期信号は、符号のデータ部よりも長い期間の一方の極性の第１の同期信号同期部と、符号の同期部よりも長い期間の他方の極性の第２の同期信号同期部とからなる開始符号からなる２値化されたディジタル信号の伝送方法である。
【００１６】
電子機器間でデータをシリアル伝送する場合に、データ部と同期部とからなる符号にエンコードしているので、別のラインでクロックを伝送しなくても、誤りなくデータを伝送できる。また、データ部に同期部を付加するだけでエンコードできると共に、例えば、データの立ち上がる直前のローレベルの期間を計測するだけでデコードできるので、エンコーダ及びデコーダが複雑化せず、ハードウェアが増大しない。
【００１７】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。この発明は、有線のリモートコマンダでＭＤプレーヤを制御する場合のように、２つの電子機器間でデータをシリアル伝送するのに用いられる。
【００１８】
図１において、電子機器１と電子機器２とは、データ線３を介して接続される。電子機器１は、例えば、リモートコマンダ、電子機器２は、例えば、このリモートコマンダで制御されるＭＤプレーヤである。
【００１９】
電子機器１にはエンコーダ４が設けられており、電子機器２には、デコーダ５が設けられている。電子機器１のデータは、エンコーダ４で、データ部と同期部とからなる符号にエンコードされる。エンコーダ４の出力は、データ線３を介して、電子機器２のデコーダ５で受信される。デコーダ５で、データ部と同期部とからなる符号から、データがデコードされる。
【００２０】
このように、この発明では、電子機器１と電子機器２との間でデータを送る場合に、データがデータ部と同期部とからなる符号にエンコードされる。このようにデータ部と同期部とからなる符号にエンコードしてデータを伝送すると、別の信号線でクロックを送る必要がなく、また、ＰＬＬを用いてクロックを再生させる必要もない。このデータ部と同期部とからなる符号について更に詳述する。
【００２１】
図２Ａ及び図２Ｂは、この発明において伝送時に用いられる符号「０」及び符号「１」を示すものである。図２Ａに示すように、符号「０」は、所定時間Ｔ1 だけローレベルに保持された後、所定時間Ｔ2 だけハイレベルになる。図２Ｂに示すように、符号「１」は、所定時間Ｔ3 だけハイレベルに保持された後、所定時間Ｔ4 だけローレベルとなり、そして、所定時間Ｔ5 だけハイレベルとなる。
【００２２】
ここで、符号「０」で前半のローレベルの期間Ｔ1 は、符号「１」のハイレベルの期間Ｔ3 と符号「１」のローレベルの期間Ｔ4 とを合わせた期間と等しく、符号「０」で後半のハイレベルの期間Ｔ2 と、符号「１」の後半のハイレベルの期間Ｔ5 とは等しい。また、符号「０」のローレベルの期間Ｔ1 は、符号「１」のローレベルの期間Ｔ4 より十分に長い。即ち、
Ｔ1 ＝Ｔ3 ＋Ｔ4
Ｔ2 ＝Ｔ5
Ｔ1 ＞Ｔ4
の関係にある。
【００２３】
図２Ａに示すように、符号「０」の最小通信単位時間Ｔunit0 は、
Ｔunit0 ＝Ｔ1 ＋Ｔ2
であり、図２Ｂに示すように、符号「１」の最小通信単位時間Ｔunit1 は、
Ｔunit1 ＝Ｔ3 ＋Ｔ4 ＋Ｔ5
である。そして、符号「０」の最小通信単位時間Ｔunit0 と、符号「１」の最小通信単位時間Ｔunit1 とは等しく、
Ｔunit0 ＝Ｔunit1
の関係にある。
【００２４】
このような符号は、データ部に同期部を付加して伝送するとうい考えに基づいて形成されている。
【００２５】
即ち、データ部は、「０」がローレベル、「１」がハイレベルの信号である。そして、同期部は、図３に示すように、期間ｔ11のローレベルの期間と、期間ｔ12のハイレベルの期間とからなる信号である。
【００２６】
符号「０」は、ロレベルのデータ部に、図３に示したような同期部ＳＹを付加したものとなる。即ち、図４Ａに示すように、符号「０」の場合には、データ部ＤＡ０は、所定時間Ｔ21のローレベルである。このデータ部ＤＡ０に、図４Ｂに示すように、所定時間Ｔ11のローレベルの期間と所定時間Ｔ12のハイレベルの期間とからなる同期部ＳＹが付加されると、図４Ｃに示すように、符号「０」の符号が形成される。ここで、
Ｔ21＋Ｔ11＝Ｔ1
Ｔ12＝Ｔ2
とすると、図２Ａに示した符号「０」の符号の形式と等しくなる。
【００２７】
符号「１」は、ハイレベルのデータ部に、図３に示したような同期部ＳＹを付加したものとなる。即ち、図５Ａに示すように、符号「１」の場合には、データ部ＤＡ１は、所定時間Ｔ31のハイレベルである。このデータ部ＤＡ１に、図５Ｂに示すように、所定時間Ｔ11のローレベルの期間と所定時間Ｔ12のハイレベルの期間とからなる同期部ＳＹが付加されると、図５Ｃに示すように、符号「１」の符号が形成される。ここで、
Ｔ31＝Ｔ3
Ｔ11＝Ｔ4
Ｔ12＝Ｔ5
とすると、図２Ｂに示した符号「１」の符号の形式と等しくなる。
【００２８】
このように、符号「０」がローレベル、符号「１」がハイレベルとなるデータ部ＤＡ０及びＤＡ１に、所定時間のローレベルと所定時間のハイレベルとからなる同期部ＳＹを付加することで、図２Ａ及び図２Ｂに示したような符号が形成される。
【００２９】
図６は、このような符号を発生するエンコーダの構成を示すものである。図６において、３１はシフトレジスタである。シフトレジスタ３１には、入力端子３２から伝送用のデータが供給される。シフトレジスタ３１は、タイマ制御回路４０からのシフトクロックによりシフトされる。シフトレジスタ３１の出力がスイッチ回路３４の端子３４Ａに供給される。
【００３０】
スイッチ回路３４の端子３４Ｂには、ローレベル信号発生回路３５からのローレベルの信号が供給される。スイッチ回路３４の端子３４Ｃには、ハイレベル信号発生回路３６からのハイレベルの信号が供給される。スイッチ回路３４は、タイマ制御回路４０により制御される。スイッチ回路３４から、出力端子４１が導出される。
【００３１】
タイマ制御回路４０に対して、データ部タイマ３７、ローレベル期間タイマ３８、ハイレベル期間タイマ３９が設けられる。データ部タイマ３７は、データ部の期間（図４及び図５における期間Ｔ21及びＴ31）を計測する。ローレベル期間タイマ３８は、同期部のローレベルの期間（図４及び図５における期間Ｔ11）を計測する。ハイレベル期間タイマ３９は、同期部のハイレベルの期間（図４及び図５における期間Ｔ12）を計測する。
【００３２】
タイマ制御回路４０は、図７にフローチャートで示すような処理を行なって、スイッチ回路３４を切り換える。これにより、出力端子４１からは、上述のようにエンコードされた信号が出力される。
【００３３】
即ち、図７に示すように、先ず、スイッチ回路３４は端子３４Ａ側に設定される（ステップＳＴ１）。そして、データ部タイマ３７がセットされる（ステップＳＴ２）。
【００３４】
スイッチ回路３４が端子３４Ａ側に設定されると、シフトレジスタ３１からのデータが出力端子４１から出力される。
【００３５】
データ部タイマ３７の出力から、データ部の出力期間が経過したかどうかが判断される（ステップＳＴ３）。データ部の出力期間が経過したら、データ部タイマ３７がクリアされ（ステップＳＴ４）、スイッチ回路３４が端子３４Ｂ側に設定される（ステップＳＴ５）。そして、ローレベル期間タイマ３８がセットされる（ステップＳＴ６）。
【００３６】
スイッチ回路３４が端子３４Ｂ側に設定されると、ローレベル信号発生回路３５からのローレベルの信号が出力端子４１から出力される。
【００３７】
ローレベル期間タイマ３８の出力から、同期部のローベルの出力期間が経過したかどうかが判断される（ステップＳＴ７）。同期部のローレベルの出力期間が経過したら、ローレベル期間タイマ３８がクリアされ（ステップＳＴ８）、スイッチ回路３４が端子３４Ｃ側に設定される（ステップＳＴ９）。そして、ハイレベル期間タイマ３９がセットされる（ステップＳＴ１０）。
【００３８】
スイッチ回路３４が端子３４Ｃ側に設定されると、ハイレベル信号発生回路３６からのハイレベルの信号が出力端子４１から出力される。
【００３９】
ハイレベル期間タイマ３９の出力から、同期部のハイベルの出力期間が経過したかどうかが判断される（ステップＳＴ１１）。同期部のハイレベルの出力期間が経過したら、ハイレベル期間タイマ３９がクリアされる（ステップＳＴ１２）。そして、シフトクロックが１つ送られてから（ステップＳＴ１３）、ステップＳＴ１にリターンされる。
【００４０】
上述のような制御により、ローレベル又はハイレベルのデータ部に、所定時間ローレベルで所定時間ハイレベルの同期部が付加されたことになり、出力端子４１からは、上述のようにエンコードされた信号が出力されることになる。
【００４１】
次に、このような符号の復号処理について説明する。このような符号は、例えば、ローレベルからハイレベルの変化点の直前にあるローレベルの期間が、符号「１」での後半部のローレベルの期間より長いかどうかにより復号できる。
【００４２】
即ち、図８に示すように、上述のように符号化された符号が入力されたとする。この符号は、「０」、「１」、「１」、「０」…である。
【００４３】
このような符号が入力された場合、復号時には、ローレベルからハイレベルの変化点ｔ11、ｔ12、ｔ13、ｔ14…が検出される。そして、このローレベルからハイレベルの変化点ｔ11、ｔ12、ｔ13、ｔ14…の直前のローレベルの長さが判断され、これにより、「０」か「１」かに復号される。
【００４４】
時点ｔ11では、その直前のローレベルの長さＬ11が符号「１」での後半部のローレベルの期間より長いので、「０」に復号される。時点ｔ12では、その直前のローレベルの長さＬ12が符号「１」での後半部のローレベルの期間より短いので、「１」に復号される。時点ｔ13では、その直前のローレベルの長さＬ13が符号「１」での後半部のローレベルの期間より短いので、「１」に復号される。時点ｔ14では、その直前のローレベルの長さＬ14が符号「１」での後半部のローレベルの期間より長いので、「０」に復号される。
【００４５】
図９は、このように、ローレベルからハイレベルの変化点の直前にあるローレベルの期間が符号「１」での後半部のローレベルの期間より長いかどうかにより復号を行なうデコーダの一例である。
【００４６】
図９において、入力端子５１に受信データが供給される。この受信データは、立ち下がりエッジ検出回路５２に供給されると共に、立ち上がりエッジ検出回路５３に供給される。立ち上がりエッジ検出回路５２の出力及び立ち下がりエッジ検出回路５３の出力がローレベル期間計測タイマ５４に供給される。ローレベル期間計測タイマ５４は、立ち下がりエッジ検出回路５２の出力で計測を開始し、立ち上がりエッジ計測回路５３の出力で計測を終了する。
【００４７】
ローレベル期間計測タイマ５４の出力がコンパレータ５５及び５６に供給される。コンパレータ５５には、符号「１」計測時間発生回路５７の出力が供給される。コンパレータ５６には、符号「０」計測時間発生回路５８の出力が供給される。
【００４８】
符号「１」計測時間発生回路５７は、符号「１」の場合のローレベルからハイレベルの変化点の直前のローレベルの期間に対応する時間（図２Ｂにおける期間Ｔ4 ）に設定される。符号「０」計測時間発生回路５８には、符号「０」の場合のローレベルからハイレベルの変化点の直前のローレベルの期間に対応する時間（図２Ａにおける期間Ｔ1 ）に設定される。
【００４９】
コンパレータ５５及び５６の出力が判断回路５９に供給される。判断回路５９により、コンパレータ５５及び５６の出力から、受信データの符号が判定される。
【００５０】
即ち、ローレベル期間計測タイマ５４により、ローレベルからハイレベルの変化点の直前にあるローレベルの期間が計測される。コンパレータ５５により、ローレベルからハイレベルの変化点の直前にあるローレベルの期間が、符号「１」の場合のローレベルからハイレベルの変化点の直前のローレベルの期間と一致するかどうかが検出される。コンパレータ５６により、ローレベルからハイレベルの変化点の直前にあるローレベルの期間が、符号「０」の場合のローレベルからハイレベルの変化点の直前のローレベルの期間と一致するかどうかが判断される。このコンパレータ５５及び５６の検出出力が判断回路５９に供給される。
【００５１】
判断回路５９は、コンパレータ５５の出力から、ローレベルからハイレベルの変化点の直前にあるローレベルの期間が符号「１」の場合のローレベルからハイレベルの変化点の直前のローレベルの期間と一致すると判断した場合には、「１」に復号する。また、コンパレータ５６の出力から、ローレベルからハイレベルの変化点の直前にあるローレベルの期間が符号「０」の場合のローレベルからハイレベルの変化点の直前のローレベルの期間と一致すると判断した場合には、「０」に復号する。
【００５２】
図１０は、デコーダの他の例を示すものである。前述の例では、ローレベルからハイレベルの変化点の直前にあるローレベルの期間が符号「１」での後半部のローレベルの期間より長いかどうかにより復号を行なっていたが、この例では、受信データのローレベルの信号時間が短いか長いかを抵抗とコンデンサとからなる積分回路に記憶させることで、復号を行なうものである。
【００５３】
即ち、図１０において、入力端子６１からの受信データは、Ｄフリップフロップ６２のクロック入力端子に供給されると共に、抵抗６３、コンデンサ６４からなる積分回路６５に供給される。積分回路６５の出力がＤフリップフロップ６２のデータ入力端子に供給される。
【００５４】
Ｄフリップフロップ６２で、受信データの立ち上がりで、積分回路６５を介された受信データが取り込まれる。積分回路６５では、受信データのローレベルの期間の長短が記憶される。
【００５５】
つまり、図１１に示すように、ローレベルの期間が長い信号（図１１Ａ）が入力されると、積分回路６５の出力は、図１１Ｂに示すように、ローレベルまで下がる。このため、図１１Ｃに示すように、データの立ち上がりで積分回路６５の出力を取り込むと、取り込まれるデータはローレベルとなる。これに対して、図１２に示すように、ローレベルの期間が短い信号（図１２Ａ）が入力された場合には、積分回路６５の出力は、図１２Ｂに示すように、ローレベルまで下がらない。このため、図１２Ｃに示すように、データの立ち上がりで積分回路６５の出力を取り込むと、取り込まれるデータはハイレベルとなる。
【００５６】
このように、積分回路６５では、データがローレベルからハイレベルに立ち上がる直前のローレベルの期間を記憶していることになり、データがローレベルからハイレベルに立ち上がる直前のローレベルの期間が長ければローレベル、データがローレベルからハイレベルに立ち上がる直前のローレベルの期間が短ければハイレベルがＤフリップフロップ６２に取り込まれる。
【００５７】
なお、上述の例では、符号「０」と符号「１」との２値データのみ伝送するようにしているが、更に、図１３に示すように、同期用パターンを送るようにしても良い。図１３において、ＳＹＮＣで示す期間は、同期用のパターンである。この同期用のパターンは、符号「０」でのローレベルの期間より更に長い期間ローレベルとなるように設定される。この同期用のパターンは、データ送信開始を知らせたりするのに利用できる。
【００５８】
図１４は、マスタ側の電子機器とスレーブ側の電子機器との双方で、データのやり取りを行なえるようにした例である。図１４において、７１はマスタ側の電子機器、７２はスレーブ側の電子機器である。マスタ側の電子機器７１には、エンコーダ７３が設けられる。エンコーダ７３としては、図６に示したような構成のものが用いられる。また、マスタ側の電子機器７１には、トライステートバッファ７４、データ受信用のＤフリップフロップ７５が設けられる。スレーブ側の電子機器７２には、デコーダ７７が設けられる。デコーダ７７としては、図９又は図１０に示したような構成のものが用いられる。更に、スレーブ側の電子機器７２には、データ送信用のシフトレジスタ７８、抵抗７９が設けられる。マスタ側の電子機器７１と、スレーブ側の電子機器７２とは、伝送ライン８０を介して接続される。
【００５９】
このような構成では、マスタ側の電子機器７１からスレーブ側の電子機器７２にデータを伝送するばかりでなく、スレーブ側の電子機器７２からマスタ側の電子機器７１にデータを伝送することができる。
【００６０】
即ち、マスタ側の電子機器７１からスレーブ側の電子機器７２にデータを伝送する場合には、マスタ側の電子機器７１のエンコーダ７３でデータがエンコードされ、このデータがトライステートバッファ７４、伝送ライン８０を介して、スレーブ側の電子機器７２に送られる。そして、スレーブ側の電子機器７２のデコーダ７７で、このデータがデコードされる。
【００６１】
スレーブ側の電子機器７２からマスタ側の電子機器７１にデータを伝送する場合には、スレーブ側の電子機器７２のシフトレジスタ７８からデータが出力される。このシフトレジスタ７８からのデータは、抵抗７９、伝送ライン８０を介して、マスタ側の電子機器７１に送られる。そして、マスタ側の電子機器７１のＤフリップフロップ７５で、このデータが取り込まれる。
【００６２】
このように、スレーブ側の電子機器７２からマスタ側の電子機器７１にデータを伝送する場合、データ部の期間に対応する期間、トライステートバッファ７４がハイインピーダンス状態に設定される。このように、データ部の期間に対応する期間トライステートバッファ７４をハイインピーダンス状態に設定すると、スレーブ側の電子機器７２にエンコーダを設けなくても、マスタ側の電子機器７１のＤフリップフロップ７５では、エンコードされたデータを取り込むことができる。
【００６３】
つまり、図１５Ａに示すように、スレーブ側の電子機器７２のシフトレジスタ７８からハイレベルの信号が出力されたとする。図１５Ｂに示すように、データ部の期間Ｔ51では、トライステートバッファ７４がハイインピーダンス状態に設定される。このため、データ部の期間Ｔ51では、図１５Ｃに示すように、シフトレジスタ７８からの信号（ハイレベル）がそのままマスタ側の電子機器７１のＤフリップフロップ７５に入力される。同期部の期間Ｔ52では、トライステートバッファ７４が駆動される。このため、エンコーダ７３からの、所定期間ローレベル、所定期間ハイレベルとなる同期部の信号が、Ｄフリップフロップ７５に入力される。従って、図１５Ｃに示すように、エンコードされた符号「１」がＤフリップフロップ７５に入力されたことになる。
【００６４】
図１６Ａに示すように、スレーブ側の電子機器７２のシフトレジスタ７８からローレベルの信号が出力されたとする。図１６Ｂに示すように、データ部の期間Ｔ51では、トライステートバッファ７４がハイインピーダンス状態に設定される。このため、データ部の期間Ｔ51では、図１６Ｃに示すように、シフトレジスタ７８からの信号（ローレベル）がそのままマスタ側の電子機器７１のＤフリップフロップ７５に入力される。同期部の期間Ｔ52では、トライステートバッファ７４が駆動される。このため、エンコーダ７３からの、所定期間ローレベル、所定期間ハイレベルとなる同期部の信号が、Ｄフリップフロップ７５に入力される。従って、図１６Ｃに示すように、エンコードされた符号「０」がＤフリップフロップ７５に入力されたことになる。
【００６５】
【発明の効果】
この発明によれば、電子機器間でデータをシリアル伝送する場合に、データ部と同期部とからなる符号にエンコードしているので、別のラインでクロックを伝送しなくても、誤りなくデータを伝送できる。また、この発明によれば、データ部に同期部を付加するだけでエンコードできると共に、例えば、データの立ち上がる直前のローレベルの期間を計測するだけでデコードできるので、エンコーダ及びデコーダが複雑化せず、ハードウェアが増大しない。
【図面の簡単な説明】
【図１】この発明が適用された電子機器間のデータ伝送の一例の説明に用いるブロック図である。
【図２】この発明が適用された符号の説明に用いる略線図である。
【図３】この発明が適用された符号の説明に用いる略線図である。
【図４】この発明が適用された符号の説明に用いる略線図である。
【図５】この発明が適用された符号の説明に用いる略線図である。
【図６】この発明が適用されたエンコーダの一例のブロック図である。
【図７】この発明が適用されたエンコーダの説明に用いるフローチャートである。
【図８】この発明が適用された符号の説明に用いる略線図である。
【図９】この発明が適用されたデコーダの一例のブロック図である。
【図１０】この発明が適用されたデコーダの他の例のブロック図である。
【図１１】この発明が適用されたデコーダの説明に用いる波形図である。
【図１２】この発明が適用されたデコーダの説明に用いる波形図である。
【図１３】この発明が適用された符号の説明に用いる略線図である。
【図１４】この発明が適用された電子機器間のデータ伝送の他の例の説明に用いるブロック図である。
【図１５】この発明が適用された電子機器間のデータ伝送の他の例の説明に用いるタイミング図である。
【図１６】この発明が適用された電子機器間のデータ伝送の他の例の説明に用いるタイミング図である。
【図１７】従来の電子機器間のデータ伝送の一例のブロック図である。
【図１８】従来の電子機器間のデータ伝送の一例の説明に用いるタイミング図である。
【図１９】従来の電子機器間のデータ伝送の他の例のブロック図である。
【符号の説明】
１，２・・・電子機器，４・・・エンコーダ，５・・・デコーダ
【発明の属する技術分野】
この発明は、例えば、リモートコントローラで電子機器を制御する際に、リモートコントローラと電子機器との間でデータ通信を行なうのに用いて好適なディジタル信号の伝送方法に関する。
【０００２】
【従来の技術】
例えば、有線のリモートコマンダを用いて電子機器を制御する際に、リモートコマンダと電子機器との間でシリアルでデータが伝送される。このように、電子機器の間でシリアルでデータを伝送する場合に、従来、データとクロックとを伝送し、クロックに同期させながらデータを取り込むようにしている。
【０００３】
即ち、図１７において、電子機器１０１から電子機器１０２にデータを伝送する場合に、電子機器１０１と電子機器１０２との間に、データを伝送するためのデータ線１０３と、クロックを伝送するためのクロック線１０４とが設けられる。データ線１０３により電子機器１０１から電子機器１０２にデータが送られ、クロック線１０４により電子機器１０１から電子機器１０２にクロックが送られる。
【０００４】
電子機器１０２には、レジスタ１０５が設けられる。データ線１０３により電子機器１０１から送られてきたデータは、電子機器１０２のレジスタ１０５のデータ入力端子に供給され、クロック線１０４により電子機器１０１から送られてきたクロックは、電子機器１０２のレジスタ１０５のクロック入力端子に供給される。電子機器１０２のレジスタ１０５で、クロック線１０４を介して送られてきたクロックに基づくタイミングで、データ線１０３を介して送られてきたデータが取り込まれる。
【０００５】
例えば、電子機器１０１から電子機器１０２に、データ線１０３を介して、図１８Ａに示すようにデータが送られ、クロック線１０４を介して、図１８Ｂに示すようにクロックが送られているする。このデータを受信する電子機器１０２のレジスタ１０５では、図１８Ｂ示すクロックが受信され、このクロックの立ち上がりで、図１８Ａに示すデータが取り込まれる。
【０００６】
このように、従来では、電子機器間でデータをシリアルで伝送する場合に、データ線とクロック線とを設け、データとクロックとを送っている。これは、データを伝送する場合、単純にデータをシリアルで転送すると、「１」のデータや「０」のデータが長く続く場合に、正しいタイミングでデータが取り込めなくなるからである。上述のように、電子機器１０１と電子機器１０２との間に、データ線１０３とクロック線１０４とを設け、データとクロックとを伝送するようにすれば、「１」のデータや「０」のデータが長く続く場合でも、正確にデータを転送することができる。
【０００７】
ところが、このようにデータとクロックとを伝送するようにすると、電子機器１０１と電子機器１０２との間を、データ線１０３とクロック線１０４との少なくとも２つの線で結ばなければならないという問題がある。そこで、図１９に示すように、電子機器１１１と電子機器１１２との間をデータ線１１３でのみ接続し、ＰＬＬでクロックを再生することが行なわれている。
【０００８】
即ち、図１９において、電子機器１１１と電子機器１１２との間に、データ線１１３が設けられる。電子機器１１２には、レジスタ１１４と、ＰＬＬ１１５とが設けられる。電子機器１１１から電子機器１１２に、データ線１１３を介して、データが伝送される。このデータは、レジスタ１１４のデータ入力端子に供給されると共に、ＰＬＬ１１５に供給される。ＰＬＬ１１５で、データ線１１３を介して送られてきたデータから、クロックが再生される。このクロックがレジスタ１１４のクロック入力端子に供給される。電子機器１１２のレジスタ１１４で、ＰＬＬ１１５で再生されたクロックに基づくタイミングで、データ線１１３を介して送られてきたデータが取り込まれる。
【０００９】
【発明が解決しようとする課題】
このように、受信側の電子機器１１２にＰＬＬ１１５を設け、ＰＬＬ１１５でクロックを再生するようにすると、クロック線を配設する必要がなくなる。しかしながら、このように、ＰＬＬでクロックを再生するようにすると、受信側にＰＬＬを設ける必要があり、ハードウェアが増大する。また、このようにＰＬＬでクロックを再生するようにしても、「１」のデータや「０」のデータが非常に長く続く場合には、ＰＬＬのクロックが本来のクロックから外れてしまい、誤ったデータが取り込まれる可能性がある。
【００１０】
また、「１」のデータや「０」のデータが非常に長く続く場合にも、ＰＬＬのクロックが本来のクロックから外れないように、一定周期毎に同期用のパターンをデータに挿入することが考えられる。ところが、このような同期用のパターンをデータに挿入して伝送すると、信号パターンを挿入するために通信速度が低下する。また、同期用のパターンを挿入するようにすると、データが存在しない期間にも、同期用のパターンが送られることになる。
【００１１】
従って、この発明の目的は、電子機器間でシリアルでデータを伝送する場合に、クロック線を設ける必要がないと共に、ハードウェアが増大せず、データの伝送誤りが生じないディジタル信号の伝送方法を提供することにある。
【００１２】
【課題を解決するための手段】
この発明は、第１の符号は、第１の極性のデータ部と同期部とからなり、
第２の符号は、第２の極性のデータ部と同期部とからなり、
データ部が第１および第２の極性以外にハイインピーダンス期間に設定可能とされ、
データ送信時に、第１の符号と第２の符号とを切り換えてデータを送信し、データ受信時に、ハイインピーダンス期間が設定され、ハイインピーダンス期間に入力されるデータを受信してハイインピーダンス期間でない期間で同期部を出力し、
符号によるデータ送信の開始を示す同期信号は、符号のデータ部よりも長い期間の一方の極性の第１の同期信号同期部と、符号の同期部よりも長い期間の他方の極性の第２の同期信号同期部とからなる開始符号からなる２値化されたディジタル信号の伝送方法である。
【００１６】
電子機器間でデータをシリアル伝送する場合に、データ部と同期部とからなる符号にエンコードしているので、別のラインでクロックを伝送しなくても、誤りなくデータを伝送できる。また、データ部に同期部を付加するだけでエンコードできると共に、例えば、データの立ち上がる直前のローレベルの期間を計測するだけでデコードできるので、エンコーダ及びデコーダが複雑化せず、ハードウェアが増大しない。
【００１７】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。この発明は、有線のリモートコマンダでＭＤプレーヤを制御する場合のように、２つの電子機器間でデータをシリアル伝送するのに用いられる。
【００１８】
図１において、電子機器１と電子機器２とは、データ線３を介して接続される。電子機器１は、例えば、リモートコマンダ、電子機器２は、例えば、このリモートコマンダで制御されるＭＤプレーヤである。
【００１９】
電子機器１にはエンコーダ４が設けられており、電子機器２には、デコーダ５が設けられている。電子機器１のデータは、エンコーダ４で、データ部と同期部とからなる符号にエンコードされる。エンコーダ４の出力は、データ線３を介して、電子機器２のデコーダ５で受信される。デコーダ５で、データ部と同期部とからなる符号から、データがデコードされる。
【００２０】
このように、この発明では、電子機器１と電子機器２との間でデータを送る場合に、データがデータ部と同期部とからなる符号にエンコードされる。このようにデータ部と同期部とからなる符号にエンコードしてデータを伝送すると、別の信号線でクロックを送る必要がなく、また、ＰＬＬを用いてクロックを再生させる必要もない。このデータ部と同期部とからなる符号について更に詳述する。
【００２１】
図２Ａ及び図２Ｂは、この発明において伝送時に用いられる符号「０」及び符号「１」を示すものである。図２Ａに示すように、符号「０」は、所定時間Ｔ1 だけローレベルに保持された後、所定時間Ｔ2 だけハイレベルになる。図２Ｂに示すように、符号「１」は、所定時間Ｔ3 だけハイレベルに保持された後、所定時間Ｔ4 だけローレベルとなり、そして、所定時間Ｔ5 だけハイレベルとなる。
【００２２】
ここで、符号「０」で前半のローレベルの期間Ｔ1 は、符号「１」のハイレベルの期間Ｔ3 と符号「１」のローレベルの期間Ｔ4 とを合わせた期間と等しく、符号「０」で後半のハイレベルの期間Ｔ2 と、符号「１」の後半のハイレベルの期間Ｔ5 とは等しい。また、符号「０」のローレベルの期間Ｔ1 は、符号「１」のローレベルの期間Ｔ4 より十分に長い。即ち、
Ｔ1 ＝Ｔ3 ＋Ｔ4
Ｔ2 ＝Ｔ5
Ｔ1 ＞Ｔ4
の関係にある。
【００２３】
図２Ａに示すように、符号「０」の最小通信単位時間Ｔunit0 は、
Ｔunit0 ＝Ｔ1 ＋Ｔ2
であり、図２Ｂに示すように、符号「１」の最小通信単位時間Ｔunit1 は、
Ｔunit1 ＝Ｔ3 ＋Ｔ4 ＋Ｔ5
である。そして、符号「０」の最小通信単位時間Ｔunit0 と、符号「１」の最小通信単位時間Ｔunit1 とは等しく、
Ｔunit0 ＝Ｔunit1
の関係にある。
【００２４】
このような符号は、データ部に同期部を付加して伝送するとうい考えに基づいて形成されている。
【００２５】
即ち、データ部は、「０」がローレベル、「１」がハイレベルの信号である。そして、同期部は、図３に示すように、期間ｔ11のローレベルの期間と、期間ｔ12のハイレベルの期間とからなる信号である。
【００２６】
符号「０」は、ロレベルのデータ部に、図３に示したような同期部ＳＹを付加したものとなる。即ち、図４Ａに示すように、符号「０」の場合には、データ部ＤＡ０は、所定時間Ｔ21のローレベルである。このデータ部ＤＡ０に、図４Ｂに示すように、所定時間Ｔ11のローレベルの期間と所定時間Ｔ12のハイレベルの期間とからなる同期部ＳＹが付加されると、図４Ｃに示すように、符号「０」の符号が形成される。ここで、
Ｔ21＋Ｔ11＝Ｔ1
Ｔ12＝Ｔ2
とすると、図２Ａに示した符号「０」の符号の形式と等しくなる。
【００２７】
符号「１」は、ハイレベルのデータ部に、図３に示したような同期部ＳＹを付加したものとなる。即ち、図５Ａに示すように、符号「１」の場合には、データ部ＤＡ１は、所定時間Ｔ31のハイレベルである。このデータ部ＤＡ１に、図５Ｂに示すように、所定時間Ｔ11のローレベルの期間と所定時間Ｔ12のハイレベルの期間とからなる同期部ＳＹが付加されると、図５Ｃに示すように、符号「１」の符号が形成される。ここで、
Ｔ31＝Ｔ3
Ｔ11＝Ｔ4
Ｔ12＝Ｔ5
とすると、図２Ｂに示した符号「１」の符号の形式と等しくなる。
【００２８】
このように、符号「０」がローレベル、符号「１」がハイレベルとなるデータ部ＤＡ０及びＤＡ１に、所定時間のローレベルと所定時間のハイレベルとからなる同期部ＳＹを付加することで、図２Ａ及び図２Ｂに示したような符号が形成される。
【００２９】
図６は、このような符号を発生するエンコーダの構成を示すものである。図６において、３１はシフトレジスタである。シフトレジスタ３１には、入力端子３２から伝送用のデータが供給される。シフトレジスタ３１は、タイマ制御回路４０からのシフトクロックによりシフトされる。シフトレジスタ３１の出力がスイッチ回路３４の端子３４Ａに供給される。
【００３０】
スイッチ回路３４の端子３４Ｂには、ローレベル信号発生回路３５からのローレベルの信号が供給される。スイッチ回路３４の端子３４Ｃには、ハイレベル信号発生回路３６からのハイレベルの信号が供給される。スイッチ回路３４は、タイマ制御回路４０により制御される。スイッチ回路３４から、出力端子４１が導出される。
【００３１】
タイマ制御回路４０に対して、データ部タイマ３７、ローレベル期間タイマ３８、ハイレベル期間タイマ３９が設けられる。データ部タイマ３７は、データ部の期間（図４及び図５における期間Ｔ21及びＴ31）を計測する。ローレベル期間タイマ３８は、同期部のローレベルの期間（図４及び図５における期間Ｔ11）を計測する。ハイレベル期間タイマ３９は、同期部のハイレベルの期間（図４及び図５における期間Ｔ12）を計測する。
【００３２】
タイマ制御回路４０は、図７にフローチャートで示すような処理を行なって、スイッチ回路３４を切り換える。これにより、出力端子４１からは、上述のようにエンコードされた信号が出力される。
【００３３】
即ち、図７に示すように、先ず、スイッチ回路３４は端子３４Ａ側に設定される（ステップＳＴ１）。そして、データ部タイマ３７がセットされる（ステップＳＴ２）。
【００３４】
スイッチ回路３４が端子３４Ａ側に設定されると、シフトレジスタ３１からのデータが出力端子４１から出力される。
【００３５】
データ部タイマ３７の出力から、データ部の出力期間が経過したかどうかが判断される（ステップＳＴ３）。データ部の出力期間が経過したら、データ部タイマ３７がクリアされ（ステップＳＴ４）、スイッチ回路３４が端子３４Ｂ側に設定される（ステップＳＴ５）。そして、ローレベル期間タイマ３８がセットされる（ステップＳＴ６）。
【００３６】
スイッチ回路３４が端子３４Ｂ側に設定されると、ローレベル信号発生回路３５からのローレベルの信号が出力端子４１から出力される。
【００３７】
ローレベル期間タイマ３８の出力から、同期部のローベルの出力期間が経過したかどうかが判断される（ステップＳＴ７）。同期部のローレベルの出力期間が経過したら、ローレベル期間タイマ３８がクリアされ（ステップＳＴ８）、スイッチ回路３４が端子３４Ｃ側に設定される（ステップＳＴ９）。そして、ハイレベル期間タイマ３９がセットされる（ステップＳＴ１０）。
【００３８】
スイッチ回路３４が端子３４Ｃ側に設定されると、ハイレベル信号発生回路３６からのハイレベルの信号が出力端子４１から出力される。
【００３９】
ハイレベル期間タイマ３９の出力から、同期部のハイベルの出力期間が経過したかどうかが判断される（ステップＳＴ１１）。同期部のハイレベルの出力期間が経過したら、ハイレベル期間タイマ３９がクリアされる（ステップＳＴ１２）。そして、シフトクロックが１つ送られてから（ステップＳＴ１３）、ステップＳＴ１にリターンされる。
【００４０】
上述のような制御により、ローレベル又はハイレベルのデータ部に、所定時間ローレベルで所定時間ハイレベルの同期部が付加されたことになり、出力端子４１からは、上述のようにエンコードされた信号が出力されることになる。
【００４１】
次に、このような符号の復号処理について説明する。このような符号は、例えば、ローレベルからハイレベルの変化点の直前にあるローレベルの期間が、符号「１」での後半部のローレベルの期間より長いかどうかにより復号できる。
【００４２】
即ち、図８に示すように、上述のように符号化された符号が入力されたとする。この符号は、「０」、「１」、「１」、「０」…である。
【００４３】
このような符号が入力された場合、復号時には、ローレベルからハイレベルの変化点ｔ11、ｔ12、ｔ13、ｔ14…が検出される。そして、このローレベルからハイレベルの変化点ｔ11、ｔ12、ｔ13、ｔ14…の直前のローレベルの長さが判断され、これにより、「０」か「１」かに復号される。
【００４４】
時点ｔ11では、その直前のローレベルの長さＬ11が符号「１」での後半部のローレベルの期間より長いので、「０」に復号される。時点ｔ12では、その直前のローレベルの長さＬ12が符号「１」での後半部のローレベルの期間より短いので、「１」に復号される。時点ｔ13では、その直前のローレベルの長さＬ13が符号「１」での後半部のローレベルの期間より短いので、「１」に復号される。時点ｔ14では、その直前のローレベルの長さＬ14が符号「１」での後半部のローレベルの期間より長いので、「０」に復号される。
【００４５】
図９は、このように、ローレベルからハイレベルの変化点の直前にあるローレベルの期間が符号「１」での後半部のローレベルの期間より長いかどうかにより復号を行なうデコーダの一例である。
【００４６】
図９において、入力端子５１に受信データが供給される。この受信データは、立ち下がりエッジ検出回路５２に供給されると共に、立ち上がりエッジ検出回路５３に供給される。立ち上がりエッジ検出回路５２の出力及び立ち下がりエッジ検出回路５３の出力がローレベル期間計測タイマ５４に供給される。ローレベル期間計測タイマ５４は、立ち下がりエッジ検出回路５２の出力で計測を開始し、立ち上がりエッジ計測回路５３の出力で計測を終了する。
【００４７】
ローレベル期間計測タイマ５４の出力がコンパレータ５５及び５６に供給される。コンパレータ５５には、符号「１」計測時間発生回路５７の出力が供給される。コンパレータ５６には、符号「０」計測時間発生回路５８の出力が供給される。
【００４８】
符号「１」計測時間発生回路５７は、符号「１」の場合のローレベルからハイレベルの変化点の直前のローレベルの期間に対応する時間（図２Ｂにおける期間Ｔ4 ）に設定される。符号「０」計測時間発生回路５８には、符号「０」の場合のローレベルからハイレベルの変化点の直前のローレベルの期間に対応する時間（図２Ａにおける期間Ｔ1 ）に設定される。
【００４９】
コンパレータ５５及び５６の出力が判断回路５９に供給される。判断回路５９により、コンパレータ５５及び５６の出力から、受信データの符号が判定される。
【００５０】
即ち、ローレベル期間計測タイマ５４により、ローレベルからハイレベルの変化点の直前にあるローレベルの期間が計測される。コンパレータ５５により、ローレベルからハイレベルの変化点の直前にあるローレベルの期間が、符号「１」の場合のローレベルからハイレベルの変化点の直前のローレベルの期間と一致するかどうかが検出される。コンパレータ５６により、ローレベルからハイレベルの変化点の直前にあるローレベルの期間が、符号「０」の場合のローレベルからハイレベルの変化点の直前のローレベルの期間と一致するかどうかが判断される。このコンパレータ５５及び５６の検出出力が判断回路５９に供給される。
【００５１】
判断回路５９は、コンパレータ５５の出力から、ローレベルからハイレベルの変化点の直前にあるローレベルの期間が符号「１」の場合のローレベルからハイレベルの変化点の直前のローレベルの期間と一致すると判断した場合には、「１」に復号する。また、コンパレータ５６の出力から、ローレベルからハイレベルの変化点の直前にあるローレベルの期間が符号「０」の場合のローレベルからハイレベルの変化点の直前のローレベルの期間と一致すると判断した場合には、「０」に復号する。
【００５２】
図１０は、デコーダの他の例を示すものである。前述の例では、ローレベルからハイレベルの変化点の直前にあるローレベルの期間が符号「１」での後半部のローレベルの期間より長いかどうかにより復号を行なっていたが、この例では、受信データのローレベルの信号時間が短いか長いかを抵抗とコンデンサとからなる積分回路に記憶させることで、復号を行なうものである。
【００５３】
即ち、図１０において、入力端子６１からの受信データは、Ｄフリップフロップ６２のクロック入力端子に供給されると共に、抵抗６３、コンデンサ６４からなる積分回路６５に供給される。積分回路６５の出力がＤフリップフロップ６２のデータ入力端子に供給される。
【００５４】
Ｄフリップフロップ６２で、受信データの立ち上がりで、積分回路６５を介された受信データが取り込まれる。積分回路６５では、受信データのローレベルの期間の長短が記憶される。
【００５５】
つまり、図１１に示すように、ローレベルの期間が長い信号（図１１Ａ）が入力されると、積分回路６５の出力は、図１１Ｂに示すように、ローレベルまで下がる。このため、図１１Ｃに示すように、データの立ち上がりで積分回路６５の出力を取り込むと、取り込まれるデータはローレベルとなる。これに対して、図１２に示すように、ローレベルの期間が短い信号（図１２Ａ）が入力された場合には、積分回路６５の出力は、図１２Ｂに示すように、ローレベルまで下がらない。このため、図１２Ｃに示すように、データの立ち上がりで積分回路６５の出力を取り込むと、取り込まれるデータはハイレベルとなる。
【００５６】
このように、積分回路６５では、データがローレベルからハイレベルに立ち上がる直前のローレベルの期間を記憶していることになり、データがローレベルからハイレベルに立ち上がる直前のローレベルの期間が長ければローレベル、データがローレベルからハイレベルに立ち上がる直前のローレベルの期間が短ければハイレベルがＤフリップフロップ６２に取り込まれる。
【００５７】
なお、上述の例では、符号「０」と符号「１」との２値データのみ伝送するようにしているが、更に、図１３に示すように、同期用パターンを送るようにしても良い。図１３において、ＳＹＮＣで示す期間は、同期用のパターンである。この同期用のパターンは、符号「０」でのローレベルの期間より更に長い期間ローレベルとなるように設定される。この同期用のパターンは、データ送信開始を知らせたりするのに利用できる。
【００５８】
図１４は、マスタ側の電子機器とスレーブ側の電子機器との双方で、データのやり取りを行なえるようにした例である。図１４において、７１はマスタ側の電子機器、７２はスレーブ側の電子機器である。マスタ側の電子機器７１には、エンコーダ７３が設けられる。エンコーダ７３としては、図６に示したような構成のものが用いられる。また、マスタ側の電子機器７１には、トライステートバッファ７４、データ受信用のＤフリップフロップ７５が設けられる。スレーブ側の電子機器７２には、デコーダ７７が設けられる。デコーダ７７としては、図９又は図１０に示したような構成のものが用いられる。更に、スレーブ側の電子機器７２には、データ送信用のシフトレジスタ７８、抵抗７９が設けられる。マスタ側の電子機器７１と、スレーブ側の電子機器７２とは、伝送ライン８０を介して接続される。
【００５９】
このような構成では、マスタ側の電子機器７１からスレーブ側の電子機器７２にデータを伝送するばかりでなく、スレーブ側の電子機器７２からマスタ側の電子機器７１にデータを伝送することができる。
【００６０】
即ち、マスタ側の電子機器７１からスレーブ側の電子機器７２にデータを伝送する場合には、マスタ側の電子機器７１のエンコーダ７３でデータがエンコードされ、このデータがトライステートバッファ７４、伝送ライン８０を介して、スレーブ側の電子機器７２に送られる。そして、スレーブ側の電子機器７２のデコーダ７７で、このデータがデコードされる。
【００６１】
スレーブ側の電子機器７２からマスタ側の電子機器７１にデータを伝送する場合には、スレーブ側の電子機器７２のシフトレジスタ７８からデータが出力される。このシフトレジスタ７８からのデータは、抵抗７９、伝送ライン８０を介して、マスタ側の電子機器７１に送られる。そして、マスタ側の電子機器７１のＤフリップフロップ７５で、このデータが取り込まれる。
【００６２】
このように、スレーブ側の電子機器７２からマスタ側の電子機器７１にデータを伝送する場合、データ部の期間に対応する期間、トライステートバッファ７４がハイインピーダンス状態に設定される。このように、データ部の期間に対応する期間トライステートバッファ７４をハイインピーダンス状態に設定すると、スレーブ側の電子機器７２にエンコーダを設けなくても、マスタ側の電子機器７１のＤフリップフロップ７５では、エンコードされたデータを取り込むことができる。
【００６３】
つまり、図１５Ａに示すように、スレーブ側の電子機器７２のシフトレジスタ７８からハイレベルの信号が出力されたとする。図１５Ｂに示すように、データ部の期間Ｔ51では、トライステートバッファ７４がハイインピーダンス状態に設定される。このため、データ部の期間Ｔ51では、図１５Ｃに示すように、シフトレジスタ７８からの信号（ハイレベル）がそのままマスタ側の電子機器７１のＤフリップフロップ７５に入力される。同期部の期間Ｔ52では、トライステートバッファ７４が駆動される。このため、エンコーダ７３からの、所定期間ローレベル、所定期間ハイレベルとなる同期部の信号が、Ｄフリップフロップ７５に入力される。従って、図１５Ｃに示すように、エンコードされた符号「１」がＤフリップフロップ７５に入力されたことになる。
【００６４】
図１６Ａに示すように、スレーブ側の電子機器７２のシフトレジスタ７８からローレベルの信号が出力されたとする。図１６Ｂに示すように、データ部の期間Ｔ51では、トライステートバッファ７４がハイインピーダンス状態に設定される。このため、データ部の期間Ｔ51では、図１６Ｃに示すように、シフトレジスタ７８からの信号（ローレベル）がそのままマスタ側の電子機器７１のＤフリップフロップ７５に入力される。同期部の期間Ｔ52では、トライステートバッファ７４が駆動される。このため、エンコーダ７３からの、所定期間ローレベル、所定期間ハイレベルとなる同期部の信号が、Ｄフリップフロップ７５に入力される。従って、図１６Ｃに示すように、エンコードされた符号「０」がＤフリップフロップ７５に入力されたことになる。
【００６５】
【発明の効果】
この発明によれば、電子機器間でデータをシリアル伝送する場合に、データ部と同期部とからなる符号にエンコードしているので、別のラインでクロックを伝送しなくても、誤りなくデータを伝送できる。また、この発明によれば、データ部に同期部を付加するだけでエンコードできると共に、例えば、データの立ち上がる直前のローレベルの期間を計測するだけでデコードできるので、エンコーダ及びデコーダが複雑化せず、ハードウェアが増大しない。
【図面の簡単な説明】
【図１】この発明が適用された電子機器間のデータ伝送の一例の説明に用いるブロック図である。
【図２】この発明が適用された符号の説明に用いる略線図である。
【図３】この発明が適用された符号の説明に用いる略線図である。
【図４】この発明が適用された符号の説明に用いる略線図である。
【図５】この発明が適用された符号の説明に用いる略線図である。
【図６】この発明が適用されたエンコーダの一例のブロック図である。
【図７】この発明が適用されたエンコーダの説明に用いるフローチャートである。
【図８】この発明が適用された符号の説明に用いる略線図である。
【図９】この発明が適用されたデコーダの一例のブロック図である。
【図１０】この発明が適用されたデコーダの他の例のブロック図である。
【図１１】この発明が適用されたデコーダの説明に用いる波形図である。
【図１２】この発明が適用されたデコーダの説明に用いる波形図である。
【図１３】この発明が適用された符号の説明に用いる略線図である。
【図１４】この発明が適用された電子機器間のデータ伝送の他の例の説明に用いるブロック図である。
【図１５】この発明が適用された電子機器間のデータ伝送の他の例の説明に用いるタイミング図である。
【図１６】この発明が適用された電子機器間のデータ伝送の他の例の説明に用いるタイミング図である。
【図１７】従来の電子機器間のデータ伝送の一例のブロック図である。
【図１８】従来の電子機器間のデータ伝送の一例の説明に用いるタイミング図である。
【図１９】従来の電子機器間のデータ伝送の他の例のブロック図である。
【符号の説明】
１，２・・・電子機器，４・・・エンコーダ，５・・・デコーダ
Claims (3)
- 第１の符号は、第１の極性のデータ部と同期部とからなり、
第２の符号は、第２の極性のデータ部と上記同期部とからなり、
上記データ部が上記第１および第２の極性以外にハイインピーダンス期間に設定可能とされ、
データ送信時に、上記第１の符号と上記第２の符号とを切り換えてデータを送信し、データ受信時に、上記ハイインピーダンス期間が設定され、上記ハイインピーダンス期間に入力されるデータを受信して上記ハイインピーダンス期間でない期間で上記同期部を出力し、
上記符号によるデータ送信の開始を示す同期信号は、上記符号のデータ部よりも長い期間の一方の極性の第１の同期信号同期部と、上記符号の上記同期部よりも長い期間の他方の極性の第２の同期信号同期部とからなる開始符号からなる２値化されたディジタル信号の伝送方法。 - 上記符号の上記同期部は、上記第１の極性と上記第２の極性とからなり、上記開始符号は、上記第１の極性と上記第２の極性とからなる請求項１記載の２値化されたディジタル信号の伝送方法。
- 上記符号のデータ部の期間は、上記符号の上記同期部の期間よりも長い請求項１記載のディジタル信号の伝送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17733196A JP4001955B2 (ja) | 1996-06-18 | 1996-06-18 | ディジタル信号の伝送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17733196A JP4001955B2 (ja) | 1996-06-18 | 1996-06-18 | ディジタル信号の伝送方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004209649A Division JP3757978B2 (ja) | 2004-07-16 | 2004-07-16 | データ伝送装置および通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1013393A JPH1013393A (ja) | 1998-01-16 |
| JP4001955B2 true JP4001955B2 (ja) | 2007-10-31 |
Family
ID=16029114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17733196A Expired - Fee Related JP4001955B2 (ja) | 1996-06-18 | 1996-06-18 | ディジタル信号の伝送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4001955B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3531477B2 (ja) | 1998-06-05 | 2004-05-31 | 株式会社日立製作所 | 非接触カードの通信方法及び該通信に用いる集積回路 |
| EP1585280B1 (en) * | 2003-01-15 | 2013-03-13 | Nippon Telegraph And Telephone Corporation | Non-contact RF ID system communication method, non-contact RF ID system, transmitter, and receiver |
| US9755821B2 (en) | 2015-04-02 | 2017-09-05 | Samsung Electronics Co., Ltd. | Device including single wire interface and data processing system including the same |
| KR102328014B1 (ko) | 2015-08-24 | 2021-11-18 | 삼성전자주식회사 | 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템 |
-
1996
- 1996-06-18 JP JP17733196A patent/JP4001955B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1013393A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0859495A2 (en) | High speed multimedia data network | |
| GB2109206A (en) | Data transmission system utilising power line of 3-phase alternating current | |
| JPH07264250A (ja) | シリアルデータ伝送装置 | |
| CN112052208A (zh) | 用于校准输出定时的方法、以及相应的主设备和从设备 | |
| JPH0239140B2 (ja) | ||
| CN111490849B (zh) | 通信设备和方法 | |
| KR950005064B1 (ko) | 비데오 레코더용 회로장치 | |
| JP4001955B2 (ja) | ディジタル信号の伝送方法 | |
| JPS59139747A (ja) | デジタル伝送回線上の設備を遠隔監視する方法及び装置 | |
| CA1333725C (en) | Optical communications transmitter and receiver | |
| FI102929B (fi) | Kauko-ohjausjärjestelmä sekä siinä käytettävä lähetin ja vastaanotin | |
| JP3757978B2 (ja) | データ伝送装置および通信装置 | |
| JP4026657B2 (ja) | 通信装置 | |
| JPH11205396A (ja) | シリアル通信装置 | |
| JPH0588017B2 (ja) | ||
| JP2000013451A (ja) | 光デ−タの受信装置 | |
| JPH0653955A (ja) | パラレルビット同期方式 | |
| KR880001024B1 (ko) | 데이터 전송방법 | |
| JP2596357B2 (ja) | バーストデータ伝送方法及び装置 | |
| JPH1198200A (ja) | 調歩同期式シリアルデータ送受信方法と送信装置，受信装置および送受信装置 | |
| JP2712304B2 (ja) | データ伝送方法，データ伝送装置，データ受信方法およびデータ受信装置 | |
| JPH05103023A (ja) | データ同期検出方法 | |
| JPH11154941A (ja) | 通信装置、通信システムおよび通信方法 | |
| JP2007288660A (ja) | データ通信システム、データ通信装置及びデータ通信方法、並びにコンピュータ・プログラム | |
| CN1395782A (zh) | 用于恢复双相编码数据信号中的数据和时间的方法和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050324 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050519 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070816 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |