JPH02112336A - フレーム信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、フレーム信号発生回路に関し、特にデジタ
ル多重通信においてフレームの先頭の位置を明らかにす
るフレーム信号発生回路に関するものである。

［従来の技術］ 第１０図は従来のフレーム信号発生回路の構成を示すブ
ロック図である。

図において、入力端子Ｒにリセット信号Ｒ３が人力され
るカウンタ１のカウント値信号Ｃｖがデコーダ２に人力
される。デコーダにて生成されるタイミング（ｍ号Ｓ１
およびＳ２はフリップフロップ回路３の入力端子ＳとＲ
とにそれぞれ入力される。タイミング信号Ｓ、と８２に
基づいてフレーム信号ＦＳが出力される。

第１１図は第１０図の動作を示すタイミングチャートで
ある。

以下第１０図および第１１図を参照してフレーム信号の
生成動作について説明する。

カウンタ１は３ビツト、すなわち２３−８　（０ないし
７）のカウント値を連続して繰返し出力する。カウンタ
１はフレームの先頭が変化しない限り、ｒＯＪから「７
」までを順にカウントし、フレームの先頭が変化する場
合、適当なタイミングでカウント値が「０」にリセット
することによって実現される。この従来例では、フレー
ムの先頭が、カウント値「２」の場合、タイミング信号
Ｓ、が「１■」　レベルとされる。タイミング１ば号Ｓ
２は適当なタイミング、この例ではカウント値「６」の
ときにｒ　ＨＪレベルとされる。タイミンク１６号Ｓ、
はフレーム信号ＦＳの立上がりを現定し、タイミング１
５号Ｓ２はフレーム信号ＦＳの立下がりを規定する。こ
のように、カウント値ＣＶに基づいてタイミング信号Ｓ
ＩおよびＳ２が発生することによって、図のようなフレ
ーム信号ＦＳが生成される。フレーム信号ＦＳはこのよ
うな形に形成されるので、フレーム信号を受信する側に
おいて、フレーム信号の立上がりを検知してフレームの
先頭を認識する。

【発明が解決しようとする課題〕

第１２図はフレーム信号の送受信に係わる装置の構成を
示す図である。

送受信装置３２は送信装置３１から通（５回線Ｂを介し
てフレーム信号が送信される。送受信装置３２から受信
装置３３に通信回線Ｂ２を介してフレーム信号を送信す
るが、このフレーム信号は送信装置３１から送信されて
きたものを転送する場合もある。

このような送信においては、送受他装置３２から送信さ
れるフレーム信号は、受信装置３３側における受信に同
期して行なわれる。このような状態で送信されていると
き、送信装置３１から新たなフレーム１３号が回線Ｂ、
を介して送信され、さらにこれを受ＩＪ装置３３に転送
するような処理を送受信装置３２が行なうときを想定す
る。

第１３図はこのような状況の下での、送受信装置３２に
よるフレーム信号発生に関するタイミングチャートであ
る。

図において、最初に受信装置３３に送１言されているフ
レーム信号が第１１図に示されたものとする。ところが
送信装置、３１から送信されてきたフレーム信号の位相
が受信装置３３側の受入れの位相に同期していない場合
、リセット信号ＲＳが受信装置３３に同期をとるべく、
カウント値ＣＶの「２」の値で発生したとする。このリ
セット信号Ｒ３に応答してカウント値Ｃｖはリセットさ
れ、すなわち、カウント値「２」の次のカウント値が「
０」となって新たなカウントがなされる。このような状
６１においては、タイミング信号Ｓ、は新たなカウント
値「２」においてｒＨＪレベルとなり、タイミング信号
Ｓ２は新たなカウント値「６」においてｒＨＪレベルと
なる。このようにタイミング信号Ｓ１と８２とが変化す
ると、送受信装置３２から送信されるフレーム信号ＦＳ
は図に示すような形状に変化する。

第１４図は第１３図のタイミングチャートによって表わ
された、変化前のフレーム信号と変化後のフレーム信号
との変化状況を示した図である。

図において、嚢化前のフレーム信号１？　Ｓ　ａは、時
刻Ｔ、まで実線でその後は破線で描かれているような位
相の１ｇ号を形成していたものとする。変化後フレーム
信号ＦＳＡは時刻Ｔ、までは生成されず、時刻Ｔ、後に
実線のごとくの位相の６号が発生されるものとする。す
なわち、第１２図および第１３図の例においては、フレ
ーム１６号ＦＳ［！は受信装置３３に最初に送られてい
た１号を示すものであり、フレーム１８号ＦＳ＾は送（
、；装置′３１から後に送信されてきた信号を示したも
のである。

このように、送受信装置３２がフレーム信号を受信した
後、その信号を受信装置′３３側の受入れに対して同期
させる、すなわちフレーム同期引込みをしようとした時
、その両信号の位相が同期されていない場合に第１４図
のような状態となる。ところか、このようなフレーム同
期引込みの場合、第１３図にて示したようにフレーム信
号ＦＳのＩｔ、Ｓ状が変化してしまう。この結果、第１
４図に示したようなフレーム信号ＦＳを受信装置３３が
受１２した場合、本来のフレーム信号ＦＳＡのフレーム
の先端が認識されないことになる。したがって、して示
したフレームの先頭の１フレ一ム分のデータを見失って
しまうという問題を生じる。

この発明は上記のような課題を解決するためになされた
もので、フレームの先頭が変化した場合であっても、最
初の１フレームを兄失うことなく、確実にその先頭を認
識できるフレーム信号発生回路を提供することを］］的
とする。

［課題を解決するための手段］ この発明に係るフレーム信号発生回路は、フレｔ・の先
頭か付与された第１のタイミングに応答して決定される
フレーム信号を発生するフレーム信号発生手段と、フレ
ーム信号発生丁３段に第１のタイミングを付与した後、
第１のタイミングと異なる第２のタイミングをさらに付
与するタイミング付与手段と、タイミング付与°ｆ段に
よる第２のタイミングに応答して、フレーム信号の先頭
を変化させるようにフレーム信号発生手段を制御する制
御１段とを備えたものである。

［作用］ この発明においては、タイミング付り４手段によって付
与されたタイミングが変更された場合、発生しているフ
レーム信号の先頭を変更されたタイミングに応答して変
化させるので、フレームの先頭が確実に認識される。

［実施例］ 第１図はこの発明の第１の実施例によるフレーム信号発
生回路の構成を示すブロック図である。

図において、入力端子−Ｒにリセット信号ＲＳが入力さ
れるカウンタ１のカウント値ＣＶがデコーダ２に入力さ
れる。カウント値ＣＶを基礎として、タイミング信号Ｓ
１とＳ、とを発生させ、それぞれの信号がフリップフロ
ップ回路３の入力端子ＳとＲに人力される。さらに、デ
コーダ２によって発生された信号Ｓ、は論理否定回路４
を介してフリップフロップ回路３の出力とともに論理積
回路５に人力され、そこからフレーム龜−号ＦＳが発生
される。

第２図は第１図の動作にかかイ〕るタイミングチャート
である。

第１図および第２図を３照して、以下この回路の動作に
ついて説明する。

カウンタ１は従来例と同じく３ビツトの構成によりなる
ものを想定し、カウント値Ｏないし７の値を繰返し出力
するものである。タイミング信号Ｓ、は従来例と同様に
、カウント値「２」においてｒＨＪレベルとなりフレー
ム信号ＦＳの立上がりを規定する。タイミング信号Ｓ：
！は同じくカウント値「６」においてｒ　ＨＪレベルと
なりフレーム信号ＦＳの立ドかりを規定する。デコーダ
２から新たに生成されるタイミング信号Ｓ３はタイミン
グ信号Ｓ、が生成されるカウント値、すなわちフレーム
の先Ａ“１を示ずカークント圃の１つ前のカウント値で
ｒＨＪレベルとなる信号である。この実施例においては
タイミング１号Ｓ、はカウント値「１」においてｒ　Ｈ
Ｊレベルとなっている。第１図の（Ｒ成にて明らかなよ
うに、タイミング１５号Ｓ、か「１１」レベルとなると
き、その信号は論理ｔ’Ｊ定回定日路よって反転して論
理積回路５に入力されるので、そのときのフレーム１３
号ＦＳはｒＬＪレベルに変化する。

このような構成の下で、フレーム同期引込み等によって
フレームの先頭が変化する場合を考えてみる。この実施
例においてはフレームの先頭が変化することによって、
リセット信号ＲＳがカウント値「３」においてｒＨＪレ
ベルとなっている。

この場合、タイミング信号Ｓ、は従来例と同様に新たな
カウント値「２」において「Ｈ」レベルとなるが、タイ
ミング信号Ｓ、も新たなカウント値「１」においてｒＨ
Ｊレベルとなる。この結果、新たなカウント値「１」に
おけるフレーム信号ＦＳは強制的にｒＬＪレベルに変化
する。したかって、フレーム同期引込みによって変化し
た新たなフレームの先頭は、新たなカランｌ−Ｍｒ２Ｊ
におけるフレーム１を号ＦＳの立上がりとして識別する
ことかて八る。

なお、この実施例では、フレームの先頭を示すカウント
値が「２」の場合において示したが、カウント値が「０
」以外の他のカウント値であ・っても同様に適用でき同
様の効果を奏する。

ところが、上記実施例では、フレームの先頭がカウント
値ｒＯＪである場合においては、同期引込み等によって
変化したフレームの先頭を識別することができないこと
になる。

第３図はフレームの先頭がカウント値ｒＯＪの場合のタ
イミングチャートである。

図に示すように、この場合タイミング信９　ｃ、。

はカランｉ・値ｒＯＪにおいて「１１」レベルとなるが
、タイミング信号Ｓ、はカウント値「〔）」の前のカウ
ント値ずなわち「７」において「Ｈ」レベルとなる。こ
のような場合、第２図と同（、ｌにリセット（。号Ｒ９
がカウント値「３」において「ＨＪレベルとなった場合
、タイミングに５号Ｓ３は新たなカウント値における「
７」において初めてｒＨＪレベルに変化する。したがっ
てそれまでタイミング信号Ｓ３はｒＬＪレヘレベあるの
で、フレーム信号ＦＳはタイミング信号Ｓ２のカランＮ
＋ａｒ６ＪにおけるｒＨＪレベルへの変化まで「ＨＪレ
ベルを保持したままである。これは変化したフレーム信
号の先頭を認識できないことを意味する。

第４図は第３図における問題を解決するためののこの発
明の第２の実施例によるフレーム信号発生回路の構成を
示すブロック図である。

図において、カウンタ１およびフリップフロップ回路３
の１１が或は第１図に示したものと同様である。この実
施例においては、論理否定回路４に入力する信号Ｓ、か
デコーダ２から出力されるものではなく、カウンタ１に
人力されるリセット信号Ｒ３を直接使用しているもので
ある。フリップフロップ回路３からの出力と、論理否定
１可路４を介しての信号Ｓ、とが論理積回路５に人力さ
れ、そこからフレーム１ｇ号ＦＳが発生されるのは同様
である。

第５図は第４図の回路構成に基づいたタイミングチャー
トである。

以下第４図および第５図をり照してその動作について説
明する。

この実施例においてはタイミング信号Ｓ、か、先の第３
図にて示したのと同じくカウント値［ＯＪにおいて「１
１」レベルとなっている。ところが、この実施例におい
てはリセット６号Ｒ３がすなわちタイミング４二号Ｓ、
となるので、リセッＩ”　（Ｓ”ｊＲ３がカウント値「
３」においてｒ　ＨＪレベルに変化すると同時にタイミ
ング１ｄ号Ｓ、も同Ｆ１！に変化する。このようにター
（ミング信号Ｓ、が変化すると第４図の（１−１成から
明らかなように、その信号はカウント値「３」において
論理持回νδ５に論理否定回路４を介してｒＬＪレベル
の信号となって人力する。１．だがって、フレーム１ｇ
号ＦＳはカウント値「３」において「Ｌ」レベルとなる
ので変化した新たｔフレームの先頭を認識することかで
きる。このようにこの実施例においては、フレｌ、の先
頭にχ・１応する７）ラント値がいずれの（直であって
も、當に新たなフレームの先頭を認識することができる
。

第６図はこの発明の第３の実施例によるフレーム信号発
生回路の構成を示すブロック図である。

この実施例においては、カウンタの最高位ビットの論理
と定をフレーム信号として用いる場合を示すものである
。

図において、リセッ＋−ｒ＝＋；Ｒｓか入力端ＦＲに人
力されるカウンタ１１からのカウンタ信号ＣＶＳが論理
否定回路１２を介して論理積回路１４に入力される。−
）ｊ、リセット信号Ｒ３はまた論理否定回路］３を介し
て論理積回路１４に人力され、カウンタ信号ＣｖＳの反
転信号とともに論理晴回路１４によってフレー７４１５
号ＦＳか出力される。

第７図は第６図に示すフレーム信号発生回路の動作を示
すだめのタイミングチャートである。

以下、第６図および第７図を参照してこの：ｌ１ＪＪ作
について説明する。

カウンタ１１はこの実施例においてＬ）３ビットの（ｂ
成によるものである。したかって、最！：：ｒ　ＩＭ、
ビットの論理否定、すなわちカランｔ・ｒｉＯ〜′３が
「１１」レベルとなり、カラン１づ直４〜７かｒＬＪレ
ベルとなるフレーム信号か生成されることになる。この
ようなカウンタの最高位ビットの、倫理、イｊ定を月１
いることによってフレーム１゜号を生成すると、先の実
施例に示したようなデコーダおよびソリツブフロップ回
路を必要としないので回路自体をコンパクトに構成する
ことができる。第７図は先の実施例占同様に、フレーム
同期引込みかｔｆされた場合の（動作を示している。す
なわち、カウント値「３」においてリセット信号Ｒ５が
「１１」レベルになって、次のカウント］直から新たな
カウント１直ＣＶか始まる。この場合カウンタ信号ＣＶ
Ｓは前述のようにカランｔ−Ｉｎ　Ｏ〜３の間において
は「Ｉ（」レベルとなっているので、この場合古いカウ
ント値「０」から新たなカウント値「３」の間まで「Ｉ
（」レベルにな−）ている。ところが、リセット信号Ｒ
８はカウンタ１１に入力するのみだけではなり２．倫理
否定回路１３に人力しその反転ｔ＝号を論理積回路１４
に人力するので、論理積回路１４から出力されるフレー
ム信号Ｆ　Ｓは占いカウント値「３」においてｒＬＪレ
ベルになる。この結果、第７図に示すよ・うにフレーム
ｆ二号ＦＳは新たなカウント値「０」の前のカラン！・
値〔３」において−口ｒＬＪレベルになるので、変更さ
れたフレームの売囲がその立上がりによって識別される
ことにｉｉる。

この実施例においては、カウンタのビット数を３ビツト
としているか、他の！Ｆ意のビット数のカウンタの場合
においても同様の効里を奏する。

第８図はこの発明の第４の実施例によるフレーム信号発
生回路の１１１１成を示すブロック図である。

図において、カウンタ２］、デコーダ２２およびフリッ
プフロップ回路２３の接続関係は基本的には第１図に示
した実施例と同様である。但し、この実施例においては
フリップフロップ回路２３の入力端子Ｓに入力されるタ
イミング信号Ｓ１が別途論理否定回路２５を介して論理
積回路２６に人力される。また、フリップフロップ回路
２３の出力信号は、カウンタの１力ウント分の時間信号
を遅延させろ遅延回路２４に−り１人力され、その出力
となるタイミング信号Ｓ、またはＳ、は論理積回路２６
に人力され、タイミング信号Ｓ、の反転信号とともに論
理積回路２６からフレーム信号ＦＳとして出力される。

第９図は第８図の構成によるフレーム信号発生回路の動
作を示すためのタイミングチャートである。

以下第８図および第９図を参１ＩＣ（して、この動ｆ′
１について説明する。

この実施例においてはフレーム１ｚ号の立上がりを規定
するタイミング１３号Ｓ１はカウント値「１」においで
「１１」レベルとなり、フレーム信号の立下かりを規定
するタイミング信号Ｓ２はカウント１直ｒ５Ｊにおいて
「トｆ」レベルとなるように構！戊されている。夕・ｒ
ミング信号Ｓ、を受けて遅延回路２４から出力されるタ
イミングｆ。号Ｓ、はその１力ウント分の遅延動作によ
って、カウント値「２」において「１（」レベルとなっ
ている。同［Ｃ’に、タイミング１．−、号Ｓ２を受け
て、遅延回路２４から出力されろタイミング１．、、号
Ｓ、はその遅延動作の効果によって、カウンｊ−値「６
」においてｒ　ＦＩ　Ｊレベルとなるように構成される
。このよう１１構成において、フレーｔ、同１ｔｌＪ引
込み等によって、新たなカウント値が１３」において発
生されたものとする。すなわち、リセット信号Ｒ３がカ
ウント直置３」においてｒＨＪレベルとされる。この場
合、タイミング信号Ｓ、は変更前と同じ＜「１、」にお
いて「１１」レベルとなるので、論ｌ集積回路２６には
論理否定回路２５によってその反転信号ずな４つちｒＬ
Ｊレベルの信号が人力されることになる。したがって、
論理積回路２６から出力されるフレーム信号ＦＳは新た
なカウンｊ−値「１」においてｒＬＪレベルとなる。こ
のようにして、新たなフレーム（４号の立上がりがカウ
ント値「２」において認工されることができる。このよ
うに、この実施例では、デコーダ２２でフレームの先頭
の１つ前のカウント時でｒ　ＨＪレベルとなる１５号を
生成する必要がなく、フリップフロップ回路２３のセッ
ト入力に入る信号Ｓ、を用いることによってフレーム先
頭を認識できるフレーム１３号を生成することがで３る
。

なお、この実施例においては、フレーム信号の立上がり
を規定するカウント値がどのような数１直であっても、
１大にフレーム信号の立上がりを認識できるフレーム信
号を生成することができる。

また、上記３大施例においては、フレームの先頭を認識
するためにフレーム信号の立上がりを識別しているが、
必ずしも立１−かりで識別しなくてもよく、要するに立
上げ等のそれ以外の他の変化によって識別させるもので
も同様にこの発明が適用でき、同ＬＴｉの効果を秦する
ことは言うまでしない。

さらに、上記各実施例においてはカウンタの構成を３ビ
ツトによるものとしているが、このビット数は他の仔意
の数のビットでもよく、同様の効果を奏する。

［発明の効果］ この発明は以上説明したとおり、フレームの先頭の直前
でフレーム信号を強制的に変化させるので、フレームの
先頭の位置が同期引込み等によってどのように変化して
も、フレームの先頭を容易に識別することができる効果
がある。

【図面の簡単な説明】

第１図はこの発明の第１の実施例によるフレーム信号発
生回路の構成を示すブロック図、第２図は第１図の構成
による回路の動作を示すためのタイミングチャート図、
第３図は第１図の動作の他の例を示すタイミングチャー
ト図、第４図はこの発明の第２の実施例によるフレーム
１１号発生回路の構成を示すブロック図、第５図は第４
図の構成による沖ｉ路の動作を示すためのタイミングチ
ャート図、第６図はこの発明の第３の実施例によるフレ
ーム信号発生回路の構成を示すブロック図、第７図は第
６図の構成による回路の動作を示すタイミングチャート
図、第８図はこの発明の第４の実施例によるフレーム信
号発生回路の構成を示すブロック図、第９図は第８図の
構成による回路の動作を示すためのタイミングチャート
図、第１−０図は従来のフレーム信号発生回路の構成を
示すブロック図、第１１図は第１０図の構成による回路
の動作を示すためのタイミングチャート図、第１２図は
一般のフレーム信号の送受ｌ、ｊ−に係る装置の関係を
示す図、第１３図は第１０図の構成による回路の動作の
他の例を示すためのタイミングチャート図、第１４図は
第１３図のタイミングチャートによって表わされた、変
化前のフレーム信号と変化後のフレーム信号との変化状
況を示した図である。 図において、１はカウンタ、２はデコーダ、３はフリッ
プフロップ回路、４は論理否定回路、５は論理積回路、
１１はカウンタ、１２は論理否定回路、１３は論理否定
回路、１４は論理積回路、２１はカウンタ、２２はデコ
ーダ、２３はフリップフロップ回路、２４は遅延回路、
２５は論理否定回路、２６は論理積回路である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 フレームの先頭が、付与された第１のタイミングに応答
   して決定されるフレーム信号を発生するフレーム信号発
   生手段と、 前記フレーム信号発生手段に前記第１のタイミングを付
   与した後、前記第１のタイミングと異なる第２のタイミ
   ングをさらに付与するタイミング付与手段と、 前記タイミング付与手段による前記第２のタイミングに
   応答して、前記フレーム信号発生手段によって発生した
   フレームを信号の先頭を変化させるように、前記フレー
   ム信号発生手段を制御する制御手段とを備えた、フレー
   ム信号発生回路。