JPS61182343A - タイミング伝送方式 - Google Patents
タイミング伝送方式Info
- Publication number
- JPS61182343A JPS61182343A JP60021630A JP2163085A JPS61182343A JP S61182343 A JPS61182343 A JP S61182343A JP 60021630 A JP60021630 A JP 60021630A JP 2163085 A JP2163085 A JP 2163085A JP S61182343 A JPS61182343 A JP S61182343A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- delay
- logical
- jitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、コンピュータリンク等、信号処理による遅延
を伴うディジタル伝送路の送受信装置あるいは中継装置
に関する。
を伴うディジタル伝送路の送受信装置あるいは中継装置
に関する。
従来コンピュータリンクにおいては前段のノードより受
信した信号を再生し、これを所定の処理を行なった後、
再送出している。この場合、例えば昭和５５年度電子通
信学会総合全国大会予稿講演番号２２３１ ｒループ構
成光ファイバ伝送システム用リピータ」の図１にもある
ようにクロックとしては受信信号より抽出したものを共
通に用いるため、次のような問題を生じていた。
信した信号を再生し、これを所定の処理を行なった後、
再送出している。この場合、例えば昭和５５年度電子通
信学会総合全国大会予稿講演番号２２３１ ｒループ構
成光ファイバ伝送システム用リピータ」の図１にもある
ようにクロックとしては受信信号より抽出したものを共
通に用いるため、次のような問題を生じていた。
すなわち、各ノードにおける信号処理においてシフトレ
ジスタ等を用いるため、通信１０〜３０ビツトの遅延を
生ずる。
ジスタ等を用いるため、通信１０〜３０ビツトの遅延を
生ずる。
一方この信号処理のためのクロックとして用いる信号の
遅延はきわめて小さい。
遅延はきわめて小さい。
このためにアラインメントジッタ（受信信号のジッタと
クロック信号のジッタとの間の相対的なジッタ）が増大
する。これを第１図を用いて説明する。
クロック信号のジッタとの間の相対的なジッタ）が増大
する。これを第１図を用いて説明する。
第１図（ａ）は前段まで生じた受信信号の絶対ジッタで
ある。これをψ。とあられす。
ある。これをψ。とあられす。
このジッタが受信されたタイミング抽出回路を通過する
と若干高周波成分が失なわれるとともにごくわずかな遅
延を生じ同図（ｂ）となる、これを９０とあられす。
と若干高周波成分が失なわれるとともにごくわずかな遅
延を生じ同図（ｂ）となる、これを９０とあられす。
アラインメントジッタを［ψｎ＋ｉ］ＡＬとあられすと
、これはψ。とψの差すなわちψ。−ψ。
、これはψ。とψの差すなわちψ。−ψ。
（同図（Ｃ））の和であられされ、図中（ｅ）のような
波形になる。
波形になる。
以上は信号処理による遅延がない場合であるが、遅延時
間を考慮してその値をτとすると、新たに発生するジッ
タψ。は信号パターンに依存する成分が支配的であるの
で、ψ０が時間τだけ遅れたもの、すなわちψ。ｅ−ｊ
ｃ＋＋ｒとなる。したがってアラインメントジッタは〔
ψｎ＋１）ＡＬ”ψ。−ψ。＋ψ。ｅ−ｊｃｖｒとなり
１図中（ｇ）で示したように、ピークを伴う波形となり
、遅延がない場合と比較して大きいジッタを生ずること
がわかる。
間を考慮してその値をτとすると、新たに発生するジッ
タψ。は信号パターンに依存する成分が支配的であるの
で、ψ０が時間τだけ遅れたもの、すなわちψ。ｅ−ｊ
ｃ＋＋ｒとなる。したがってアラインメントジッタは〔
ψｎ＋１）ＡＬ”ψ。−ψ。＋ψ。ｅ−ｊｃｖｒとなり
１図中（ｇ）で示したように、ピークを伴う波形となり
、遅延がない場合と比較して大きいジッタを生ずること
がわかる。
このアラインメントジッタの多中継における累積特性の
一例を第２図に示す。これより判るように信号処理によ
る遅延がある場合は、アラインメントジッタが大幅に増
大し、受信器における識別マージンを大きく劣化させる
。
一例を第２図に示す。これより判るように信号処理によ
る遅延がある場合は、アラインメントジッタが大幅に増
大し、受信器における識別マージンを大きく劣化させる
。
従来は、マージンを大きくとる余裕がある。あるいは、
アラインメントジッタを増大するパターン（その代表的
なものはパルス密度が低い状態から高い状態へ突然うつ
り変るようなパターン）は稀にしか生じない等の理由に
よりあまり問題にならなかった。
アラインメントジッタを増大するパターン（その代表的
なものはパルス密度が低い状態から高い状態へ突然うつ
り変るようなパターン）は稀にしか生じない等の理由に
よりあまり問題にならなかった。
しかしながら最近になって情報の多様化、装置の性能向
上の要求が厳しくなり、上記のような条件を期待するこ
とは回置になってきた。
上の要求が厳しくなり、上記のような条件を期待するこ
とは回置になってきた。
本発明の目的は、信号処理のための遅延時間が生じても
アラインメントジッタの増大を招かないタイミング伝送
方式を提供することにある。
アラインメントジッタの増大を招かないタイミング伝送
方式を提供することにある。
上記目的を達成するため本発明ではタイミング系に遅延
素子を挿入し、クロック信号自体もてたけ遅延させる。
素子を挿入し、クロック信号自体もてたけ遅延させる。
これによりアラインメントジッタは
〔ψｎ＋１１ＡＬ＝（’ｎ−ψ ）ｅ−ｊ（ｄｆ＋ψｏ
ｅ−ｊｃ′ｔ ＝（７ｎ−ψ。＋ψ。）ｅ−ｊ″′７ となり、ジッタ波形は一定遅延を除いて第１図（ｅ）の
波形と同じになる。
ｅ−ｊｃ′ｔ ＝（７ｎ−ψ。＋ψ。）ｅ−ｊ″′７ となり、ジッタ波形は一定遅延を除いて第１図（ｅ）の
波形と同じになる。
以下本発明の一実施例を第３図により説明する。
入力端子１よりの受信信号は、受信器２により所定のレ
ベルに増幅される。その後、タイミング抽出回路３によ
りクロックが抽出され、復号回路５において復号された
信号は論理回路６を通してＣＰＵ７に供給される。一方
論理回路を径由したコンピュータよりの信号は符号化回
路８により符号化され、送信器９を経て出力端子１０よ
り送信される。この系において論理処理に使用されるク
ロックパルスは、論理処理の遅延分だけ、遅延素子４に
より遅延されるので、前述の如くアラインメントジッタ
の増大を招くことはない。
ベルに増幅される。その後、タイミング抽出回路３によ
りクロックが抽出され、復号回路５において復号された
信号は論理回路６を通してＣＰＵ７に供給される。一方
論理回路を径由したコンピュータよりの信号は符号化回
路８により符号化され、送信器９を経て出力端子１０よ
り送信される。この系において論理処理に使用されるク
ロックパルスは、論理処理の遅延分だけ、遅延素子４に
より遅延されるので、前述の如くアラインメントジッタ
の増大を招くことはない。
以上述べた如く本発明によれば、アラインメントジッタ
の増加をおさえ、マージン劣化の少ない受信系を実現で
きるため、伝送距離の拡大、特定パターンに対する制約
の除去等が可能となり、システムの経済性、フレキシビ
リティの増大に寄与するところ大である。
の増加をおさえ、マージン劣化の少ない受信系を実現で
きるため、伝送距離の拡大、特定パターンに対する制約
の除去等が可能となり、システムの経済性、フレキシビ
リティの増大に寄与するところ大である。
第１図はアラインメントジッタ増大の原理説明図、第２
図はアラインメントジッタの多中継累積特性の一例、第
３図は本発明の一実施例を示す図である。 １・・・入力端子、２・・・受信器、３・・・タイミン
グ抽出回路、４・・・遅延素子、５・・・復調回路、６
・・・論理回路、７・・・ＣＰＵ、８・・・符号化回路
、９・・・送信器、１０・・・出力端子。 ８２図
図はアラインメントジッタの多中継累積特性の一例、第
３図は本発明の一実施例を示す図である。 １・・・入力端子、２・・・受信器、３・・・タイミン
グ抽出回路、４・・・遅延素子、５・・・復調回路、６
・・・論理回路、７・・・ＣＰＵ、８・・・符号化回路
、９・・・送信器、１０・・・出力端子。 ８２図
Claims (1)
- 信号の処理のために受信〜送信間に一定の遅延時間を生
ずるディジタル送受信装置において、タイミング系に遅
延素子を挿入することを特徴とするタイミング伝送方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60021630A JPS61182343A (ja) | 1985-02-08 | 1985-02-08 | タイミング伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60021630A JPS61182343A (ja) | 1985-02-08 | 1985-02-08 | タイミング伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61182343A true JPS61182343A (ja) | 1986-08-15 |
Family
ID=12060381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60021630A Pending JPS61182343A (ja) | 1985-02-08 | 1985-02-08 | タイミング伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61182343A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5414739A (en) * | 1991-11-12 | 1995-05-09 | Hitachi, Ltd. | Transmission system constituted of multistage reproduction nodes |
| US9497018B2 (en) | 2012-11-28 | 2016-11-15 | Mitsubishi Electric Corporation | Relay device, communication system and relay method |
-
1985
- 1985-02-08 JP JP60021630A patent/JPS61182343A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5414739A (en) * | 1991-11-12 | 1995-05-09 | Hitachi, Ltd. | Transmission system constituted of multistage reproduction nodes |
| US9497018B2 (en) | 2012-11-28 | 2016-11-15 | Mitsubishi Electric Corporation | Relay device, communication system and relay method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200979A (en) | High speed telecommunication system using a novel line code | |
| USRE35137E (en) | High speed serial data link | |
| EP0040632B1 (en) | Data processing system with serial data transmission between subsystems | |
| JPH0459819B2 (ja) | ||
| JPH08509580A (ja) | データバスのための遅延線分離装置 | |
| US5063575A (en) | Apparatus and method for proper byte alignment in an encoder/decoder | |
| JPS61182343A (ja) | タイミング伝送方式 | |
| US4355398A (en) | Real time clock recovery circuit | |
| JPH02181536A (ja) | ネットワークからの直列に受信される信号をデコードするための装置 | |
| US4964142A (en) | Receiver synchronization in encoder/decoder | |
| US5265105A (en) | Decoding circuit for inhibiting error propagation | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| CA1254631A (en) | Encoding and decoding signals for transmission over a multi-access medium | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| JP2834246B2 (ja) | 相関符号伝送システム | |
| JP2000134190A (ja) | データ送信装置およびデータ通信装置 | |
| JPS63136865A (ja) | 中継伝送方式 | |
| KR100393621B1 (ko) | 데이터 수신기에서 잡음제거장치 및 방법 | |
| JPH05122203A (ja) | マンチエスタコード受信回路 | |
| JPS60200636A (ja) | 位相差吸収伝送方式 | |
| JPH02237339A (ja) | 信号伝送方式 | |
| JPH04185135A (ja) | デジタル通信網のストップビット調整装置 | |
| WO2001071998A1 (en) | Clockless demodulation and word recognition system | |
| JPH02226932A (ja) | Ｃｍｉ符号の受信装置 | |
| JPH05226938A (ja) | 周波数変調符号化データ復調方法及び復調装置 |