JPH0124992Y2

JPH0124992Y2 -

Info

Publication number: JPH0124992Y2
Application number: JP10178283U
Authority: JP
Priority date: 1983-06-30
Filing date: 1983-06-30
Publication date: 1989-07-27
Also published as: JPS6011545U

Description

【考案の詳細な説明】技術分野本案は、パケツト伝送により送られてくる情報
の各情報ビツトを取り出すために用いられるデー
タサンプリングクロツク発生回路に関し、特にパ
ケツト伝送情報の各情報ビツトに自動的に位相合
せされたクロツクパルスを外乱に対して強い形で
発生するデータサンプリングクロツク発生回路に
関するものである。

背景技術パケツト伝送は、各種の情報をブロツク伝送す
ることにより伝送精度および伝送効率を高めたも
のであり、例えば文字情報伝送テレビジヨン方式
においては文字信号の伝送に利用されている。こ
の場合、文字情報伝送テレビジヨン方式は文字信
号（図形も含む）をテレビジヨン信号の垂直帰線
期間における複数ラインに多重化してパケツト伝
送を行なうものであり、受信側においてはパケツ
ト伝送により送られてくる文字信号を順次メモリ
に書き込み、テレビジヨン画面の水平および垂直
走査周期に同期した周期でメモリ情報を読み出し
て画面に表示するものである。したがつて、文字
情報が多重化されたカラーテレビジヨン信号は、
例えば第１図に１水平走査期間を示すように、水
平同期信号HS、カラーバースト信号CBに続いて
例えば296ビツトの文字信号CSが送られてくるよ
うに構成されている。そして、この文字信号CS
は走り込み基準信号RIと情報データIDとからな
り、走り込み基準信号RIは第２図にその拡大図
を示すように2.86MHzの16ビツトパルスによつて
構成され、情報データIDは走り込み基準信号RI
におけるパルス周期に同期した5.73MHzのビツト
レートを有する非ゼロもどり法（NRZ）により
表わされる信号によつて構成されている。

したがつて、このように構成された文字信号
CSの受信処理に際しては、文字情報受信機の内
部に受信文字信号CSの各ビツトに位相およびレ
ートが一致するクロツクパルスを発生するデータ
サンプリングクロツク発生回路を設け、このクロ
ツクパルスを用いて文字信号CSをサンプリング
することにより情報データIDの各情報ビツトを
取り出している。この場合、データサンプリング
クロツク回路は受信した文字信号CSを入力とし
て引き込み発振を行なうことにより、クロツクパ
ルスを各情報ビツトに対応して発生させ、クロツ
クパルスの位相およびレートを受信した文字信号
CSの各ビツトに一致させている。

しかしながら、このような構成によるデータサ
ンプリングクロツク発生回路は、何らかの原因で
文字信号CSの位相が外乱を受けた場合、文字信
号CSの各ビツトに対するサンプリング用のクロ
ツクパルスの位相がずれて正確な信号処理が行な
えなくなるという問題があつた。特にこの問題
は、上述の外乱が送信側およびチユーナ、IFの
周波数対位相特性により文字信号CSの波形に応
じて位相が早くなつたり、遅くなつたりするの
で、しばしば問題となつた。

考案の開示本案の目的は、パケツト伝送により送られてく
る情報信号の情報ビツトが何らかの原因によつて
位相変動したとしても、常に位相同期したクロツ
クパルスが得られるデータサンプリングクロツク
発生回路を提供するものである。

このような目的を達成するために、本案による
データサンプリングクロツク発生回路はパケツト
伝送により送られてくる情報信号の冒頭の特に走
り込み基準信号RIのみを分離し、この位相に対
応して発生されるクロツクパルスの位相を次の走
り込み基準信号の送られてくるまでの間、一定に
維持するように構成したものである。

したがつて、本案によれば外乱によつて受信し
た文字信号CSに位相変動が生じても、サンプリ
ングクロツクパルスの位相は常に安定したものと
して引き出すことができるものである。

考案を実施するための最良の形態第３図は本案によるサンプリングクロツク発生
回路の一実施例を示す回路図であつて、特に文字
情報伝送テレビジヨン受信機に用いられるクロツ
ク発生回路に適用した場合を示す。同図において
１はパケツト伝送により送られてくる情報信号の
冒頭の走り込み基準信号RIを入力とし、この走
り込み基準信号RIの各ビツト信号のエツジ、つ
まり前縁を検出して一定パルス幅のサンプリング
パルスSPを発生するエツジ検出回路であつて、
走り込み基準信号RIを微分するコンデンサ２と
抵抗３とからなる微分回路４と、バツフアゲート
５とによつて構成されている。１０は位相判別回
路を構成するＤタイプのフリツプフロツプ回路で
あつて、後述するクロツクパルス選択回路１５か
ら出力されるクロツクパルスCPを入力Ｄとしか
つ上述のサンプリング信号SPをクロツク入力CK
としており、サンプリングパルスSPに対するク
ロツクパルスCPの遅れに対しては出力Ｑを“Ｈ”
とし、進みに対しては出力を“Ｈ”とする位相
判別出力を発生する。１１は上述のエツジ検出回
路１から発生されるサンプリングパルスSPをク
ロツク入力CKとする５ビツトのアツプダウンカ
ウンタであつて、フリツプフロツプ回路１０の出
力Ｑをダウンモードの制御入力DOとするととも
に、出力をアツプモードの制御入力OPとして
いる。また、このアツプダウンカウンタ１１はそ
のプリセツト入力PRにテレビ信号から分離して
取り出したパケツト伝送における伝送開始信号と
しての水平同期信号HSを入力としており、この
水平同期信号HSが供給されるごとに所定値にプ
リセツトされるものである。ここではフルカウン
ト値「32」のほぼ1/2である「15」にセツトされ
る。１２はアツプダウンカウンタ１１の出力端
Q_A〜Q_Eから出力される２進の計数値を入力ａ〜
ｅとして10進数に変換するデコーダ、１３はパケ
ツト伝送により送られてくる情報信号としての文
字信号CSの基本ビツトレートと一致する5.73M
Hzの原クロツクパルスCP′を発生するクロツク発
振器、１４は複数の遅延出力端を有する遅延回路
を構成するデイレーラインであつて、デコーダ１
２の出力端数と同一の出力端Q₀〜Q₃₂を有してお
り、クロツク発振器１３から供給される原クロツ
クパルスCPを順次遅延させながら各出力端Q₀〜
Q₃₂から順次出力するように構成されている。１
５はデコーダ１２の出力に対応したデイレイライ
ン１４の出力端から発生される出力を選択して、
文字信号CSの各ビツトに位相同期されたクロツ
クパルスCPとして送出するクロツクパルス選択
回路であつて、デコーダ１２とデイレイライン１
４の対応する出力端から発生される信号の一致を
求めるアンドゲート１６(1)〜１６（32）と、各ア
ンドゲート１６(1)〜１６（32）の出力を入力とす
るオアゲート１７とによつて構成されている。一
方、５１は文字信号CSの冒頭に配置された走り
込み基準信号RIのみを取り出すためのシフトレ
ジスタで、５２はシフトレジスタ５１の出力Q_H
を反転するインバータ、５３はこのインバータ５
２で反転された反転信号と文字信号CSを入力と
するアンドゲートである。

このように構成されたクロツクパルス発生回路
において、クロツク発振器１３はパケツト伝送に
より送られてくる情報としての文字信号CSの基
本ビツト周期に一致する5.73MHzの原クロツクパ
ルスCP′を発振し続けている。そして、この原ク
ロツクパルスCP′はデイレイライン１４に供給さ
れ、各出力端Q₀〜Q₃₂にそれぞれ6ns単位で順次
遅延されながら出力されている。

一方、アツプダウンカウンタ１１はテレビ信号
を分離して取り出したパケツト伝送における、伝
送開始信号としての水平同期信号HSが供給され
るごとに、あらかじめ定められたほぼ中央のプリ
セツト値「15」にセツトされており、文字信号
CSが供給されない状態ではこのアツプダウンカ
ウンタ１１のプリセツト出力がデコーダ１２にお
いてデコードされて出力端Q₁₅から出力されるこ
とになる。そして、クロツク発振器１３から発生
される原クロツクパルスCP′はデイレイライン１
４において順次、遅延され、出力端Q₁₅から出力
が発生されるごとにアンドゲート１６（15）のみ
から一致出力として送出される。したがつて、こ
のアンドゲート１６（15）の出力、つまり原クロ
ツクパルスCP′がデイレイライン１４において
6ns×15＝90ns遅延された信号は、クロツクパル
スCPとして送出されることになる。つまり、ク
ロツクパルス選択回路１５はデコーダ１２の出力
に対応してデイレイライン１４の遅延出力を選択
していることになり、これにともなつてクロツク
パルスCPの位相調整が行なわれる。

ところで、文字信号CSが水平同期信号HSによ
つてクリアされているシフトレジスタ５１に入力
されると、第５図ａに示すように走り込み基準信
号RIが８クロツク入力された時点で、第５図ｂ
で示すように出力Q_Hが“Ｈ”となり、これがイ
ンバータ５２へ入力されることによつて第５図ｃ
に示すような反転した信号が作成される。したが
つて、アンドゲート５３にはこのインバータ５２
の出力と文字信号CSが入力されるため、アンド
ゲート５３の出力には第５図ｄに示すように走り
込み基準信号RIの８クロツク分のみが出力され
ることになる。

この出力は次段のエツジ検出回路１に入力され
る。エツジ検出回路１は第４図ａに上述の走り込
み基準信号RIの一部を拡大して示す入力を受け
ると、微分回路４を構成するコンデンサ２と抵抗
３がこれを微分する。この微分回路４の出力信号
は、バツフアゲート５を介して取り出すことによ
り、その正極性出力のみが第４図ｂに示すように
取り出される。これは走り込み基準信号RIの各
ビツトにおける立上りエツジ部分に同期した一定
パルス幅のサンプリングパルスSPとして送出さ
れる。このようにして発生されたサンプリングパ
ルスSPは、位相判別回路を構成するフリツプフ
ロツプ回路１０で、クロツクパルス選択回路１５
から出力されるクロツクパルスCPとの位相関係
が判別される。つまり、走り込み基準信号RIい
いかえれば、これと同じ基本ビツト周期をもつ文
字信号CSの各ビツト信号をサンプリングするの
に最も適したクロツクパルスCPの位相は、第４
図ｃに示すようにその前縁が文字信号CSを構成
する各ビツトの中央部分に位置する場合である。
この場合、クロツクパルスCPは文字信号CSの基
本ビツト周期に対して1/2に設定されているため
に、サンプリングパルスSPの前縁がクロツクパ
ルスCPの後縁に一致した状態で位相同期がとら
れる。したがつて、サンプリングパルスSPをク
ロツク入力CKとし、クロツクパルスCPを入力Ｄ
とするＤタイプのフリツプフロツプ回路１０は、
クロツクパルスCPが文字信号CSに上述したよう
に位相同期した場合には不安定な状態となつて出
力Ｑ，のいずれかが“Ｈ”となる。例えば、出
力Ｑが“Ｈ”となつた場合には、アツプダウンカ
ウンタ１１がアツプモードにセツトされ、サンプ
リングパルスSPをカウントしてカウント値がプ
リセツト値「15」から「16」に上昇する。その結
果、デコーダ１２は出力端Q₁₆から出力を発生す
ることになり、これにともなつてアンドゲート１
６（16）はデイレイライン１４の出力端Q₁₆の出
力を選択して取り出すために、オアゲート１７か
ら出力されるクロツクパルスCPは前回のクロツ
クパルスに対してデイレイライン１４の１タツプ
遅延時間としての6nsだけ遅延されたものとなる。
そして、次のサンプリングパルスSPが供給され
ると、フリツプフロツプ回路１０においてクロツ
クパルスCPとの位相関係が判別される。この場
合、クロツクパルスCPは6nsだけ遅延されている
ために、今度はクロツクパルスCPの“Ｈ”期間
にサンプリングパルスSPが発生されることにな
り、これにともなつて出力Ｑが“Ｈ”となつてア
ツプダウンカウンタ１１をダウンモードにセツト
する。したがつて、アツプダウンカウンタ１１は
サンプリングパルスSPによつてダウンカウント
し、再び「15」となる。このように、サンプリン
グパルスSPの前縁とクロツクパルスCPの後縁の
位相が一致している場合は、アツプダウンカウン
タ１１が１カウントのアツプ、ダウン動作を交互
に繰返すことになり、これにともなつてクロツク
パルスCPの位相がデイレイライン１４の１タツ
プ遅延分だけ変動する信号となる。しかし、この
場合における１タツプ遅延時間は6nsと極めて短
いものであるために何ら問題とはならず、サンプ
リングパルスSPつまり外部入力信号としての文
字信号CSに位相合せされたクロツクパルスCPと
なる。

このような動作を水平同期信号HSが発生され
るごとに、アツプダウンカウンタ１１が再びプリ
セツトされながら順次繰返されることになり、こ
れにともなつてサンプリングパルスつまり外部入
力信号としての文字信号CSに自動的に位相調整
されたクロツクパルスが得られることになる。な
お、デイレイライン１４はクロツク発振器１３か
ら発生される原クロツクパルスCP′をほぼ１周期
（約180ns）の範囲にわたつて遅延することが可能
なように遅延時間が設定されており、これによつ
てクロツクパルスCPの位相が最大限にずれた場
合においても自動調整が行なえるようにされてい
る。また、デイレイライン１４の出力端Q₀〜Q₃₂
はクロツクパルスCPの位相が１周期ずれた場合
においても調整できるようにその端子数が設定さ
れており、アツプダウンカウンタ１１のプリセツ
ト時にはその中央部分の出力端Q₁₅が選択されて
位相調整範囲のほぼ中央部分に設定されるよう構
成されている。

なお、上記実施例においては順次遅延された出
力を発生する複数の出力端を有する遅延回路とし
てデイレイラインを用いた場合について説明した
が、本案はこれに限定されるものではなく、シフ
トパルスによつて入力信号を順次シフトするシフ
トレジスタを用いてもよい。

以上のように本案によるサンプリングクロツク
発生回路は、パケツト伝送により送られてくる情
報の走り込み基準信号の立上りのエツジ部分を検
出して幅の狭いサンプリングパルスを発生するエ
ツジ検出回路と、パケツト伝送の開始時に送られ
てくる伝送開始信号とによつて所定値がプリセツ
トされるとともにエツジ検出回路の出力をカウン
トするアツプダウンカウンタと、クロツク発振器
から発生される原クロツクパルスを入力として複
数の出力端に順次遅延信号を出力する遅延回路
と、アツプダウンカウンタの出力に対応して遅延
回路の各出力端から送出される出力信号を選択し
てクロツクパルスを送出するクロツクパルス選択
回路とを設け、位相判別回路においてサンプリン
グパルスに対するクロツクパルスの位相を判別
し、遅れ位相の場合にはアツプダウンカウンタを
ダウンモードに制御し、また進み位相の場合には
アツプモードに制御することにより、発生される
クロツクパルスをパケツト伝送により送られてく
る情報の情報ビツトに自動的に位相合わせするも
のである。よつて、何らかの原因によつてパケツ
ト伝送により送られてくる情報の情報ビツトの位
相が変化しても、常に自動的に位相合せされたク
ロツクパルスを得ることができ、外乱に対して強
いものを実現できる。

【図面の簡単な説明】

第１図はパケツト伝送される文字信号が多重化
されたテレビ信号を示す波形図、第２図は第１図
に示す文字信号の拡大波形図、第３図は本案の一
実施例回路を示す回路図、第４図ａ〜ｅは第３図
の各部動作波形図、第５図ａ〜ｄは第３図の特に
走り込み基準信号RIを抜き取るための回路の動
作波形図である。５１……シフトレジスタ、５２……インバー
タ、５３……アンドゲート、１……エツジ検出回
路、１０……フリツプフロツプ回路、１１……ア
ツプダウンカウンタ、１２……デコーダ、１３…
…クロツク発振器、１４……デイレイライン、１
５……クロツク選択回路。

Claims

【実用新案登録請求の範囲】パケツト伝送の開始を示す伝送開始信号をとも
なつて送られてくる情報ビツトの取り出し処理に
用いられるクロツクパルスを発生するデータサン
プリングクロツク発生回路において、前記情報信号を受信して前記走り込み基準信号
のみを抽出する抽出回路と、この回路で抜き取ら
れた走り込み基準信号の立ち上がりエツジを検出
してサンプリングパルスを発生するエツジ検出回
路と、前記伝送開始信号によつて予め定められた
所定値がプリセツトされ、前記サンプリングパル
スをカウント入力とするアツプダウンカウンタ
と、前記情報信号の基本ビツトレートに一致する
周期の原クロツクパルスを入力として複数の出力
端子から順次遅延した遅延クロツクパルスを出力
する遅延回路と、前記アツプダウンカウンタから
出力される計数値に応じて前記遅延回路の各出力
から出力される遅延クロツクパルスのひとつを選
択して送出するクロツクパルス選択回路と、この
クロツクパルス選択回路から出力されるクロツク
パルスの後縁の位相が、前記サンプリングパルス
の前縁に対して進みか遅れかを判別し、クロツク
パルスが遅れ位相の場合には前記アツプダウンカ
ウンタをダウンモードに制御し、かつクロツクパ
ルスが進み位相の場合には前記アツプダウンカウ
ンタをアツプモードに制御する位相判別回路とを
設け、前記クロツクパルス選択回路から出力され
るクロツクパルスを前記パケツト伝送により送ら
れてくる情報信号の各情報ビツトに位相合わせす
ることを特徴としたデータサンプリングクロツク
発生回路。