JPS58221536A - クロツクパルス発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、パケット伝送により送られてくる情報の各情
報ビットを取り出すために用いられるクロックパルスの
発生装置に関する。特に本発明はパケット伝送情報の各
情報ビットに自動的に位相合せされたクロックパルスを
発生ずるクロックパルス発生装置に関する。

パケット伝送は、各種の情報をブロック伝送にすること
により伝送精度および伝送効率を高めたものであり、例
えばテレビジョン文字多重放送方式においては文字信号
の伝送に利用されている。

この場合、テレビジョン文字多重放送方式は文字信号（
図形も含む）を複合映像信号の垂へ直帰線期間における
複数ラインに多重化してパケット伝送にするものであり
、受信側においてはパケット伝送により送られてきた文
字信号を順次メモリに書き込み、テレビジョン受像機の
水平および垂直走査に同期した周期でメモリ情報を続み
出してテレビジョン受像機の画面に表示するものである
。したがって、文字情報が多重化されたカラー複合映像
信号は、例えば第１図のようにその１水平走査期間を示
すように、水平同期信号ＩＩ　Ｓ　、カラーバースト信
号ＣＩ３に続いて例えば２９６ビツトの文字信号が送ら
れてくるように構成されている。

そして、この文字信号Ｃ８は走り込み基準信号Ｒ１と情
報データＩＤとからなり、走り込み基準信号Ｒ１は第２
図にその拡大図を示すように２．８６　Ｍ　Ｈｚの１６
ビツトパルスによって構成されており、情報データＩＤ
は走り込み基準信号ＲＩらおけるパルス周期に同期した
５、７３ＭＩＩｚのビットレートを有する非ゼロもどり
法（ＮＲＺ）により表わされる信号となっている。

したがって、このように構成された文字信号Ｃ８の受信
処理に際しては、文字情報受信機の内部に文字信号Ｃ８
の各ビットに位相およびレートが一致するクロックパル
スを発生ずるクロックパルス発生装置を設け、このクロ
ックパルスを用いて文字信号Ｃ８をサンプリングするこ
とにより情報データＩＤの各情報ビットを取り出してい
る。この場合、クロックパルス発生装置は文字信号Ｃ８
から分離して取り出した２、８６Ｍ１■ｚの走り込み基
準信号ＲＩを入力として引き込み発振を行なうことによ
り、はぼ１水平走査期間にわたって発振を持続する発振
回路が用いられており、これによって発生されるクロッ
クパルスの位相およびレートを文字信号Ｃ８の各ビット
に一致させている。

しＩノ）シながら、」二記構成によるクロックパルス発
生装置は、文字信号Ｃ８の冒頭部分においてのみ送られ
てくる走り込み基準信号Ｒ１に引き込まれて発振を持続
する発振回路を利用したものであるために、発生される
クロックパルスの周期および位相は一時的な走り込み基
準信号Ｒ１によって一義的な決定されることになる。そ
の結果、何らかの原因によって文字信号Ｃ８の位相が変
化すると、文字信号Ｃ８の各ビットに対するサンプリン
グ川クロックパルスの位相がずれて正確な信号処理が行
なえなくなる問題を有している。

本発明による目的は、パケット伝送により送られてくる
情報信号の情報ビットが何らかの原因によって位相変動
したとしても、常に位相同期したクロックパルスが得ら
れるクロックパルス発生装置を提供する点にある。

とのＪ゛うな目的を達成するために本発明によるクロッ
クパルス発生装置は、パケット伝送により送られてくる
情報信号の各情報ビットの位相に対応して発生されるク
ロックパルスの位相を自動調整するように構成したもの
である。以下、本発明を実施例図面に従って説明する。

第３図は本発明によるクロックパルス発生装置の一実施
例を示す回路図であって、特に文字多重放送用のテレビ
ジョン受像機に適用した場合を例示する。同図において
ｌはパケット伝送により送られてくる情報信号としての
文字信号Ｃ８を入力とし、この文字信号Ｃ８の各ビット
信号のエツジ、すなわち前縁と後縁を検出して一定パル
ス幅のサンプリングパルスＳＰを発生ずる第１エツジ検
出回路であって、文字信号Ｃ８を微分するコデンンサと
抵抗３とからなる第１微分回路４と、コンバータ５によ
って反転された文字信号Ｃ８を微分性する、コンデンサ
６と抵抗７とから成る第２微分回路８と、第１、第２微
分回路４，８の出力をそれぞれ入力とするオアゲート９
とによって構成される。１０は位相判別回路を構成する
Ｄタイプのフリップフロップ回路であって、第１エツジ
検出回路１かよ発生されるサンプリングパルスＳＰをク
ロック人力ＣＫとするとともに、後述のシフトレジスタ
１４から出力されりクロックパルスＣＩ）を入力ｉ）と
じやおり、ザンプリガグパルスＳＰの前縁に対しクロッ
クパルスＣＰの遅れのときには出力ＱをＩ−１−とじ、
逆に進みのときに−は出力ＱをＩＩ”　とする出力を発
生する。１１は第１エツジ検出回路１から発生されるサ
ンプリングパルスＳ　Ｉ）をクロック入力ＣＫとする例
えば５ビツトのアップダウンカウンタで、フリップフロ
ップ回路１０の出力Ｑをアップモードの制御入力ＵＰと
するとともに、出力Ｑをダウンモードの制御人力１）　
Ｕとしている。また、このアップダウンカウンタ１１は
そのプリセット入力ＰＲに複合映像信号から分離したパ
ケット伝送における信号送出開始信号としての水平同期
信号ＨＳが供給される毎に所定値にプリセットされるも
のであり、ここでは例えばフルカウント値「３２」のほ
ぼ１／２である「１５」にセットされる。１２はアップ
ダウンカウンタ１１のカウント出力値 ント出力値に対応した位相をもつシフトクロックＳＣを
発生ずるシフトクロック発斥回路であって、アップダウ
ンカウンタ１１の出力ＱＡ−ＱＥを取り込むデコーダ１
２１と、あらかじめ設定した異なる発振周波数を仔する
複数個の出力を個別に発生ずる発振器１２２と、この複
数個の発振出力のうちのひとつをデコーダ１２１の解読
出力に従って引き出ずアンドゲート１２３〜１２５およ
びオアゲート１２６とによって構成される。１３はパケ
ット伝送により送られてくる情報信号としての文字信号
Ｃ３の基本ビットレートと一致する５、７３Ｍｌ−１ｚ
の原クロツクパルスＯＣＰを発生ずるクロック発生回路
である。１４は原クロツクパルスＯＣＰを入力とし、シ
フトクロック発生回路１２から供給されるシフトクロッ
クＳＣをドライブパルスとして原クロツクパルスＯＣＰ
を順次シフトした後に出力ＯＵＴからクロックパルスＣ
Ｐとして出力端子２０へ送出する。このシフトレジスタ
１４は結果的に、シフトクロック発生回路１２から供給
さるるシフトクロックＳＣに対応して、出力端子２０か
ら送出されるクロックパルスＣＰの位相を可変する。

ここで、シフトクロック発生回路１２における発振器１
２２は、複数個の異なる発振周波数例えばＦｌ、ＦＩＧ
、Ｆ３２が、順次高い方から低い方へと変化するような
関係で各個別に出力するよう発振する。また、これらの
周波数はシフトレジスタ１４を駆動するシフトクロック
ＳＣの周期を決定し、結果的に原クロツクパルスＯＣＰ
の位相に対する遅延量を決定する。一方、デコーダ１２
１はアップダウンカウンタ１１のカウンタ１１のカウン
ト出力値を解読することによって、複数個のアンドゲー
ト１２３〜１２５のうちのひとつのゲートを開く。この
デコーダ１２１によるゲートの選択は、カウント出力値
が増化した場合にはその出力値の増化に応じて順次、」
二連の発振器１２２の高い方の周波数の発振出力を選択
するようあらかじめ設定される。またカウント出力値が
減少した場合にはとれとは逆に、出力値の減少に応じて
順次、低い方の周波数の発振出力が選択されるように設
定される。したがって、デコーダ１選択動作を可能とす
るように発生ずる。その結果、シフトレジスタ１４はシ
フトクロック発生回路１２より与えられるシフトクロッ
クＳＣのそれぞれの周波数変化に応じてクロックパルス
ＣＰに対してその遅延量を可変する。

ところで、アップダウンカウンタ１１は複合映像を分離
して取り出した水平同期信号ＨＳが供給される毎に、あ
らかじめ定められたフルカウント値「３２」に対する中
央のプリセット値「１５」にセットされており、文字信
号Ｃ８が供給されない状態では、すでに述べたようにこ
のイップダウンカウンタ１１からプリセット値「１５」
が出力される。デコーダ１２１はアップダウンカウンタ
１１から出力されるプリセット値「１５」と対応したア
ンドゲート例えば１２４のゲートを開とする解読出力を
発生ずる。したがって、シフトレジスタ１４は原クロツ
クパルスＯＣＰを発振器１２２の周波数Ｆ１６に対応し
て順次シフトすることにより、原クロツクパルスＯＣＰ
の位相のほぼ半周期遅延した後に出力端子１７へ送出さ
れるよう設定されている。

次に、エツジ検出回路１に第４図（ａ）に示す文字信号
Ｃ８が供給されると、エツジ検出回路１は第１微分回路
４を構成するコンデンサ２と抵抗３が文字信号Ｃ３を微
分し、また第２微分回路８を構成するコンデンサ６と抵
抗７がインバータ５を介して供給される文字信号Ｃ８を
微分する。このようにして微分された第１１第２微分回
路４．８の出力信号はオアゲート９を介して取り出すこ
とにより、その正極性出力のみが第４図（ｂ）に示すよ
うに引き出される。とれは文字信号Ｃ８の各ビットにお
けるエツジ部分に周期した一定パルス幅の慢ンプリング
信号ＳＰとして引き出されこのようにして発生されたサ
ンプリングパルスＳＰは位相判別回路を構成するフリッ
プフロップ回路１０において出力端子１７から引き出さ
れるクロックパルスＣＰとの位相関係が判別−される。

つまり、文字信号Ｃ８の各ビット信号をサンプリングす
るに最も適したクロックパルスＣＰの位相は、第４図（
Ｃに示すようにその前縁から文字信号Ｃ８を構成する各
ビットの中央物性に位置する場合であって、これをフリ
ップフロップ回路１０によって判別する。

ここで、クロックパルスＣＰは文字信号Ｃ８の基本ビッ
ト周期に対して１／２に設定されているために、クロッ
クパルスＣＰの前縁が文字信号Ｃ８の各ビットの中央に
位置する場合には、サンプリングパルスＳＰの前縁がク
ロックパルスＣＰの後縁に一致した状態で位相同期がと
られる。したがって、サンプリングパルスＳＰをクロッ
ク入力ＣＫとし、クロックパルスＣＰを入力りとするＤ
タイプのフリップフロップ回路１０は、クロックパルス
ＣＰの後縁がサンプリングパルスＳＰの前縁に−・致し
た状態に位相同期されると、不安定な状態となって出力
Ｑ、Ｑのいずれかが１１”　となる。

以下、例えば出力Ｑが１１゛　となった項部について説
明する。この場合にはアップダウンカウンタ１１がダウ
ンモードにセットされ、サンプリングパルスＳ　Ｉ）を
カウントしてカウント値がプリセット値「１５」から「
１４」に下降する。その結果、デコーダ１２１から送出
される解読出力は、アップダウンカウンタ１１の１カウ
ント下降に対応して低下された発振周波数の入力される
ゲート例えば１２５を開く。このようにして、アップダ
ウンカウンタ１１の出力値が低下ずこと、これに伴なっ
てシフトクロック発生回路１２から出力されるシフトク
ロックＳＣの周波数が下げられることになる。その結果
、出力端子１７に取り出されるクロスフパルスＣＰの位
相は前回のクロックパルスＣＰに対してアップダウンカ
ウンタ１１０１カウントダウン分だけ遅らされる。そし
て、次のサンプリングパルスＳＰが供給されると、フリ
ップフロップ回路１０においてクロックパルスＣＰとの
位相関係が判別される。この場合、原クロツクパルスＯ
ＣＰはシフトレジスタ１４の遅延量によってクロックパ
ルスＣＰのＩＩ”期間にサンプリングパルスＳＰが発生
されるダイミングに遅延される。これに伴って、フリッ
プフロップ回路１０においてクロックパルスＣＰとの位
相関係が判別される。この場合、原クロツクパルスｏ　
ｃ　ｉ’はシフトレジスタ１４の遅延量によってクロッ
クパルスＣＰのＨ”期間にサンプリングパルスＳＰが発
生されるダイミングに遅延される。これに伴って、フリ
ップフロップ回路１０の出力ＱがＨ”　となってアップ
ダウンカウンタ１１がアップモードにセットされる。　
アップダウンカウンタ１１はサンプリングパルスＳＰに
よってアップカウントされて再び「１５」となる。した
がって、このとき、原クロツクパルスＯＣＰはシフトレ
ジスタ１４によってその位相は遅らされる。そして、こ
のカウント出力値「１５」と「１４」が交互にカウント
されるので、クロックパルスＣＰの後縁と−リンブリン
グパルスＳＰの前縁の位相がわずかに変動する。しかし
このときの位相変動は極めて少ないもので実用上問題に
ならない。その結果、クロックパルスＣＰはサンプリン
グパルスＳｉ）つまり外部入力信号としての文字信号Ｃ
８に位相合ぜされて出力端子１７から引き出される。

次に何らかの原因で文字信号Ｃ８の位相が進んで、り１
ツクパルスＣＰの位相が第４図（ｄ）に示すように大き
く遅れた場合について説明する。

この場合、Ｄタイプ・のフリップフロップ回路１０の出
力Ｑが１１゛　となって、アップダウンカウンタＩＩか
アンプモードにセットされる。その結果、→Ｊ°ンプリ
ングパルスＳＰの発生毎にアップダウンカウンタ１１が
順次アップカウントされることになり、カウント値が１
カウント」二がる毎にシフトクロック発生回路１２から
発生されるシフユク１ツクＳＣの周期が１力ウントアツ
プ分だけ短くなる。また、これに伴ってシフトレジスタ
１４の最上位出力端までのシフト時間が１ステツプごと
に短縮され、クロックパルスＣＰの位相が進められる。

シフトレジスタ１４はこのような動作をサンプリングパ
ルスＳＰの発生毎に行なうことにより、クロックパルス
ＣＰの位相が順次進められて第４図（Ｃ）に示すように
サンプリングパルスＳＰに一致させる。そしてこのサン
プリングパルスＳＰの前縁とクロックパルスＣＰの後縁
が一致した後においては、上述したようにアップダウン
カウンタ１１がサンプリングパルスＳ　Ｉ）が入力され
る毎にアップダウン動作を交互に繰返すことになり、こ
れによってクロックパルスＣＰ’がサンプリングパルス
ＳＰに自動的に位相調整される。

次に、何らかの原因によって文字信号Ｃ８の位相が遅れ
て、クロックパルスＣＰの位相が第４図（ｅ）に示すよ
うに大きく進む場合について説明する。この場合、サン
プリングパルスＳＰの発生時にフリップフロップ回路１
０の出力ＱがＩＩ”となって、アップダウンカウンタ１
１がダウンモードにセツユされる。その結果、サンプリ
ングパルスＳＰの発生毎にアップダウンカウンタ１１が
順次ダウンカウントされることになり、カウント値か１
カウント下がる毎にシフトクロック発生回路から発生さ
れるシフトクロックＳＣの周期が伸ばされ、シフトレジ
スタ１４から発生されるりｊｊツクパルスＣＰの位相が
遇されて自動的に位相合せされる。

以」二のような動作を文字信号Ｃ８の位相の進みあるい
は遅れに応じて、水平同期信号１−Ｉ　Ｓが発生される
毎に、アップダウンカウンタ１１をプリセットしながら
順次繰り返される。

なお、シフトクロック発生回路には、アップダウンカウ
ンタ１１の最大カウント値によってシフトレジスタ１４
から出力されるクロックパルスＣ１）の位相をほぼ１周
期にわたって可変できるように構成されている。

以−１−説明したように、本発明によるクロックパルス
発生装置は、クロック発生回路゛から出力される酪クロ
ックパルスをシフトレジスタを介してクロックパルスと
して引き出し、パケット伝送により送られてくる情報の
各情報ビットに対する上記クロックパルスの位相差を求
め、この位相差に応じてシフトレジスタをドライブする
シフトクロックパルスの周期を可変して、終局的に」−
記シフトレジスタから引き出されるクロックパルスの位
相を可変する。したがって、本発明によればクロックパ
ルスの位相を常にバケツ）伝送により送られて（る情報
の各情報ビットに一致させることができる優れた効果を
存する。

【図面の簡単な説明】

第１図はパケット伝送される文字信号が多重化された複
合映像信号を示す波形図、第２図は第１図に示す文字信
号の拡大波形図、第３図は本発明によるクロックパルス
発生装置の一実施例回路図、第４図（ａ）〜（ｅ）は第
３図の各部動作波形図である。 １９０．第１エツジ検出回路、１０．、、フリップフロ
ップ回路、１１．、、アップダウンカウンタ、１２．、
’、シフトクロック発生回路、１２１００．デコーダ、
１３．１．クロチク発生回路、１２２．、、発振器、１
２３〜１２５゜、。 アンドゲート、１２６．、、オアゲート、１４０１．シ
フトレジスタ。 第１図 第２ｖ１ 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 パケット伝送により送られてくる情報信号の各情報のビ
   ットの取り出し処理に用いられるクロックパルスを発生
   ずるクロックパルス発生装置であって、 前記情報信号の各情報ビットのエツジを検出して°す゛
   ンプリングパルスを発生するエツジ検出回路と、 前記パケット伝送の開始を示す伝送開始信号によってあ
   らかじめ定められた所定値がセットされ、前記サンプリ
   ングパルスをカウント入力するアップダウ／カウンタと
   、 このアップダウ／カウンタのカウント出力を取り込み、
   このカウント出力値の大小を解読することによって、こ
   の大小に対応するあらがしめ用意された複数個の異なる
   発振周波数のうちのひとつを選択してシフトクロツタと
   して出力するシフトクロック発生回路と、 前記情報信号のビットレートに一致した周波数を有する
   原クロツクパルスを発生ずるクロック発生回路と、 この原クロツクパルスを入力とし、前記シフトクロック
   発生回路から供給されるシフトクロックによって駆動さ
   れるシフトレジスタと、このシフトレジスタから出力さ
   れるクロックパルスと前記サンプリングパルスとが与え
   られることによって、前記サンプリングパルスの前縁に
   対し、前記クロックパルスの後縁の位相が進ろか遅れか
   を判別し、前記クロックパルスが進み位相の場合には前
   記アップダウンカウンタをアップモードに制御し、前記
   クロックパルスが遅れ位相の場合には前記アップダウン
   カウンタをダウンモードに制御する位相判別回路とを備
   え、 前記シフトレジスタから出力されるクロックパルスを常
   に前記パケット伝送により送られてきた情報信号の各情
   報ビットに位相合せされたクロックパルスとして引き出
   しでなることを特徴とじたり「１ツクパルス発生装置。