JPS635327Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、文字放送受信機など符号化情報信号
受信機における復号用クロツクに対するクロツク
位相制御回路に関し、特に、受信した符号化情報
信号の基準クロツク位相に対して復号用クロツク
の位相を迅速に合わせ得るようにしたものであ
る。

しかして、本考案クロツク位相制御回路を適用
するに好適な文字放送受信機が受信する文字放送
信号は、一般に、第１図に示すようなデータパケ
ツト形式をなしており、テレビジヨン放送信号の
垂直ブランキング期間における水平走査期間毎に
多重伝送する文字情報信号からなるデータ部DD
に先行する制御用ヘツダ部HDには、クロツクラ
ンインCR、フレーミングコードFCおよび各種の
制御符号、すなわち、サービス識別／割込み符号
SI／IN、データ識別符号DI１およびDI２が含ま
れている。かかる構成のデータパケツトDPを受
信して復号する文字放送受信機においては、クロ
ツクランインCRによつて復号用クロツクを再生
するとともにフレーミングコードFCが有する基
準クロツク位相により復号用クロツクの位相を制
御するのが一般である。

しかしながら、かかる復号用クロツクの位相制
御に用いる従来のクロツク位相制御回路は、第２
図に示すように構成されており、文字放送信号を
多重伝送するテレビジヨン放送信号から分離抽出
したカラー副搬送波７を印加して位相ロツクした
クロツク発生器１からの文字符号信号復号用の繰
返し周期175μsのクロツク信号を発生させる。し
たがつて、従来のこの種クロツク位相制御回路に
おいては、文字放送信号を多重伝送するテレビジ
ヨン放送信号のチヤンネル切換えや番組切換え時
などにカラー副搬送波の位相変動の都度行なう必
要のあるクロツク発生器１の位相ロツクに時間が
かかる欠点があつた。

ついで、上述した繰返し周期175μsのクロツク
信号をタツプ付き遅延線２に供給して、例えば約
10nsステツプにて175nsの全繰返し周期に亘り順
次に遅延した遅延クロツク信号９−１〜９−１６
を順次タツプから並列に取出して位相選択器３に
供給し、制御部６からの位相選択信号１３に応じ
たクロツク位相の選択クロツク信号１０をフレー
ミングコード判定部５に供給して受信した文字放
送信号１１をサンプリングし、そのサンプリング
によつて文字放送信号１１中の前述したフレーミ
ングコードFCを正常に検出したときにフレーミ
ングコード検出パルス１２を制御部６に供給す
る。

その制御部６においては、クロツク位相制御動
作の開始時には、フレーミングコードFCを正常
に検出し得るクロツク位相が未だ不明であるか
ら、任意の遅延クロツク信号９を選択するように
設定した位相選択信号１３を形成して位相選択器
３に供給し、16ステツプの遅延クロツク信号９−
１〜９−１６中の任意の遅延クロツク信号を選択
させ、フレーミングコード判定部５に供給して上
述したフレーミングコードFCの正常な検出を試
みさせる。しかして、文字放送用データパケツト
は、前述したように、テレビジヨン放送信号の垂
直ブランキング期間に間欠的に多重伝送されて来
るのであるから、最初に任意に選択した遅延クロ
ツク信号によつては上述したフレーミングコード
FCの正常な検出が行なわれず、上述したフレー
ミングコード検出パルス１２が得られなかつた場
合には、制御部６においては、順次のフイールド
期間毎に位相選択信号１３に対応する遅延クロツ
ク信号の位相を１ステツプずつずらして、上述し
たフレーミングコード正常検出の試みを、フレー
ミングコード検出パルス１２が得られるまで反復
し、その結果、フレーミングコードFCの正常な
検出が行なわれるようになつてフレーミングコー
ド検出パルス１２が得られると、制御部６におい
ては、そのフレーミングコード検出パルス１２の
供給に応じて、そのときの遅延位相を有する遅延
クロツク９が以後継続して選択されるように位相
選択信号１３を固定し、ここで初めて所要のクロ
ツク位相制御動作が完結したことになる。したが
つて、従来この種クロツク位相制御回路において
は、フレーミングコードFCの正常検出が可能と
なつてクロツク位相制御動作が一応完結するまで
に最大16フイールド期間を要することになり、前
述したクロツク発生器１の位相ロツクの遅滞とと
もに、前述したチヤネル切換時などに文字放送信
号の基準クロツク位相が変化する都度行なう必要
がある復号用クロツク位相の再設定に時間がかか
つて即応し得ない、という重大な欠点があつた。

本考案の目的は、上述した従来の欠点を除去
し、受信した文字放送信号等の符号化情報信号の
復号用クロツク信号の位相をその符号化情報信号
の基準クロツク位相の変化に即応して迅速に設定
し得るようにしたクロツク位相制御回路を提供す
ることにある。

すなわち、本考案クロツク位相制御回路は、等
しい位相差をもつて順次に位相の異なる所定クロ
ツク周波数の多相クロツク信号を形成する多相ク
ロツク形成手段と、前記多相クロツク信号が有す
る順次の位相のうち、所望の符号化情報信号に含
まれる基準クロツク位相の信号成分を検出し得る
適応位相の範囲を判別する位相範囲判別手段と、
前記適応位相の最先の連続および連続の停止の判
別により前記適応位相の範囲の始端および終端を
なす適応限界の位相をそれぞれ抽出する限界位相
抽出手段と、前記始端および終端をなす適応限界
の位相相互間の中央値をなす適正位相を算定する
適正位相算定手段と、前記多相クロツク信号から
前記適正位相を有するクロツク信号を選択して前
記基準クロツク位相に対応した適正なクロツク位
相を有する制御出力クロツク信号とするクロツク
選択手段とを備えたことを特徴とするものであ
る。

以下に図面を参照して本考案を詳細に説明す
る。

なお、その詳細説明に先立つて本考案の概要を
述べると、多相クロツク発生回路により適切な間
隔にて離散的にあらゆるクロツク位相を有するク
ロツク信号を発生させ、かかる全位相のクロツク
信号により復号すべき文字放送信号中のフレーミ
ングコードなど、符号化情報信号中の基準クロツ
ク位相成分の検出を同時に試みて、基準クロツク
位相成分を正常に検出し得る位相範囲を全位相中
に求め、その正常検出可能の位相範囲の中央値を
もつて所要の適正な復号用クロツク位相とするも
のであり、かかる全位相クロツクによる適正位相
の同時検出は、フレーミングコードあるいはクロ
ツクランインなど基準クロツク位相成分の到来の
都度、即応して迅速に行ない得るのみならず、適
切なマージンが得られるので、受信機に備える復
号用クロツク発生器は、受信信号中の例えばカラ
ー副搬送波等の基準周波数成分に位相ロツクする
必要がなく独立に動作することができ、その結
果、受信チヤンネル切換時等においても遅滞なく
適正な復号用クロツク位相を確実に設定し得るよ
うにしたものである。

かかる本考案クロツク位相制御回路の全体構成
の例を第３図に示し、その各部信号波形を第４図
に示す。図示の構成例においては、所定の基準ク
ロツク周波数、例えば、前述した従来回路におけ
ると同様の繰返し周期175nsに相当する周波数に
ほぼ等しい固定のクロツク周波数によるクロツク
発生器１からのクロツク信号８をタツプ付遅延線
２に供給し、前述した従来回路と同様に、例えば
約10nsステツプにて175nsの全繰返し周期に亘り
順次に遅延した遅延クロツク信号９−１〜９−１
６を順次のタツプから並列に取出して、それぞれ
別個のフレーミングコード検出器１５−１〜１５
−１６に供給する。しかして、各フレーミングコ
ード検出器には、文字放送受信機からの、第１図
示の構成のデータパケツトDPよりなる文字情報
信号１１と、水平・垂直の同期信号から形成して
適時に送出する判定開始パルス１９によりリセツ
トして駆動するフリツプフロツプ１４の出力端
子から取出したフレーミングコード検出ゲートパ
ルス２５とを並列に供給して、フレーミングコー
ド検出ゲートパルス２５が高論理レベル“１”に
なつたときに、それぞれに供給されている遅延ク
ロツク信号９により文字情報信号１１をゲートし
てフレーミングコードFCの検出を開始するが、
順次に約10nsずつ位相の異なる遅延クロツク信号
９−１〜９−１６のうち、フレーミングコード
FCが有する基準クロツク位相にほぼ合致してフ
レーミングコードFCをサンプリングし得る位相
範囲内のクロツク位相を有する遅延クロツク信号
９が供給されているフレーミングコード検出器１
５からのみフレーミングコード検出パルス１２が
取出される。すなわち、第４図に例示するよう
に、上述のようにしてフレーミングコードFCを
検出し得る位相範囲内のクロツク位相にて作動し
たフレーミングコード検出器、例えば、１５−４
〜１５−８からのフレーミングコード検出パルス
１２−４〜１２−８のみがそれぞれの印加クロツ
クパルス幅の期間だけ高論理レベル“１”とな
り、フレーミングコードFCが有する基準クロツ
ク位相からずれてフレーミングコードFCをサン
プリングし得ないクロツク位相にて作動したフレ
ーミングコード検出器１５からのフレーミングコ
ード検出パルス、例えば、１２−１〜１２−３お
よび１２−９〜１２−１６はすべて低論理レベル
“０”のままとなる。

上述のように作動する各フレーミングコード検
出器１５−１〜１５−１６からのフレーミングコ
ード検出パルス１２−１〜１２−１６は、検出開
始判定器１６および検出終了判定器１７にそれぞ
れ並列に供給され、それら検出開始および検出終
了の各判定器１６および１７は、文字放送受信機
からの前述した判定開始パルス１９によりクリア
された後に、それぞれの判定動作を行なう。すな
わち検出開始判定器１６においては、前述したよ
うにフレーミングコードFCを検出し得る位相範
囲内にて順次に連続した遅延クロツク位相にて作
動したフレーミングコード検出器１５−４〜１５
−８からの高論理レベル“１”となつたフレーミ
ングコード検出パルス１２−４〜１２−８のう
ち、判定開始パルス１９の印加に応じた判定動作
開始後最先に２個連続して高論理レベル“１”と
なつたフレーミングコード検出パルス、すなわ
ち、図示の例における１２−４および１２−５の
印加に応じ、前述したようにフレーミングコード
検出が可能であつて基準クロツク位相の設定に適
応した遅延クロツク位相範囲の始端に相当する限
界のクロツク位相により作動したフレーミングコ
ード検出器、例えば、１５−４からのフレーミン
グコード検出パルス１２−４の印加のタイミン
グ、すなわち、遅延クロツク信号９−４のクロツ
ク位相を例えば４ビツド構成のバイナリコードの
形態にて検出開始位相アドレス２０として出力
し、次の判定開始パルス１９の印加によりクリア
されるまで保持するとともに、検出終了判定器１
７に供給する検出開始信号２４を高論理レベル
“１”にする。

一方、検出終了判定器１７においては、判定開
始パルス１９によりクリアされた後に、検出開始
判定器１６からの上述した検出開始信号２４の印
加に応じてその判定動作を開始し、前述したよう
にフレーミングコード検出が可能であつて基準ク
ロツク位相の設定に適応した遅延クロツク位相範
囲の終端に相当する限界のクロツク位相により作
動したフレーミングコード検出器、例えば１５−
８からのフレーミングコード検出パルス１２−８
の印加のタイミング、すなわち、遅延クロツク信
号９−８のクロツク位相を、判定動作開始後最先
に低論理レベル“０”のままフレーミングコード
検出パルス、例えば、１２−９を判別したときに
その直前に印加されたフレーミングコード検出パ
ルス１２−８が上述した終端限界のクロツク位相
に対応するものと判定することにより、同じく例
えば４ビツト構成のバイナリコードの形態にて検
出終了位相アドレス２１として出力し、次の判定
開始パルス１９の印加によりクリアされるまで保
持するとともに、検出終了信号２３を出力してフ
リツプフロツプ１４のセツト入力端子Ｓに供給す
る。

そのフリツプフロツプ１４は、上述した検出終
了信号２３の印加に応じて出力を低論理レベル
“０”とすることにより各フレーミングコード検
出器１５−１〜１５−１６を駆動し、その時点ま
で高論理レベル“１”となつていたフレーミング
コード検出パルス、例えば１２−４〜１２−８
を、第４図に点線にて示すように、すべて低論理
レベル“０”に戻し、その時点以後、次の判定開
始パルス１９の印加まで、各フレーミングコード
検出器１５−１〜１５−１６の検出動作を停止さ
せる。その結果、上述した検出開始位相アドレス
２０および検出終了位相アドレス２１は、次の判
定開始パルス１９の印加まで、すなわち、実際に
は、テレビジヨン信号の１水平走査期間後、ある
いは、１フイールド期間後まで保持されており、
また、検出開始判定器１６からの検出開始信号２
４は直ちに低論理レベル“０”に復帰する。

上述のようにして少なくとも１水平走査期間保
持された検出開始位相アドレス２０および検出終
了位相アドレス２１は、クロツク位相演算器１８
に供給して、前述したようにフレーミングコード
検出可能の、すなわち、基準クロツク位相設定に
適応した遅延クロツク位相範囲の始端および終端
を表わす限界位相のアドレスとして、次の演算を
施し、適応位相範囲の中央値として基準クロツク
位相の設定に適合した適正な遅延クロツク位相を
指定する位相選択信号１３を同じく４ビツト構成
のバイナリーコードの形態に形成する。

しかして、上述した適応遅延クロツク位相範囲
の中央値として適正な遅延クロツク位相を算定す
る演算は、つぎの演算式によつて行なう。

検出終了位相アドレス２１−検出開始位相アドレス２
０／２＋検出開始位相アドレス２０ なお、上述したバイナリコードは、いずれも、
16種類のフレーミングコード検出パルス１２−１
〜１２−１６に関するものであるから４ビツトに
構成すれば足りる。したがつて、上述の演算の過
程において上位５ビツト目が“１”となる演算結
果が生じても、有効桁は下位４ビツトであるか
ら、５ビツト目は削除して、４ビツト構成のバイ
ナリコードの形態にて位相選択信号１３を出力す
る。

上述のようにして復号用クロツク位相を設定し
得るようにした位相選択信号１３を位相選択器３
に印加して、タツプ付遅延線２から供給した全ク
ロツク位相範囲に亘つて順次異なるクロツク位相
を有する遅延クロツク信号９−１〜９−１６のう
ち、適正な遅延クロツク位相を有する遅延クロツ
ク信号、例えば９−６をデータセレクトにより選
択し、サンプルクロツク２２として出力する。

つぎに、上述のようなクロツク位相制御動作を
行なう本考案回路の第３図示の全体構成における
各要部の詳細構成の例を、第５図乃至第８図を参
照して順次に説明する。

まず、検出開始判定器１６の構成例を第５図に
示す。図示の構成においては、各フレーミングコ
ード検出器（図示せず）からのフレーミングコー
ド検出パルス１２−１〜１２−１６のうち、順次
に連続した２個ずつの検出パルスを各アンドゲー
ト２６−１〜２６−１６に循環的に供給し、連続
した２個のフレーミング検出パルスがいずれも高
論理レベル“１”となつたアンドゲート２６から
高論理レベル“１”の論理積出力が得られるよう
に構成し、各アンドゲート２６−１〜２６−２の
各論理積出力をオアゲート２７およびバイナリ変
換器２８にそれぞれ並列に供給する。したがつ
て、オアゲート２７からは、いずれかのアンドゲ
ート２６の論理積出力が高論理レベル“１”にな
つたとき、すなわち、フレーミングコード検出パ
ルス１２のうち、いずれか２個の連続した検出パ
ルスが高論理レベル“１”になつたときに、前述
した適応遅延クロツク位相範囲の始端を検出し得
たものとして、その高論理レベル論理和出力
“１”を検出開始信号２４として送出する。この
検出開始信号２４が送出された時点においては、
いずれか１個のアンドゲート２６からの論理積出
力のみが最先に高論理レベル“１”となつている
ので、バイナリ変換器２８においては、そのアン
ドゲート２６の論理積が高論理レベル“１”とな
つたタイミング、すなわち、適応遅延クロツク位
相範囲の始端の次の遅延クロツク位相を、例えば
４ビツト構成のバイナリコードの形態に変換して
レジスタ２９に書込み、次の判定開始パルス１９
の印加によりクリアされるまで保持するととも
に、検出開始位相アドレス２０として出力する。
なお、この検出開始位相アドレス２０は、適応遅
延クロツク位相範囲の始端は表わさず、その次の
遅延クロツク位相を表わすことになるが、前述し
たように適応位相範囲の中央値を算定するための
データとしては、前述した中央値算定の演算に際
して適切な修正を施し得るので何ら支障は生じな
い。

つぎに、検出終了判定器１７の構成例を第６図
に示す。図示の構成においては、各フリツプフロ
ツプ３０−１〜３０−１６のセツト入力端子Ｓに
判定開始信号２４を印加してあるので、フレーミ
ングコード検出器１５−１〜１５−１６における
フレーミングコード検出が開始されていない状
態、すなわち、検出開始信号２４が低論理レベル
“０”の状態においては、各フリツプフロツプ３
０−１〜３０−１６の出力は低論理レベル
“０”になつているが、フレーミングコード検出
動作によつて適応遅延クロツク位相範囲内の遅延
クロツク位相が検出され始めて、検出開始信号２
４が高論理レベル“１”になると各フリツプフロ
ツプ３０−１〜３０−１６はフリーの状態にな
る。しかして、各フリツプフロツプ３０−１〜３
０−１６には、そのデータ入力端子Ｄに各フレー
ミングコード検出パルス１２−１〜１２−１６を
それぞれ供給するとともに、そのクリア入力端子
CLに、各フレーミング検出パルス１２−１〜１
２−１６より１ステツプずつ遅れたタイミングの
遅延クロツク信号９−２〜９−１６および９−１
がそれぞれ供給されているので、フレーミングコ
ード検出パルス１２が高論理レベル“１”のとき
にはそのフリツプフロツプ３０の出力は低論理
レベル“０”になつているが、適応遅延クロツク
位相範囲の検出が終了していずれかのフレーミン
グコード検出パルス１２が低論理レベル“０”に
なると、そのフレーミングコード検出パルス１２
が供給されているフリツプフロツプ３０が反転し
てその出力が高論理レベル“１”となる。した
がつて、各フリツプフロツプ３０−１〜３０−１
６の出力を供給してあるオアゲート２７の論理
和出力が高論理レベル“１”となり、検出終了信
号２３として出力される。また、各フリツプフロ
ツプ３０−１〜３０−１６の出力をバイナリ変
換器２８に供給して、検出終了信号２３が高論理
レベル“１”となつた時点において出力か高論
理レベル“１”となり、適応遅延クロツク位相範
囲の検出終了を表わすフリツプフロツプ３０の
出力が高論理レベル“１”となつたタイミング、
すなわち、適応遅延クロツク位相範囲の終了に引
続く遅延クロツク位相を例えば４ビツト構成のバ
イナリコードの形態に変換してレジスタ２９に書
込み、次の判定開始パルス１９の印加によりクリ
アされるまで保持するとともに、検出終了位相ア
ドレス２１として出力する。なお、この検出終了
位相アドレス２１は、適応遅延クロツク位相範囲
の終端は表わさず、その次の遅延クロツク位相を
表わすが、前述した適応位相範囲の中央値を算定
するためのデータとしては、その中央値算定の演
算に際して適切な修正を施し得るので何ら支障は
生じないこと、前述したと同様である。

つぎに、クロツク位相演算器１８の構成例を第
７図に示す。図示の構成においては、減算器３１
により検出終了位相アドレス２１から検出開始位
相アドレス２０を減算した減算結果の４ビツト構
成のバイナリコードを半減器３２によりその１／２ に相当する４ビツト構成のバイナリコードに変換
して加算器３３に供給し、検出開始位相アドレス
２０に加算して得られるバイナリコードの下位４
ビツトを位相選択信号１３として出力する。

つぎに、フレーミングコード検出器１５の構成
例を第８図に示す。図示の構成においては、フレ
ーミングコードFCの構成に合わせて例えば８ビ
ツト構成にしたシフトレジスタ３５に第１図示の
データバケツトDPよりなる文字情報信号を直列
に供給して順次にシフトさせ、そのフレーミング
コード検出器１５が担当するクロツク位相の遅延
クロツク信号９によりサンプルした８ビツト並列
出力をフレーミングコード一致検出器３４に供給
して、予め格納してあるフレーミングコードFC
と照合し、一致が得られたならば高論理レベル
“１”の一致検出出力パルスをアンドゲート２６
に供給して、第３図示の全体構成におけるフリツ
プフロツプ１４からのフレーミングコード検出ゲ
ートパルス２５によりゲートし、フレーミングコ
ード検出パルス１２を出力する。

以上の説明から明らかなように、本考案によれ
ば、文字放送信号を構成する水平走査周期毎の各
データバケツトについてそれぞれ独立にフレーミ
ングコードを参照したサンプルクロツクが得られ
るので、従来のように文字放送信号復号用クロツ
クの発生源を受信信号中のカラー副搬送波に位相
ロツクする必要がなく、しかも、復号用クロツク
の全位相について水平走査周期毎のフレーミング
コードを参照してクロツク位相インクレメントの
適否を判定して適正クロツク位相を即決し得るの
で、例えば文字放送信号を多重伝送するテレビジ
ヨン放送信号の同期やカラー副搬送波位相がチヤ
ネルや番組の切換えにより変化したとき、あるい
は、文字放送信号データパケツトの多重位置が変
化したときなどにも、かかる変化に対し即応して
迅速に適正クロツク位相を設定して、良質の文字
放送受信を行なうことができる。

さらに、本考案クロツク位相制御回路において
は、順次にわずかずつ遅延したクロツク信号によ
りフレーミングコードを検出し得たときに得られ
るフレーミングコード検出パルスが２個連続して
得られた時点をフレーミングコード検出開始時点
としているので、フレーミングコード検出パルス
の誤り発生による誤動作を防止することができ、
安定な制御動作が得られる。

なお、本考案クロツク位相制御回路は、受信復
号用クロツク位相設定の基準とする受信信号中の
基準クロツク位相を、以上の説明に用いたフレー
ミングコードのほかにも、クロツクライン等の基
準クロツク位相情報を有する制御信号から求める
こともでき、また、以上の説明に好適例として用
いた文字放送信号のほかに、テレビジヨン放送信
号に多重して伝送するフアクシミリ信号やデータ
伝送信号等の受信にも同様に適用して同様の作用
効果を得ることができる。

【図面の簡単な説明】

第１図は文字放送信号の構成を示す線図、第２
図は従来のクロツク位相制御回路の構成を示すブ
ロツク線図、第３図は本考案クロツク位相制御回
路の全体構成の例を示すブロツク線図、第４図は
同じくその各部信号波形を示す波形図、第５図は
同じくその検出開始判定器の構成例を示すブロツ
ク線図、第６図は同じくその検出終了判定器の構
成例を示すブロツク線図、第７図は同じくそのク
ロツク位相演算器の構成例を示すブロツク線図、
第８図は同じくそのフレーミングコード検出器の
構成例を示すブロツク線図である。 １……クロツク発生器、２……タツプ付遅延
線、３……位相選択器、５……フレーミングコー
ド判定部、６……制御部、７……カラー副搬送
波、８……クロツク信号、９……遅延クロツク信
号、１０……選択クロツク信号、１１……文字情
報信号、１２……フレーミングコード検出パル
ス、１３……位相選択信号、１４，３０……フリ
ツプフロツプ、１５……フレーミングコード検出
器、１６……検出開始判定器、１７……検出終了
判定器、１８……クロツク位相演算器、１９……
判定開始パルス、２０……検出開始位相アドレ
ス、２１……検出終了位相アドレス、２２……サ
ンプルクロツク、２３……検出終了信号、２４…
…検出開始信号、２５……フレーミングコード検
出ゲートパルス、２６……アンドゲート、２７…
…オアゲート、２８……バイナリ変換器、２９…
…レジスタ、３１……減算器、３２……半減器、
３３……加算器、３４……フレーミングコード一
致検出器、３５……シフトレジスタ。

Claims (1)

【実用新案登録請求の範囲】
1. 等しい位相差をもつて順次に位相の異なる所定
   クロツク周波数の多相クロツク信号を形成する多
   相クロツク形成手段と、前記多相クロツク信号が
   有する順次の位相のうち、所望の符号化情報信号
   に含まれる基準クロツク位相の信号成分を検出し
   得る適応位相の範囲を判別する位相範囲判別手段
   と、前記適応位相の最先の連続および連続の停止
   の判別により前記適応位相の範囲の始端および終
   端をなす適応限界の位相をそれぞれ抽出する限界
   位相抽出手段と、前記始端および終端をなす適応
   限界の位相相互の中央値をなす適正位相を算出す
   る適正位相算定手段と、前記多相クロツク信号か
   ら前記適正位相を有するクロツク信号を選択して
   前記基準クロツク位相に対応した適正なクロツク
   位相を有する制御出力クロツク信号とするクロツ
   ク選択手段とを備えたことを特徴とするクロツク
   位相制御回路。