JPS6258597B2 - - Google Patents

Description

【発明の詳細な説明】

この発明は文字情報を含むテレビジヨン信号を
受信し再生するシステム等に用いて有効なサンプ
リングパルス補正方式に関する。 通信システムにおいて、送られてくるデータを
サンプリングパルスにてサンプリングする場合、
データのビツトとサンプリングパルスの位相は精
度よく一致していることが要求される。しかしな
がら、送られてくるデータは外乱とか内部要因に
よつて、常に一定の位相、振幅に保たれていると
は限らない。このため、サンプリングパルスの位
相を自動調整することによつて正確にデータを抽
出する手段が望まれている。 この発明は上記の事情に鑑みてなされたもの
で、自動的にサンプリング用のクロツクパルスの
位相を調整することはもちろんのこと、送られて
くるデータのスライスレベルをも自動的に調整し
て、データを正確に抽出することのできるサンプ
リングパルスを得るサンプリングパルス補正方式
を提供することを目的とする。 以下この発明の実施例を図面を参照して説明す
る。 まず、この発明が適用されたカラーテレビジヨ
ン受像機における文字多重放送受信システムにつ
いて説明する。 文字多重放送にて扱われるテレビジヨン信号の
フオーマツトは、第１図に示すように設定されて
いる。第１図ａ，ｂは、複合映像信号の最初のフ
イールドと次のフイールドの垂直帰線期間部分を
示すもので、Ｖは垂直同期信号である。この垂直
帰線期間部分の後部、たとえば前のフイールドが
終つてから20H目（Ｈ；１水平期間）には、文字
放送パケツト１，２が設定されている。この文字
放送パケツトのフオーマツトは、第１図ｃに示す
ように設定されている。Ｈは水平同期信号であ
り、５はカラーバーストである。文字放送パケツ
ト２は、ヘツダー部６、情報部７によつて形成さ
れている。この文字放送パケツト２は、さらに詳
細に示すと第１図ｄに示すようになる。即ち、ヘ
ツダー部６には、クロツク・ランイン（Clock
runin）信号CRI、フレーミングコードFC、アイ
デンテイフアイコードIDC、プログラムコード
PC１，PC２等によつて構成されている。 クロツクランイン信号CRIは、この文字放送パ
ケツト内のデータをサンプリングするに必要なク
ロツクパルスの位相合わせを行うための信号であ
る。フレミングコードFCは、データの始まりを
あらわすコードである。アイデンテイフアイコー
ドIDCは、表示形態とか伝送信号形式等を識別さ
せるためのコード、プログラムコードPC１，PC
２は、文字情報番組の種類を示すコードである。 上記したような文字放送パケツトは、たとえば
第２図に示すようなシステムにて処理される。１
１は、文字多重放送によるテレビジヨン信号の中
間周波が入力される入力端子である。この入力端
子に加えられた信号は、映像検波回路１２によつ
て映像検波される。映像検波された複合映像信号
は、文字放送パケツトを抽出するとともに、波形
整形を行う波形整形回路１３に入力される。ま
た、複合映像信号は、垂直同期信号Ｖ、水平同期
信号Ｈを分離する同期分離回路２１に入力され
る。 前記同期分離回路２１から分離された垂直同期
信号Ｖ、水平同期信号Ｈは、垂直位置カウンタ２
２に入力される。この垂直位置カウンタ２２は、
垂直同期信号Ｖでリセツトされ、水平同期信号Ｈ
を計数するもので、前記文字放送パケツトが垂畳
されている位置に対応した抜きとりパルスを得る
ことができる。 垂直位置カウンタ２２にて得られた抜きとりパ
ルスは、前記波形整形回路１３に入力される。こ
れによつて、波形整形回路１３は、第１図で説明
した文字放送パケツトを抜きとり、かつ、その波
形整形を行う。この波形整形回路１３から得られ
た出力は、サンプリング回路１４に入力されると
ともに、クロツクランイン信号検出回路１６に入
力される。 クロツクランイン信号検出回路１６は、第１図
ｄで示した、クロツクランイン信号CRIを抽出す
るもので、その抽出されたクロツクランイン信号
は、クロツクパルス発生回路１７に入力される。
このクロツクパルス発生回路１７は、クロツクラ
ンイン信号と同期した連続クロツクパルスを発生
する機能を有する。このクロツクパルス発生回路
１７から出力される連続クロツクパルスは、前記
サンプリング回路１４に入力され、データサンプ
リングパルスとして用いられる。 サンプリング回路１４においては、データサン
プリングパルスによつて、先の第１図ｄに示した
ような各種のデータがサンプリングされ、直列か
ら並列に変換され、バツフアメモリ１５に貯えら
れる。また、サンプリング回路１４の出力は、フ
レーミングコード検出回路１８にも入力される。
このフレーミングコード検出回路１８は、予じめ
定められたフレーミングコードと入力されたコー
ドとの比較動作によつて検出し、このコードが完
全に一致した点を検出し、バツフアメモリにおけ
るデータの始まり部を設定するものである。フレ
ーミングコード検出回路１８は、たとえば水平位
置カウンタ２３からのクロツクパルスによつて駆
動される。 水平位置カウンタ２３は、同期分離回路２１か
らの水平同期信号Ｈによつてリセツトされ、前記
クロツクパルス発生回路１７からのクロツクパル
スをカウントしている。この水平位置カウンタ２
３のカウント情報は、アドレス回路２４にも加え
られている。また、このアドレス回路２４には、
先の垂直同期信号も入力されている。このアドレ
ス回路２４は、現在入力している複合映像信号に
よつて得られている画像の水平方向、垂直方向に
関するアドレスデータを発生することができる。
アドレス回路での基本クロツクは、LC共振によ
るゲーテツトOSCの発振クロツクを用いる。 上記の如くバツフアメモリ１５には、文字放送
パケツトが到来したときに、その内容が格納され
る。このバツフアメモリ１５に格納されたデータ
は、マイクロコンピユータによつて処理される。 中央演算処理装置（以下CPUと称する）３０
は、バツフアメモリ１５のデータ内容を解読す
る。たとえば、データ形式がどのようなもので、
プログラムがどのようなものであるかである。 たとえば、文字放送として、天気予報を映した
い場合を例にとつて説明する。天気予報を映した
い場合は、キーボード４０を操作することによつ
て、天気予報データを処理するための指令信号を
入力することができる。天気予報のプログラム
は、第１図にて示したプログラムコードによつて
指定されている。たとえば、プログラムコード
PC１のデータが天気予報を送つているものとす
ると、このプログラムコードPC１は、CPU３０
で演算処理される。この結果、このプログラムコ
ードPC１のデータが、キーボード４０から指定
されたデータと一致するものであれば、バツフア
メモリ１５のデータは天気予報のためのデータで
あることが判る。キーボード４０から指定された
天気予報再生のための指令信号は、ランダムアク
セスメモリ３２（以後RAMと称する）に格納さ
れている。 バツフアメモリ１５から読み出された天気予報
のパターンデータは、最終的には文字データ、記
号データとしてパターンメモリ３３に記憶され
る。色データは、カラーメモリ３４に記憶され
る。 バツフアメモリ１５から読み出されるデータ
は、そのものが文字データ、記号データとしてパ
ターンメモリ３３に記憶されるが、伝送方式がコ
ード伝送方式の場合には、バツフアメモリ１５か
ら読み出されたデータを解読して、リードオンリ
ーメモリ３１（以後ROMと称する）から予じめ
定められているキヤラクタデータ、つまり文字と
か記号、図形データを読み出し、これをパターン
メモリ３３等に記憶させてもよい。そのため、更
に、キヤラクタROM３９が用意されている。 上記の如く、バツフアメモリ１５から導出され
たデータに基き、パターンメモリ３３には、文
字、記号、固形データが記憶されるのであるが、
垂直期間における文字放送パケツトを１回だけ抽
出するのみで、文字表示に充分なデータは得られ
ない。したがつて、垂直同期期間がある毎に、か
つ所望のプログラムが検出される毎に、前記パタ
ーンメモリ３３に順次蓄積される。 パターンメモリ３３カラーメモリ３４にデータ
を蓄積する場合、このデータを何れの番地に格納
するかは、たとえばデータとともに格納番地を指
定するアドレス指定データを入力していてもよ
い。 前記パターンメモリ３３、カラーメモリ３４に
記憶されているデータを読み出して表示させる場
合には、パターンメモリ３３のデータは絵柄デコ
ーダ３５を介して、またカラーメモリ３４のデー
タは色デコーダ３６を介して直流に変換されて、
出力インターフエース３７で合成される。そし
て、複合映像信号と合成回路３８にて合成され
る。パターンメモリ３３、カラーメモリ３４のデ
ータの読出しタイミングは、CPU３０からの指
命信号による。CPU３０は、常時アドレス回路
２４から入力されるアドレスデータ（現在画面ビ
ーム照射位置に相当する）を解読している。この
アドレスデータがRAM３２に設定されている希
望の表示指定データと一致した場合に、これらの
アドレスデータに対応する読み出し信号がパター
ンメモリ３３、カラーメモリ３４に加えられる。
表示指定データは、RAM３２に記憶されたプロ
グラムに含まれており、この表示指定データの変
更、プログラムの切換えに応じて、表示形態は
種々に設定することができる。 上述の如く動作するシステムにおいて、文字放
送パケツトのデータを誤りなくサンプリングする
ことは、その性能評価の上で重要である。 次に、この発明に係るクロツクパルス発生手段
について、第３図を参照して説明する。 第３図において、５２は、映像検波段からの信
号が加えられる入力端子であつて、これはスライ
ス回路１０Ｇの一方の入力端子に接続されてい
る。このスライス回路１０Ｇの出力は、出力端子
５３を介してサンプリング回路１４に入力され
る。したがつて、このスライス回路１０Ｇは、先
の波形整形回路１３に相当する。 一方入力端子５０には、クロツクパルスが加え
られる。このクロツクパルスは、たとえば受像機
本体において色再生用に作り出してあるカラーバ
ーストに同期したキヤリアウエーブCWを、PLL
回路を用いて8/5倍したもので、発振回路によつ
て作られている。このクロツクパルスは、遅延手
段１０Ａによつて補正され、サンプリングパルス
出力端子５１に導出される。この出力端子５１の
出力サンプリングパルスは、先のサンプリング回
路１４にデータサンプリングパルスとして入力さ
れる。 第３図のシステムは、データサンプリングパル
スを適正な位相に補正する機能と、データのスラ
イスレベルを適正なレベルに設定する機能を有す
る。 まず、このシステムは、先の遅延手段１０Ａ、
遅延量制御手段１０Ｂ、スライスレベル制御手段
１０Ｃ、デジタルアナログ変換器１０Ｆ等を有す
る。さらにまた、補正サンプリングパルスと入力
データのクロツクランイン信号のデジタル位相検
波手段１０Ｄ、このデジタル位相検波手段１０Ｄ
から出力されたデータを、位相補正情報、スライ
スレベル補正情報に変換する変換器１０Ｅ等を有
する。 次に各部の動作を説明するに、まず、入力端子
５４には、ゲートパルスが入力される。このゲー
トパルスは、先のクロツクランイン信号の期間に
対応して、このシステムが動作するように、その
動作タイミングを設定するものである。このゲー
トパルスは、先の垂直位置カウンタ２２、水平位
置カウンタ２３のカウント情報を論理回路に加え
て、クロツクランイン信号に対応する補正期間に
発生される。このシステムが動作すると、まず、
第１の処理として出力端子５１に得られるデータ
サンプリングパルスの遅延量が設定される。また
第２の処理として、スライス回路１０Ｇにおける
データスライスレベルが設定される。 第４図は、デジタル位相検波手段１０Ｄ及び変
換器１０Ｅの出力情報を説明するのに示したタイ
ミングチヤートである。 第４図ａは、たとえば出力端子５１から導出さ
れたサンプリングパルスであつて、同図ｂはスラ
イス回路１０Ｇから出力されたデータであり、波
形整形されたものである。この場合は、データに
対してサンプリングパルスの位相が遅れている例
である。 入力データは、サンプリングパルスのタイミン
グによつて、ラツチ回路５５にラツチされる。し
たがつて、ラツチ回路５５の出力は、第４図ｃに
示すような波形となる。次に、このラツチ回路５
５の出力はシフトレジスタ５６に入力されシフト
される。この場合、シフトレジスタ５６のクロツ
クパルスとしては、インバータ５８を介してサン
プリングパルスの反転したものが入力されるか
ら、このシフトレジスタ５６の出力端子５９，６
０の出力波形は、それぞれ第４図ｅ，ｇに示すよ
うな波形となる。さらにまた、スライス回路１０
Ｇの出力データは、シフトレジスタ５７にも入力
される。このシフトレジスタ５７もサンプリング
パルスを反転したクロツクパルスによつて駆動さ
れるもので、その出力端子６１，６２，６３の波
形は、それぞれ第７図ｄ，ｆ，ｈに示すような波
形となる。 第４図ｄ，ｅ，ｆ，ｇ，ｈの各出力は、変換器
１０Ｅに入力される。この変換器１０Ｅにおいて
は、入力データに応じて所定の出力データを得る
ように予じめ論理回路によつて取決めがなされて
いる。この取決められた変換表は、後に示すよう
になされている。

【表】

【表】 この変換表を参考に、第４図のような位相関係
にあつたとすると、変換出力情報は、（D₁、D₂、
D₃、D₄）＝（１、０、０、０）となる。（A₀、A₁、
A₂、A₃、A₄）＝（０、１、１、０、０）である。
上記の如く、データサンプリングパルスとデータ
との位相関係が確認されれば、サンプリングパル
スの位相が遅れていることであるから、サンプリ
ングパルスの位相を速める方向へ制御する必要が
ある。この制御手段は、先の遅延量制御手段１０
Ｂであつて、この動作は後述する。 次に、データサンプリングパルスの位相がデー
タに対して進んでいる場合は、第５図に示すよう
なタイミングチヤートになる。 第５図ａはデータサンプリングパルスであつ
て、同図ｂはスライス回路１０Ｇから出力された
データであり、波形整形されたものである。この
ような位相関係の場合は、ラツチ回路５５、各シ
フトレジスタ５６，５７の出力端子５９，６０，
６１，６２，６３の出力波形は第５図ｅ，ｇ，
ｄ，ｆ，ｈのようになる。そして変換表からわか
るように、変換器１０Ｅの出力情報（D₁、D₂、
D₃、D₄）は、（０、１、０、０）となる。 上述の如く、第４図のタイミングチヤートは、
データに対してサンプリングパルスの位相が遅れ
ている場合の例を示し、第５図のタイミングチヤ
ートはデータに対してサンプリングパルスの位相
が進んでいる場合の例を示している。即ち、デー
タに対してサンプリングパルスの位相が遅れてい
る場合、変換器１０Ｅの出力情報は（D₁、D₂、
D₃、D₄）＝（１、０、０、０）進んでいる場合
（D₁、D₂、D₃、D₄）＝（０、１、０、０）となる。
変換器１０Ｅの出力情報D₁、D₂はデータに対す
るサンプリングパルスの遅延量に関する制御情報
となる。また出力情報D₃、D₄は、後述するスラ
イスレベルに関する制御情報となる。 次に、上記情報（D₁、D₂）を利用する遅延量制
御手段１０Ｂについて説明する。即ち、上記情報
D₁、D₂を出力する出力端子６４，６５それぞ
れ、ナンド回路７１，７２の第３入力端子に接続
されている。このナンド回路７１，７２の第２入
力端子には、先の出力端子５１からのサンプリン
グパルスが入力される。また、このナンド回路７
１，７２の第３入力端子には、先のゲートパルス
も加えられる。したがつて、ナンド回路７１，７
２は、それぞれ３入力が同時に存在したときに出
力パルスを得る。ナンド回路７１，７２の出力パ
ルスは、それぞれカウンタ７３，７４に入力され
る。 ナンド回路７１，７２は、何れか一方から出力
パルスを得ることができ、カウンタ７３，７４
は、各々の入力に対して複数個例えば８個のパル
スが入力した場合に出力パルスを得る。カウンタ
７３の出力パルスは、オア回路７５の第１入力端
子、アンド回路７８の第１入力端子に加えられ
る。また、カウンタ７４の出力パルスは、オア回
路７５の第２入力端子、アンド回路７９の第２入
力端子に加えられる。 そして、オア回路７５の出力は単安定マルチバ
イブレータ回路７６に加えられる。この単安定マ
ルチバイブレータ回路７６の出力は、前記アンド
回路７８の第２入力端、アンド回路７９の第１入
力端、さらにカウンタ７３，７４のクリア端子に
も加えられる。そして、アンド回路７８，７９の
出力端子は、アツプダウンカウンタ８０のアツプ
カウント指令信号入力端子、ダウンカウント指令
信号入力端子に接続される。 上記の回路によると、情報D₁あるいはD₂の何
れか一方が“１”になり、カウンタ７３あるいは
７４がカウント動作を行う。仮りに、両カウンタ
７３，７４が動作した場合は、何れか早い時期
に、所定の値に達したカウンタから、アツプカウ
ントあるいはダウンカウント指令信号が得られ
る。アツプダウンカウンタ８０が１回だけアツプ
カウントあるいはダウンカウント動作する。ま
た、単安定マルチバイブレータ回路７６からの出
力の後縁で両カウンタ７３，７４はクリアされ
る。したがつて、上記の遅延量制御手段による
と、ある程度誤差を積分した形でアツプカウント
あるいはダウンカウント制御を行うことができ
る。これは、たとえば情報D₁、D₂が１垂直期間
毎に（０、１）（１、０）を繰りかえすような場
合に不要動作を抑えるのに有効である。 ナンド回路７１，７２は、ゲートパルスがクロ
ツクランイン信号の期間に入力端子５４に与えら
れると、情報（D₁、D₂）の内容に応じてデータサ
ンプリングパルスを導出するが、情報（D₁、
D₂）の誤りによつて、両ナンド回路７１，７２か
ら出力が得られることがある。このような場合
に、上記の如く構成し、カウンタがある値をカウ
ントしてから指令信号を出力するようにすること
によつて不要動作を抑えるものである。そして、
フレーミング信号の開始時頃には、アツプダウン
カウンタ８０の出力データが決定される。 次に上記アツプダウンカウンタ８０からの出力
情報の利用について説明する。この出力情報は、
選択回路８５，８６の制御情報として用いられ
る。つまり、アツプダウンカウンタ８０の出力端
子８１，８２，８３，８４は、選択回路８５，８
６の制御端子８１ａ，８２ａ，８３ａ，８４ａに
接続される。この場合、最上位ビツトの出力端子
８４ａは、選択回路８５の制御端子には直接、ま
た選択回路８６の制御端子にはインバータ８７を
介して接続される。このため、最上位ビツトの出
力端子８４ａが「０」の場合は、選択回路８５が
動作モードとなり、選択回路８６が非動作モード
となる。また最上位ビツトの出力端子８４ａが
「１」の場合は選択回路８５が非動作モードとな
り、選択回路８６が動作モードとなる。 選択回路８５は、その制御情報に基き、アンド
回路８８〜９４の入力端子のパルスのうち、何れ
か一つを選択して出力端子８５ａに導出する。ま
た選択回路８６も、その制御情報に基きアンド回
路９６〜１０２の入力端子のパルス、アンド回路
１０２の出力端子のパルスのうち何れか一つを選
択して出力端子８６ａに導出する。選択回路８５
あるいは８６から導出された補正サンプリングパ
ルスは、ナンド回路１０４、イクスクルーシブオ
ア回路１０５を通して出力端子５１に導出され
る。また、イクスクルーシブオア回路１０５に
は、ラツチ回路１０７の出力も加えられる。これ
は、アツプダウンカウンタ８０がオーバーフロー
した場合には、データとサンプリングパルス位相
が大きく異つていることであるから、ナンド回路
１０６、ラツチ回路１０７を通してサンプリング
パルスを逆相に反転し、必要とされる遅延素子
（アンド回路８８〜１０２）の数を半減するため
である。 上記の如く、補正サンプリングパルスは、アツ
プダウンカウンタ８０からの情報に基き、その遅
延量が決定されて出力される。アンド回路８８，
８９，９０，９１，９２，９３，９４…１０２の
入力端の各信号波形は第６図ａ〜ｇ…ｈに示すよ
うになり、これらの何れかが選択される。第６図
ｉは、第６図ｆの信号が選択されて導出され、出
力端子５１にあらわれた場合の例である。 次にデータスライスレベルに関する制御系につ
いて説明する。スライスレベルに関して基本とな
る情報は、変換器１０Ｅの出力情報（D₃、D₄）で
ある。 即ち、出力情報（D₃、D₄）を導出する出力端子
６６，６７は、ナンド回路１１０，１１１の第２
入力端子に接続されている。このナンド回路１１
０，１１１の第１入力端子には、出力端子５１か
ら得られるデータサンプリングパルスが加えられ
る。またナンド回路１１０，１１１の第３入力端
子には、先のゲートパルスが加えられる。またナ
ンド回路１１０の第４入力端子には、アツプダウ
ンカウンタ１１８のアツプカウント時のオーバー
フロー出力が加えられる。さらにまたナンド回路
１１１の第４入力端子には、アツプダウンカウン
タ１１８のダウンカウント時のオーバーフロー出
力が加えられる。ナンド回路１１０，１１１、カ
ウンタ１１２，１１３、オア回路１１４、アンド
回路１１５，１１６、アツプダウンカウンタ１１
７，１１８、単安定マルチバイブレータ回路１１
９等は、先の遅延量を制御するための補正量制御
手段１０Ｂと同様な動作を得る。この場合は、可
変範囲（出力データ）を大きくするために、アツ
プダウンカウンタ１１７，１１８を縦列接続した
構成である。 アツプダウンカウンタ１１７，１１８の出力情
報は、デジタルアナログ変換器１０Ｆに入力され
る。そしてこれのアナログ出力は、データのスラ
イス回路１０Ｇにスライスレベル設定用の信号と
して入力される。 次にデータをスライス回路に入力して、スライ
スレベルを適切なレベルに設定することの必要性
について述べる。つまり入力端子５２に入力する
データが第７図ａに示すような波形であり、その
適切なスライスレベルが図示のS₁であつたとする
と、出力は、同図ｂに示すようなデユーテイが50
％の方形波信号となる。このデータを周波数が２
倍のクロツクパルス（同図ｃに示す）でサンプリ
ングすれば、該データの正確なデジタル変換され
たコードを得ることができる。ところがスライス
レベルが図示のS₂に変換すると、スライス回路１
０Ｇの出力データは、第７図ｄに示すようにな
る。これをデータサンプリングパルス（同図ｅに
示す）でサンプリングした場合、図示の？で示す
位置のコードにあいまいな部分が生じ、正確なサ
ンプリングが得られない。したがつて、スライス
レベルを適切なレベルに設定する必要がある。 次にスライスレベルが高すぎた場合の制御動作
について、第８図の信号波形を参照して説明す
る。第８図ａはサンプリングパルスであつて、同
図ｂは、スライス回路１０Ｇから出力されたデー
タである。このデータは、スライスレベルが高か
つたためにパルスデユーテイが50％以下になつて
いる。さらに同図ｃは、ラツチ回路５５の出力で
あり、データのサンプリング状態が不安定であり
「０」となつている。この結果、変換器１０Ｅの
入力端子５９〜６３の信号波形は、第８図ｅ，
ｇ，ｄ，ｆ，ｈの如くなる。このような信号が入
力した場合、変換器１０Ｅの出力（D₁〜D₄）は、
第８図ｉ〜ｌに示すように、（D₁、D₂、D₃、D₄）
＝（０、０、０、１）となる。この結果、スライ
スレベルに関する基本情報（D₃、D₄）が（０、
１）になつたことから、カウンタ１１３のカウン
ト値が可変され、アツプダウンカウンタ１１７，
１１８の出力情報が可変される。この出力情報
は、スライスレベルを下げる方向に変化し、スラ
イス回路１０Ｇにおけるスライスレベルを適切な
ものに設定することができる。 上述したこの発明によるデータサンプリング方
式によると、特にデータサンプリングパルスの修
正を行うのに、その遅延量とスライスレベルの補
正機能を備えており、データのサンプリングを正
確なものとし得る。 この発明にあつては、デジタル位相検波段１０
Ｄにおいて、補正サンプリングパルスと、入力デ
ータとの位相比較を行い、その位相誤差に応じて
出力端子５９〜６３に位相誤差に応じた情報を得
る。この場合、設定された入力データの周波数に
対して、補正サンプリングパルスの周波数は２倍
である。 次に、前記デジタル位相検波段１０Ｄからの情
報が変換器１０Ｅに入力される。これにより補正
サンプリングパルスの位相を調整するための情報
D₁、D₂、データのスライスレベルを調整するた
めの情報D₃、D₄は、予じめ変換テーブル（表）
が設定された変換器１０Ｅから得られる。つま
り、変換器１０Ｅは、入力情報に応じて、制御対
象を振り分けることになる。変換テーブル（表）
は、補正サンプリングパルスとデータとの位相が
細かいずれの場合は主として遅延量を制御するた
め情報D₁あるいはD₂を可変し、大きいずれの場
合はスライスレベルを制御するための情報D₃あ
るいはD₄を可変するように設定されている。 このように、デジタル位相検波手段１０Ｄと変
換器１０Ｅとは、補正サンプリングパルスとデー
タとの位相比較を行い、かつ補正サンプリングパ
ルスの遅延（位相）量制御情報とデータのスライ
スレベル制御情報とを得ることができる。 次に変換器１０Ｅから出力された情報D₁〜D₄
に基き、補正量を決定する場合、遅延量制御手段
１０Ｂにおいては、カウンタ７３，７４、オア回
路７５、単安定マルチバイブレータ回路７６、ア
ンド回路７８，７９を用い、また、スライスレベ
ル制御手段１０Ｃにおいても、カウンタ１１２，
１１３、オア回路１１４、アンド回路１１５，１
１６、単安定マルチバイブレータ回路１１９を用
いている。そして、カウンタ７３，７４は、カウ
ント値がある値例えば８になつたときに初めてア
ツプカウントあるいはダウンカウント指令信号を
１回出力するように設定している。 このことは、遅延のための制御範囲を非常に細
かいステツプで可変できるので、サンプリング精
度を向上できる利点を有し、またアツプダウンカ
ウンタのビツト数を大きくすることによつて、広
い制御範囲を設定できることを意味する。さらに
また、カウンタ７３，７４の動作によつて、少数
のパルス入力（８個）までは、アツプカウント又
はダウンカウント指令信号が出ないので、不要な
誤動作を無くすことができる。 上述したように、この発明は自動的にサンプリ
ング用のクロツクパルスの位相を調整することは
もちろんのこと、送られてくるデータのスライス
レベルをも自動的に調整して、データを正確に抽
出するサンプリングパルスを得、特にその補正動
作における不要な動作を防止し得、適確なサンプ
リングパルスを得るのに寄与し得るサンプリング
パルス補正方式を提供することができる。

【図面の簡単な説明】

第１図ａ〜ｄは文字多重放送にて用いられる文
字放送パケツトのフオーマツトを説明する図、第
２図は文字放送パケツトを処理するためのシステ
ムを示す図、第３図はこの発明の一実施例を示す
構成説明図、第４図ａ〜ｌ、第５図ａ〜ｌはデジ
タル位相検波手段、変換器の動作を説明するのに
示したタイムチヤート、第６図ａ〜ｉは遅延手段
の動作を説明するのに示したタイムチヤート、第
７図ａ〜ｅは、データに対するスライスレベルを
設定することの必要性を説明した信号波形図、第
８図ａ〜ｌは、スライスレベルが高いときのデジ
タル位相検波手段、変換器の動作を説明するのに
示したタイムチヤートである。 １０Ａ……遅延手段、１０Ｂ……遅延量制御手
段、１０Ｃ……スライスレベル制御手段、１０Ｄ
……デジタル位相検波手段、１０Ｅ……変換器、
１０Ｆ……デジタルアナログ変換器、１０Ｇ……
スライス回路、７１，７２，１１０，１１１……
アンド回路、７３，７４，１１２，１１３……カ
ウンタ、７５，１１４……オア回路、７８，７
９，１１５，１１６……アンド回路、８０，１１
７，１１８……アツプダウンカウンタ。

Claims (1)

1. 【特許請求の範囲】 １ 設定されるスライスレベルに従つて抽出すべ
   きデータをスライスするスライス手段と、 このスライス手段によつてスライスされたデー
   タをサンプリングするためのサンプリングクロツ
   クと同一周波数で、夫々互いに異なつた位相を有
   するパルス列を発生するパルス列発生手段と、 このパルス列発生手段から発生されるパルス列
   のいずれか一つを設定されるパルス選択データに
   従つて前記サンプリングパルスとして選択して出
   力するパルス列選択手段と、 このパルス列選択手段から出力されたサンプリ
   ングパルスの少なくとも２倍の周波数を有するパ
   ルスで、前記スライスされたデータの少なくとも
   １周期期間をサンプリングして、該サンプリング
   パルスの位相及び前記スライスレベルの状態を検
   出する状態検出手段と、 この状態検出手段の検出結果に基づいて、前記
   サンプリングパルスの位相及び前記スライスレベ
   ルを適切な位相及びレベルに設定するための位相
   補正データ及びレベル補正データを出力する補正
   データ出力手段と、 この補正データ出力手段からの位相補正データ
   に応じて、前記パルス選択データを補正して前記
   パルス列選択手段に設定する位相補正手段と、 前記補正データ出力手段からのレベル補正デー
   タに応じて、前記スライスレベルを補正して前記
   スライス手段に設定するレベル補正手段とを具備
   したことを特徴とするサンプリングパルス補正方
   式。 ２ 位相補正手段は、補正データ出力手段からの
   位相補正データを積分した結果に基いてパルス選
   択データを補正し、 レベル補正手段は、前記補正データ出力手段か
   らのレベル補正データを積分した結果に基いてス
   ライスレベルを補正することを特徴とする特許請
   求の範囲第１項記載のサンプリングパルス補正方
   式。