JPS58105677A - クロツク信号再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ＠＠匂技術分署 この発明は例えば文字多重放送装置に用いられ為クロツ
タ信号再望回路に関する。

発明の被術的背景 文字多重歓送Ｖステムは一知のようにテレビｙＩＩン信
号に文字データを重畳して送り、受信側では、その文字
データを抜きとりこれらのデータを組立てることによっ
てテレビジ璽ン画面に画像表示で跨るようになされてい
る。送られてくる文字多重信号は、例えば第１図（＝示
すようなフォーマット形態であり、文字放送信号パケッ
ト１０内にはクロックランインコード１１゜フレーミン
グコード１２、制御コード１３、データ部１４が含まれ
ている。また、１＃は水平同期信号、１１はバースト信
号である。この文の期間（例えば２０水平周期）離れた
時間位置（１重畳されている。グロックランインコード
１１は、ｒｌｏｌｏｌｏｌｏｌｏｌｏｌｏｌｏＪの１６
ビツトの連続コードであり、そのクロックレートは贋／
Ｇｏ　（／ａＯ：色副搬送波鴫諌数）である、このクロ
ックランインコード１１は、文字放送信号パケット内の
データを処理する信号処理回路の基本的なりロックの位
相合わせな行うために用いられる。従って、文字放送パ
ケット１０を扱う信号処理回路においては、グロックラ
ンインコードに同期してデータのサンプリング等を行う
、フレーミングコード１ｚは８ビツトであり、例えばｒ
ｌｌｔＯｏｘｏＩＪのパターンである。このフレーミン
グコード１ｚは、バイト同期信号とも呼ばれ、データ単
位（８ピツ））の区切りをあられす。したがって、フレ
ーミングコード１１が検出された時点からＳビットずつ
のデータが始まること（二なる。

上記のように文字多重傷号処通回路（＝おいては、りロ
ックランインコード１１＜４４期したクロックを作り、
フレーミングコード１２を検出してデータ抜きとりの基
準タイミングを追跡している。しかしながら、上記クロ
ックランインコードを晟準にして連続クロックを再生し
た場合、その位相がずれていると安定したデータサンプ
リングが得られない。

Ｓ意図は従来のクロック再生回路を示すもので、クロッ
ク再生回路から得られたデータチンプリングパルスは、
直列並列変換回路２８における駆動パルスとして用いら
れる。即ち、文字多重信号は、入力端子１１を介してス
ライス回路１１に入力され波形整形された後、前記璽列
並列変換回路１８及び、クロックラインコード抜きとり
回路１１に入力される。クロックランインブード抜きと
り回路１１で抽出されたクロックランインコードは、位
相比較器１４ｇ＝入力して、移ｍａ路１５の出力と比較
される。移送回路１１ｇ＝は、＠＠ＭＨＩｔ発捩器２ｒ
の出力が分ｗ４＠ｐｇにおいて１７６分ｍｌ（登ｆ８０
）されて入力されている６位相比較！ｓ２４にて位相誤
差が検出されるとその検出信号は移相回路２５の移楢制
軸端子Ｉ：加えられる。これによって移相回路ｘｉから
出力されるサンプリングパルスは、クロックランインコ
ードと位相同期した伏動で直列並列変換回路２８に駆動
パルスとして入力される。

背景値術のｇ照点 しかしながら上記従来のクロック再生回路（二よると、
クロックランインコードにノイズが混入したような場合
、正確なサンプリングパルスが得られないことがあり、
このようなケースの改善が望まれている。

発明の目的 この発明は上記の事情に鑑みてなされたもので、クロッ
クランインコードＣ−ノイズ等が混入しこれが乱れた場
合にも、このコードに同期するように発生しているサン
プリングパルスの乱れを防止し得るクロック再生回路を
提供することを目的とする。〆（二は、チンプリングパ
ルスに対する制御が過敏になるのを抑止することをも１
的とする。

発明の概要 この発明においては、フレーミングコードが正しく検知
されたか否かを判別し、フレーミングブードが正しく検
出できなかった回数を計数し、この計数値が所定の値を
超えた場合には、クロックランインコードのデータに応
じてデー！すｙプリングのためのスライスレベルの制御
及びクシツク信号の位相制御を行なう。即ち、データセ
レクタＪ７から得られたパルスを士分局してデータサン
プリングパルスとするが、データセレクタ１１４；いづ
れの位相のものを選択させるかは、フレーミングコード
をシフトレジスタに格納し、このフレーミングコードが
正しいコードであれば現状のデータサンプリングパルス
を維持し、数回検出しても誤っていれば、フレーミング
コードが検出されない場合め回数を計数するカウンタの
値がｍ以上であることを条件ａ；クロックランインブー
ドの格納内容をみルスを切換えられるように設定されて
いる。なお、上記カウンタの値を適宜設定することによ
り位相制御動作が過敏になるのが抑止される。

発明の実施例 第３図は、本発明に係るクロック再生回路の一実施例を
示す回路ブロック図であり、Ｊｌは文字多重信号が加え
られる入力端子であり、ここ（二加えられた信号は、ス
ライス回路Ｊ２にて波形整形され、直列並列変換回路Ｓ
Ｓにて並列データに変換される。そしてこの回路の出力
−から並列データとして導出される。また、前記入力端
子Ｉ）に入力した文字多重信号は１色刷搬送波再生回路
Ｊ４及び同期分離回路４０に入力される。前記色副搬送
波再生回路Ｓ４は、入力した文字多重信号（二含まれ・
るバースト信号（１８０厘１５８　Ｍ　Ｈｚ　）　Ｃ位
相同期した連続書送波を再生する回路であり１例えば同
期発根回路が用いられている。また、この色副搬送波再
生回路Ｊ４の出力は　１８７５／Ｉｇ再生回路ａｓ１ｍ
ｏに対する坦倍の発振周波数を作る回路であり、その出
力な遥Ｊｉ回路Ｊ＃に加える。この遅延回路１＃は、そ
れぞれ位相の興なる複数層の遷延出力を導出することが
でき、この遅延出力は、データセレクタｊ１に入力され
る。このデータセレクタ１１は、複数のａｍ出力のうち
何れか１つを選択して導出するもので、選択された遷延
出力は、１／２分鴫Ｉ！１１を介して８／ｌｓ／１０ζ
：髪換された後、前記直列並列変換回路１ｊにデータチ
ンプリングパルスとして加えられる。

上記スライス回路１２、データセレクタＪ！に対しては
、正確なデータチンプリングを得られるようＣ二量遣な
スライスレベル設定手段、最適な位相データセレクトを
行なう手段が設けられている。スライスレベル制劇信号
ムは、マイクロコンビニーダ４ｒの入出力回路４１を介
しで出力されたスライスレベル制御データがデジダルア
ナログ変換９４６に加えられることによって発生される
。また、データセレクト信号Ｂは、同じくマイクロコン
ビニーダ４ｒの入出力回路５０を介して出力される。マ
イクロコンビニーダ４１は、最適なスライスレベル制御
信号Ａ、最適なデータセレクト信号ＢをつくるためＩ：
、Ｖフトレジスタ４４にクロ、ツクランインコード１１
及びフレーミングコードＳｊ（第４図（１）に示す）を
とり込ませる。またシフトレジスタ り４ｊには、ゲート回路４１の出力をｉ分鴫したパルス
が入力される。シフトレジスタ４４゜４Ｊのクロックと
しては、先のデータセレクタ３１から得られたものが、
ゲート回路４１、合成器４１を介してとりだされ、これ
が用いられる。ゲート回路４１は、抜き取り信号発生回
路４１からのタイミングパルス（第４図（ｂｌに示す）
が入力したときに、クロック□パルスを導出する。

抜き取り信号発生回路４１は、文字多重信号から同期信
号を分離する同期分離回路４０の出力（水平同期パルス
、垂厘同期パルス）を用いて。

各種のタイミングパルスを発生させる。また、脅威ｓ４
１は、マイクロコンピュータ４１のクロックを導出する
ことができるもので、これは、レフトレジスタ４４．４
１内のデータをマイクロコンビエータ４ｒで処理すると
きに、マイクロコンピュータ４ｒの地理に位相同期させ
るためである。

レフトレジスタ４４には、クロックランインコード１１
′＆びフレーミングコード１２の期間６ にはこれを　／３／１０のり！ツクでチンプリングした
データが格納され、レフトレジスタ４Ｊには、　８１５
／８０のチンプリング信号自体を１６／ｌｓ／　＠　ａ
のクロックでチンプリングしたデータが格納されること
になる。このレフトレジスタ４４．４１ｔ：格納された
データは、入出力回路４＃を過してマイクロコンビエー
タ４１に読みとられる。

今、レフトレジスタ４４．４１の格納データを示すと、
ｒｌ１００１１００１１００〜１１００１１１１０００
０１１００１１Ｊはクロックランインフードとフレーミ
ングコードの伏履でありレフトレジスタ４４（二格納さ
れ、ｒｌ１０Ｇ１１００１１００〜ｌ１００Ｉ１００Ｉ
１００ＪはＶブトレジスタ４１内のデータである。

この場合において、レフトレジスタ４５の出力には、レ
フトレジスタ４４の出力Ｃ：得られるデータを１６１５
７８０の周波数でサンプリングするチンプリングパルス
を発生する。このため、上記レフトレジスタ４４の出力
データの各ビット情報はＩ８１及びＩ８２のサンプリン
グパルスによって２回にわたってサンプルされ得る。こ
のよう（＝同一ビットに対して２回行なったサンプルデ
ータのうち、第１及び第２のサンプリングパルスによる
いずれのサンプリングデータを基準データとの比較対象
とするかはＣ’ＰＵ＃Ｚによって決められる。ＣＰＵｊ
Ｊによる上記第１及び第２のサンプリングパルスによる
サンプリングデータのいずれ（：よるデータを基準デー
タとの比較対敵とするかの制御作用は、本発明（：係る
クロック再生回路の位相制御作用開始時における動作を
安定にするのに寄与する。即ち、同一のビットデータに
対し２回デークチンプリｙグす番こと（二より、本来「
１１」とサンプリングすべきデータに対して「Ｏｌ」或
は「１０」というデータのサンプ９ｙグをしても当該ビ
ットのデータを「１」として扱う処理を得える。

いいかえると、レフトレジスタ４４のあるビットデータ
が「１」のとき（二レフトレジスタ４５の出力のチンプ
リングパルスによって「ｌＯ」とデータサンプリングし
た場合−二は、第１のサンプリングパルスによってシフ
トレジスタ４４の内容をサンプリングする制御なＣＰＵ
ＪＪによって行なえば、シフトレジスタ４４の内容を正
しく検出することがで考る。また、「Ｏｌ」というデー
タをサンプリングしたときＣ二は、第２のサンプリング
パルスにより上記レフトレジスタ４４の内容をサンプリ
ングすれば、レフトレジスタ４４のデータ内容を正しく
検出することができる。上記第１″＆び第２のチンプリ
ングパルスの両者は入出力回路４＃を介してＣＰＵ１７
（二供給され、Ｃ’ＰＵＪＪによって上記第１及び第２
のサンプリングパルスのいずれによりレフトレジスタ４
４のデータ内容をサンプリングするかを制御する。この
ように比較対象となるデータ自体のサンプリングの誤り
を抑止する。

マイクロコンピュータ４ｒは、中央演算処理１ｉｌＩｆ
ｃＰＵｉ１、リードオンリーメモリＲＯＭ１！、ランダ
ムアク竜スメモリＲＡＭＪＪ等を備えており、フレーミ
ングコード１ｚが正しくサンプリングされているか否か
を判定する。

つまり、マイクロコンピュータ４７は、まず、シフトレ
ジスタ４５の内容を解読して、そのデータパターンとし
てｒｌｌｌｌｌｌｏ０００１１０’０１１Ｊのパターン
が格納されているか否かを判断する。これは基準データ
との比較処理によって行う、このパターンが格納されて
いれば、スライスレベル及びデータセレクトは正しいも
のとして判断し、現伏のデータサンプリング制御杖態を
保持する。次にフレーミングコード１２のパターンｒｌ
ｌｌｌｌｌＯＯＯＯ１１００１１Ｊがレフトレジスタ４
１に正しく格納されていないことが基準パターンとの間
での比較によって検出された場合には、フレーミングコ
ードが正しく検出されなかった回数をカウントするカウ
ンタの計数値を増加させる。そしてｍ回比較してもフレ
ーミングコードが正しく検出できす上記カウンタの値が
腫となった場合は、サンプリングパルスの位相の補正及
びデジタルアナログ変換１１４１でのデータのスライス
レベルの補正を要するとの判定を行う、この場合は、シ
フトレジスタ４４の内容は次表に示すデータと比較され
る。

即ち、シフトレジスタ４４の内容（クロックランインコ
ード）が上記の褒に示すように例えばｒｏｏｏｏｏｏｏ
ｏＪであればスライスレベルが高いためで、スライスア
ップ判定がなされ、ｒｌ　１１１１１１１Ｊであればス
ライスレベルが低いためでスライスダウン判定がなされ
る。

また、ｒｏｏｌｌｏｏｌｌＪとかｒｌｌｏｏｌｌｏｏＪ
の場合は位相遅れの判定がなされ、ｒｏｌｌＧＯｌｌｏ
ＪとかｒｌｏｏｌｌｏｏｌＪの場合は位相進みの判定が
なされる。上記のような判定結果を得ることによって、
スライス回路ｊ１、データセレクタ１１の抽出端子の切
換えが行なわれ、最適のデータサンプリングパルスを得
ることができる。

上記の制御を行うための手順は、＄５図に示す逼りであ
る。つまり１判定タイミング（：なると、ステップ８１
（：おいて、フレーミングコードが検出できなかったこ
とを力クントする誤り計Ｉ！回路の零リセット、及び制
御回数をカウントする制御計数回路の零９（ットを行う
０次にステップ８１（二おいて、レフトレジスタ４４（
：クロツクランインコード、フレーミングコードの書き
込みを行う０次にステップ１Ｊにおいて、フレーミング
コードの検出ができたか否かの判定を行う、フレーミン
グコードが正しく検出されればステップ８ｚにもどり、
検出されなければステップ８４において検出誤り計数回
路の内容に＋ｌを行う、＠り計数回路の内容を修正した
後は、ステップ８１において、誤り回数が一回以上か否
かの判定を行う、誤り回数が一同以上であれば、ステッ
プｓ’　ｇ　ｃ進み、その他の場合はステップ８２に戻
る。ステップ８６においては、クロックランインコード
の判定を行う。

この判定は、先述した表にもとずいて判定結果を得る。

この判定結果により、ステップ８１（：おいて、スライ
スレベル制御指令があれば、スライスレベルの制御を行
い、ステップｓ１に移り、スライスレベル制御指命が無
ければステップ８−に移る。ステップ８１（：ｌいては
、スライスレベル制御回数を計数するもので、これは、
先述した表の内容（＝応じてその許容回数が制限宴れて
いる。つまり、ステップ１２において、制御ＩｉＩ数が
Ｐ以上か否かの判定がなされ、Ｐ以上であれば、ステッ
プ８Ｉに移り、その他の場合は、ステップｓｄに戻る。

ステップ８９においては１位相制御指令があるか否かの
判定を行い、その位相制御指令があれば、ステップ８ｘ
ｏ＋ユ移り、位相制御指令が無ければ、ステップ８１１
に移る。ステップＢＩＤにおいては。

位相制御回数の計数が行なわれるもので、これは先述し
た表の内容に応じて許容回数が制限されている。つまり
、ステップ８１１においては、位相制御回数が■以上か
否かの判定がなされ、ｎ以上であれば、ステップ８１に
戻り、その他の場合は、ステップ８１（二戻る。

第６図は、上述の処理を行うための八−ド的構威を示す
、シフトレジスタ４４．４１１のクロックランインコー
ド、フレーミングコードは、入出力回路４１で並列デー
タに変換される。入出力回路４＃の内容は、フレーミン
グコードのデータ部がフレーミングブード判’ｌｌＲＯ
Ｍ６６で判定される。フレー【ングコードが誤っていれ
ば、その誤り検出パルスが、諷り計数回路６１において
力クントされる。この誤り計数回路６１の内容は、デコ
ーダσ１にて変換され。

その内容がｍ回以上であれば、フッツブフロップ回路ｄ
Ｊがセットされる。これ（二よって、位相及びスライス
レベルを制御するための操作が開始される。つまり、位
相・スライス制御’１１０Ｍｇ４がオンされ、クロック
ランインコードのサンプリング内容が判定され、先に示
した表の判定結果が得られる。また、位相及びスライス
レベルの制御回数は、フィールド毎にカウントされるよ
うに、フリップフロップ回路６１の出力は、アンド回路
−５を介してフィールド信号との論理積がとられ、位相
・スライス制御計数回路ｌ−に入力される１位相・スラ
イス制御計数回路＃６は、フィー羨ド毎Ｃニカウントが
進み、たとえばスライスレベル制＠回数が所定の回数Ｃ
；なると、その内容をデコーダ＃ｒが判定し、今度は位
相制御モードに切換え１位相制Ｓ回数が所定の回数にな
ると、先のフリップフロップ回路Ｃ１をす竜ッ卜する。

これによって、誤り計数回路＃１もリセットされる。

発明の効果 上述したよう４：、この発明によると、伝送されてきた
クロックランインコードが乱れても、フレーミングコー
ドさえ正しく入力されていれば、チンプリングパルスが
乱れることはなく、安定したデータチンプリングを行う
ことので水るクロック再生回路を提供することができる
。

【図面の簡単な説明】

第１図は文字多重信号のフォーマットを示す図、第２図
は従来のクロック再生回路を示すブロック（２）、第３
図はこの発明の一実施例を示す構成説明図、第４図（ｍ
）　（ｂ）は第３図の回路の一部動作波形図、第５図は
第３図の回路の動作手順を示すブローチヤード、第６図
は第３図の回路の一部な謝ζ二具体的に示す構成説明図
である。 Ｊｌ・・・スライス回路、ＪＪ・・・直列並列変換回６ 路、ＪＪ・・・色副搬送波再生回路、Ｊｌ・・・　４ｆ
ｉｏ再生回路、Ｊ６・・・遅延回路、Ｓｌ・・・デー！
セレクク、１８・・・麦分馬器、４０・・・同期分離回
路、４４．４８・・・シフトレジスタ、４７・・・マイ
クロコンピュータ

Claims (1)

1. 【特許請求の範囲】 テレビジ璽ｙ信号に重畳され、クロックランインコード
   、フレーミングコードを含む文字多重信号が入力され、
   そのスライスレベルを可変することのできるスライス回
   路と、このスライス回路の出力が入力される直列並列変
   換回路と、この直列並列変換回路に加えるためのデータ
   サンプリングパルスをつくるサンプリングパルス発生手
   段と、前記データチンプリングパルスの位相を制御する
   開側手段とを具備したクロック再生回路において、 前記チンプリング発生手段として、前記テレビジ璽ン信
   号１：含まれるバースト信号に同期した連続パルスを作
   り、かつこのパルスから、前記データサンプリングパル
   スの２倍の胸波数の第１のパルス列を作る再生回路と、
   前記第１のパルス列が入力されこれを複数の位相の異な
   る複数のパルス列に変換する遅延回路と、この遅鮭回路
   から得られた複数のパルス列のうち何れか１つの位相の
   パルス列をデータセレクト信号シニ応じて選するデータ
   セレクタと、この選択されたパルス列を１／２に分周し
   てｌ！７１１ｃ！直列並列変換回路のデータサンプリン
   グパルスとする分周回路を具備し、 前記データセレクト信号を作り前記データサンプリング
   パルスの位相を側副する側副手段として、前記クロック
   ランインコード及びフレーミングコードの時間位置に対
   応して前記スライス回路の出力が加えられるシフトレジ
   スタと、このレフトレジスタで用いる１ｖき込み用パル
   スに前記データセレクタにて選択されたパルス列を導入
   する結線と、前記シフトレジスタの内容のうちフレーミ
   ングコードのデータが正しいか否かを判定し、その判定
   結果署−おける誤り回数を検出する誤り検出回路と、こ
   の誤り検出回路の計数値が所定数以上Ｃ二なった場合に
   前記シフトレジスタの内□容のうちクロックラ・インコ
   ードのデータな予しめ定められたデータに対比させその
   結果Ｃ二応じて少なくとも前記データセレクト信号を発
   生する補正手段とを員備したことを特徴とするクロック
   信号再生回路。