JPH0453152B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、文字多重放送の受信システムなど
の様に、データの先頭にサンプリング同期用のク
ロツク信号が伝送されてきた場合、そのクロツク
信号に正確に同期したサンプリングクロツクを再
生するサンプリングクロツク再生回路に関する。

〔発明の技術的背景〕 テレビジヨン信号の垂直ブランキング期間の一
部水平期間に、デジタル信号を重畳して伝送し、
受信機では、上記デジタル信号をサンプリングし
てフレームメモリに蓄積し、画像表示する文字多
重放送システムが開発されている。この種システ
ムに於いては、デジタル信号の先頭位置に、クロ
ツクランイン信号（１，０，１，０…の16ビツト
の信号）を設けて伝送し、このクロツクランイン
信号をデータサンプリングの為の基準位相信号と
している。従つて、受信機では前記クロツクラン
イン信号に位相同期したサンプリングクロツクを
再生し、これによりデジタルデータのサンプリン
グ処理を行なつている。

第１図は、従来のサンプリングクロツク再生回
路である。端子１１にはゲート信号GSが入力さ
れる。このゲート信号GSは、クロツクランイン
信号CRSの一部の位置に同期して発生されるも
ので、例えば水平同期信号を遅延して作られる。
端子１２には映像検波されたビデオ信号が加えら
れ、ここにクロツクランイン信号CRSが現われ
る。また端子１３には、サンプリングクロツク
SASよりも充分周波数の高いクロツク信号CKS
が与えられる。ゲート信号GS及びクロツクラン
イン信号CRSはアンド回路１４に入力され、分
周回路１５に対するリセツト信号RSを発生する。
第２図は、この再生回路の各部信号波形を示して
いる。クロツク信号CKSは、分周回路１５で分
周され、サンプリングクロツクSASとして出力
端子１６に現われる。第２図は、タイミングｔ１
からタイミングｔ２までリセツト状態であり、次
の最初のクロツクの立上がりタイミングｔ３で分
周回路１５の分周動作が開始されたことを示して
いる。

〔背景技術の問題点〕

上記の動作説明は、クロツクランイン信号が正
常であり理想的な波形をしている場合について説
明したが、実際には、クロツクランイン信号
CRSは、送信機、伝送経路、受信システムなど
の影響で、そのデユーテイー比が変動したり、ノ
イズが混入したりしている。第３図はクロツクラ
ンイン信号CRSにノイズＮ１が混入している状
態を示している。このような場合、この部分にゲ
ート信号GSが存在すると、不要なタイミングに
不要リセツト信号Ｒ１が発生し、サンプリングク
ロツクSASの位相が乱されてしまう。

〔発明の目的〕

この発明は上記の事情に鑑みてなされたもの
で、クロツクランイン信号の様なサンプリング同
期用の信号がノイズを含んでも、またそのデユー
テイー比が変動してもサンプリング位相が正確で
あり、とくに位相選択データの変化にヒステリシ
ス特性を持ち、安定したクロツクを再生しうるサ
ンプリングクロツク再生回路を提供することを目
的とする。

〔発明の概要〕

この発明では、クロツクランイン信号を位相の
異なる複数の比較クロツクでサンプルし、ゲート
信号期間におけるクロツクランイン信号のエツジ
の分布状態を検出し、この分布結果を用いてサン
プリングクロツクの最適位相を決定する。具体的
には、第４図に示すように、エツジ検出回路３１
でクロツクランイン信号のエツジ部を検出し、パ
ラレルカウンタ部３２、スレツシユホールド値判
定部３３でエツジの分布状態を把握し、この結果
の信号（データ）により最適位相選択部３４で選
択すべきクロツクを決定する。この場合選択デー
タが得られるが、これをさらにデータヒステリシ
ス回路３６に入力し、最適位相判定を誤つた場合
でもすぐにサンプリング位相が変化するのを防止
出きるサンプリングクロツク再生回路を提供する
ものである。

〔発明の実施例〕

以下この発明の一実施例を図面を参照して詳細
に説明する。

第４図はこの発明の一実施例であり、端子Ｔ
０，Ｔ１，Ｔ２，…TNには、第５図に示すクロ
ツクCK０，CK１，CK２，…CKNがそれぞれ与
えられる。このクロツクCK０，CK１，CK２，
…CKNは、サンプリングクロツクSASと同じ周
波数であり、クロツクランイン信号エツジ検出回
路３１に入力されるとともにクロツク選択部３５
に入力される。クロツク選択部３５は、最適位相
選択部３４からの判定結果を現わすデータに基づ
きクロツクCK０，CK１，CK２，…CKNのいづ
れか１つを選択し、これをサンプリングクロツク
SASとするものである。この場合、最適位相選
択部３４からの選択データは、ヒステリシス回路
３６を介してクロツク選択部３５に与えられる。
一方クロツクランイン信号エツジ検出回路３１に
はクロツクランイン信号CRSが入力されている。
クロツクランイン信号CRSのエツジ部は、位相
の異なるクロツクCK０，CK１，CK２，…CKN
によるサンプルがおこなわれたとき、エツジ検出
回路３１の各出力端子間で１（ハイレベル）０（ロ
ウレベル）の変化としてあらわれる。このような
動作を何回か繰返せば、パラレルカウンタ部３２
の各出力端子に対応したカウンタの内、エツジ検
出頻度の多い位置のカウンタの計数値が多くな
る。従つて、各カウンタの出力をスレツシユホー
ルド値判定部３３で判定し、計数値が一定値を越
えた端子と、そうでない端子とを分類すれば、ク
ロツクランイン信号CRSのエツジ位置の分布状
態を検出することが出来る。この分布データは、
例えばリードオンリーメモリ（ROM）によつて
構成される最適位相選択部３４に入力される。最
適位相選択部３４は、分布データに応じてサンプ
リングクロツクの最適位相と想定される入力クロ
ツクを選択すべく、選択データを出力しこれをヒ
ステリシス回路３６を介してクロツク選択部３５
に与える。

第６図は、前記ヒステリシス回路３６を示す。
前記最適位相選択部３４からの選択データは、比
較部４１とラツチ回路４２に与えられる。比較部
４１は前記最適位相選択部３４からの選択データ
とラツチ回路４２からの使用選択データとの比較
を行ない、一致パルスＰ１又は不一致パルスＰ２
を出力する。一致パルスＰ１は、第１のカウンタ
４８のリセツト端子に入力され、不一致パルスＰ
２は第２のカウンタ４５のロード端子に入力され
る。第１のカウンタ４８は、検出終了パルスEP
をクロツク入力としており、リセツトがされない
と、パルスEPの計数を続ける。検出終了パルス
EPは、前記クロツクランイン信号の位相分布判
定が終了したときに、たとえば最適位相選択部３
４から出力されるパルスである。第１のカウンタ
４８の計数値が、ある一定値を越えると、これを
判定部４９が検出する。つまり第１のカウンタ４
８と、判定部４９は、入力した選択データとラツ
チ回路４２のラツチデータとの不一致期間を計測
し、この期間がある所定の時間経過するとラツチ
データの更新パルスＰ３を出力することになる。
この更新パルスＰ３は、オア回路４４を介してラ
ツチ回路４２のラツチパルス入力端子に与えられ
るとともに、第２のカウンタ４５のリセツト端子
にも与えられる。従つて、一致パルスＰ１が得ら
れているかぎりは、更新パルス出力されず、不一
致回数が所定回数続くと更新パルスＰ３が出力さ
れ、ラツチデータが更新されることになる。

一方、前記第２のカウンタ４５は不一致パルス
Ｐ２でロードされるが、これはリセツトが行われ
た直後であり、判定部４６の出力が１（ハイレベ
ル）であるときはホールドされておりクロツク入
力を受付けることはない。リセツトが行われた直
後に不一致パルスＰ２が与えられロードされる
と、例えばオール０に設定される。従つて、不一
致パルスＰ２が出力したときは、このカウンタ４
５の例えば１段目の出力は、０となり、これを判
定部４６が検出する。この判定出力はインバータ
４７を介してアンド回路４３にハイレベル信号と
して入力するからパルスEPは、アンド回路４３、
オア回路４４を介してラツチ回路４２に更新パル
スとして与えられる。従つて、不一致パルスＰ２
が続く限りアンド回路４３は導通状態であり、パ
ルスEPによるラツチデータの更新が行われる。
次に不一致パルスＰ２が続いた状態から、一致パ
ルスＰ１が得られると、第２のカウンタ４５は、
パルスEPをカウントすることができる。このた
め判定部４６の出力はハイレベルとなり、第２の
カウンタ４５はホールドされ、またアンド回路４
３はインバータの出力でロツクされる。従つて、
ラツチ回路４２には一致パルスが得られたときの
データが保持されることになる。

次に、一致パルスＰ１が続いている状態から不
一致パルスＰ２が発生したとする。このときは、
第２のカウンタ４５はホールド状態にあるから、
アンド回路４３は非導通状態を保持する。そして
先の第１のカウンタ４８が所定のクロツクを計数
するまでこの状態を保持し、更新パルスＰ３が発
生したときに初めてリセツトされ、またラツチ回
路４２のデータが更新される。従つて、この動作
は、今まで一致パルスＰ１のみが得られていたの
に、１回や２回不一致パルスが出力されたからと
いつてすぐにラツチデータが更新されてしまうの
を防止するものである。このため位相選択データ
の不安定をとりのぞき、一層安定した使用選択デ
ータを得ることができる。

なお、以上において第２のカウンタ４５に対す
る各端子への優先順位は、リセツト、ホールド、
ロードの順であり、ホールド状態でロードが拒否
されるものとなつている。

第７図は、比較部４１、前記第１のカウンタ４
８、判定部４９の部分の基本構成を示すもので、
３ビツトデータの処理部として示している。

第６図の回路と対応する所は、同一番号を付し
て説明する。比較回路４１はイクスクルーシフオ
ア回路５１，５２，５３、オア回路５４によつて
構成され、入力データとラツチ回路４２の出力デ
ータがすべて一致すると、負極性の一致パルスＰ
１を発生する。この一致パルスＰ１は、インバー
タ５５を介してナンド回路５６の一方の入力端子
に加えられる、従つて、検出終了パルスEPは、
このナンド回路５６を介してカウンタ部４８１の
リセツト端子に入力することが出来る。また一致
パルスＰ１が得られないときは、ナンド回路５７
の一方の端子がハイレベルであるから、パルス
EPが入力したときこのナンド回路５７から出力
パルスが得られ、カウンタ部４８１のクロツクと
して用いられる。このクロツク入力状態が所定時
間続くと、カウンタ部４８１の例えば３段目の出
力端子から、ハイレベルの出力が得られ、アンド
回路４８２を導通状態に制御する。これによつて
ラツチ回路４２には、パルスEPを利用した更新
パルスが入力出来るようになる。また、カウンタ
部４８１の出力は、インバータ４８３を介してカ
ウンタ部４８１のエネーブル端子にも加えられ、
次に一致パルスＰ１が得られるまでその状態を保
持する。つまり不一致パルスが出力している間
は、ラツチ回路４２のデータ更新がくりかえさ
れ、この動作は次の一致パルスが得られるまで保
持されることになる。

上記したように、この発明のクロツク再生回路
によると、最適位相選択データを検出した場合、
特に、この選択データが不用意に変動するのをヒ
ステリシス回路３６によつて防止できるようにし
たものである。

第８図は、第４図の回路をさらに、詳細に示す
回路図である。第４図と同一部分は、同一符号を
付して説明する。エツジ検出回路３１は、Ｄタイ
プフリツプフロツプ回路３１０〜３１７と、アン
ド回路AN０〜AN７によつて構成されている。
ここで、Ｄタイプフリツプフロツプ回路３１０〜
３１７の各クロツク端子には、クロツクランイン
信号の一周期を位相分割した前記クロツクCK０
〜CK７がそれぞれ入力される。またＤタイプフ
リツプフロツプ回路３１０〜３１７の各データ入
力端子にはクロツクランイン信号CRSが共通に
入力される。次にアンド回路AN０〜AN７は、
それぞれ隣合うＤタイプフリツプフロツプ回路の
反転端子と非反転端子の論理積をとるように接続
されている。この回路の場合、クロツクランイン
信号の立上がりエツジを検出するように設定され
ている。第９図はＤタイプフリツプフロツプ回路
３１０，３１１の部分とアンド回路AN０の出力
信号波形を示している。タイミングｔ１からｔ２
の間は、クロツクランイン信号CRSの立下がり
部分が入つている。タイミングｔ１でフリツプフ
ロツプ回路３１０のサンプリングが行われ、タイ
ミングｔ２でフリツプフロツプ回路３１１のサン
プリングが行われると、アンド回路AN０の２入
力は共に０となりその出力は０となる。次にクロ
ツクランイン信号CRSの立上がり部分を含むタ
イミングｔ３でフリツプフロツプ回路３１０のサ
ンプリングが行われ、タイミングｔ４でフリツプ
フロツプ回路３１１のサンプリング行われると、
アンド回路AN０の２入力は共に１となりその出
力は１となる。このように各アンド回路AN０〜
AN７からは、クロツクランイン信号CRSの立上
がり部分が検出されるごとに、ハイレベルのパル
スが出力される。次に各アンド回路AN０〜AN
７の出力は、カウンタ３２０〜３２７のエネーブ
ル端子にそれぞれ入力される。カウンタ３２０〜
３２７はクロツクランイン信号に同期したリセツ
トパルスRSによりリセツトされており、エネー
ブル端子がハイレベルのときクロツクをカウント
する。カウンタ３２０のクロツクとしては例え
ば、クロツクCK３が利用されている。このよう
に、各カウンタ３２０〜３２７が動作することに
よつて、エツジ検出頻度の多い位相位置のカウン
タが所定の値に達成し、このことをオア回路Ｒ
０〜Ｒ７が検出する。第９図はカウンタ３２０
が２個のクロツクを計数した場合を示している。
つまり各カウンタ３２０〜３２７のスレツシユホ
ールドレベルは、オア回路OR０〜OR７によつ
て設定され、本実施例の場合は２個のクロツクに
設定されている。このオア回路OR０〜OR７の
出力の全体を見れば、クロツクランイン信号のエ
ツジの位相分布を見ることと等価になる。オア回
路OR０〜OR７の出力は、最適位相選択部３４
に入力される。ここでは、予め設定したデータテ
ーブルによつて入力データを選択データに変換す
る。この場合、選択データのビツトＤ０〜Ｄ７の
うちどれか一つのビツトが１でその他は０となる
ように変換される。この選択データのビツトＤ０
〜Ｄ７は、それぞれ先に説明したヒステリシス回
路３６を介して、アンド回路３５０〜３５７の各
一方の入力端子に入力される。このアンド回路３
５０〜３５７の各他方の入力端子には、前記クロ
ツクCK０〜CK７がそれぞれ入力されている。従
つて、前記選択データによつて指定された位相位
置のクロツクがオア回路３５８を介してサンプリ
ングクロツクSASとして導出されることになる。

第１０図ａはノイズのない良質の受信クロツク
ランイン信号CR１と、これをスライス回路に通
した後の使用クロツクランイン信号をCRSを示
している。このようなクロツクランイン信号が入
力した場合は、エツジの位相分布は、同図ｂに示
すように一定の位相位置に集中する。第１１図ａ
は、受信クロツクランイン信号CR１が低周波に
よつて歪みを生じている場合を示している。この
ような場合、スライスして波形整形した後の使用
クロツクランイン信号CRSは、そのパルスデユ
ーテイー比が50％にならず、エツジの検出位相が
一定の位相に止どまらず、同図ｂに示すような分
布となる。この場合は、スレツシユホールドレベ
ルを越えた複数箇所のオア回路から出力があるこ
とになる。従つて、最適位相選択部３４では、例
えば、第１２図に示すような変換テーブルを利用
して選択データを発生する。第１２図はオア回路
OR０〜OR７からのエツジ分布情報の例を示し
ている。例１０１，１０２，１０４のように分布
位相が集中していれば問題無く四角の枠で囲む位
相に対応したサンプルクロツクを選択すればよ
い。例１０３，１０６の場合は、位相の異なる２
か所である程度の回数エツジが検出されたことを
意味する。しかしこの場合は非常に近い位相位置
で検出されているのでどちらを最適位相と判定し
ても大きな誤差は生じない。しかし例１０５，１
０７のように分布状態が広がつた場合は、その中
間の位相位置を選択するほうが、統計学的にも最
適位相を得る確率が高い。

〔発明の効果〕

以上説明したこの発明によれば、クロツクラン
イン信号のエツジを複数の位相位置でそれぞれ検
出し、その位相分布データを得る。ここの場合、
単に検出回数の多い位相位置を測定し、最も多い
位置を最適位相とするのではなく、位相分布デー
タから最適位相位置を決定している。このため、
周期的なインパルスノイズなどの影響をうけにく
くなる。もちろんクロツクランイン信号が各種の
ノイズの影響を受けていても、従来の回路に比べ
て格段と優れた性能を発揮するものである。さら
に特に位相選択データの変化にヒステリシス特性
を持ち、安定したクロツクを再生しうる。

【図面の簡単な説明】

第１図は従来のサンプリングクロツク再生回路
を示す図、第２図，第３図はそれぞれ第１図の各
部信号波形図、第４図はこの発明の一実施例を示
す回路図、第５図は第４図の回路に与えられるク
ロツク信号波形図、第６図は第４図のヒステリシ
ス回路をさらに詳細に示す回路図、第７図は第６
図の比較回路、カウンタの具体例を示す回路図、
第８図は第４図の回路の詳細を示す回路図、第９
図は第８図の回路の各部信号波形図、第１０図，
第１１図はそれぞれこの発明の回路の効果を説明
するのに示した説明図、第１２図は第４図，第８
図に示した最適位相選択部のデータ変換テーブル
の説明図である。 ３１…エツジ検出回路、３２…パラレルカウン
タ部、３３…スレツシユホールド値判定部、３４
…最適位相選択部、３５…クロツク選択部、３６
…データヒステリシス回路。

Claims (1)

1. 【特許請求の範囲】 １ クロツクランイン信号とこのクロツクランイ
   ン信号の後続データが組みになつた受信データが
   周期的に入力され、前記クロツクランイン信号に
   位相同期し前記後続データをサンプリングするた
   めのサンプリングクロツクを再生する装置におい
   て、 前記クロツクランイン信号のエツジ部の位相分
   布を検出して位相分布データを発生し、この位相
   分布データから前記後続データをサンプリングす
   る最適位相決定用の第１の選択データを出力する
   手段と、 前記第１の選択データが周期的に入力され、ロ
   ードパルスが与えられたときに前記第１の選択デ
   ータをラツチするラツチ回路と、 前記ラツチ回路にラツチされている前記第１の
   選択データと新しく入力した選択データとを比較
   し、両データが一致するとき一致パルスを、不一
   致のとき不一致パルスを出力する比較手段と、 前記一致パルスによつてリセツトされこの一致
   パルスが前記周期の所定の回数欠落する場合は前
   記周期毎のパルスを計数し所定の値で前記ラツチ
   回路に対するラツチパルスを発生する第１のカウ
   ンタと、 リセツト状態のとき前記不一致パルスでロード
   されてロードデータが設定され、前記不一致パル
   スが前記周期の所定回数欠落したことを前記周期
   毎のパルスを計数することで検出し、この検出パ
   ルスで自己ホールドするとともに前記周期毎のパ
   ルスが前記ラツチ回路のラツチパルス入力端子に
   入力するのを阻止する第２のカウンタと、 前記ラツチ回路にラツチされてる選択データに
   より位相の異なる複数のサンプリングクロツクの
   うちいずれか１つを選択させられるクロツク選択
   部とを具備したことを特徴とするサンプリングク
   ロツク再生回路。