KR900006472B1 - 샘플링 클록 재생회로 - Google Patents

샘플링 클록 재생회로 Download PDF

Info

Publication number
KR900006472B1
KR900006472B1 KR1019850003527A KR850003527A KR900006472B1 KR 900006472 B1 KR900006472 B1 KR 900006472B1 KR 1019850003527 A KR1019850003527 A KR 1019850003527A KR 850003527 A KR850003527 A KR 850003527A KR 900006472 B1 KR900006472 B1 KR 900006472B1
Authority
KR
South Korea
Prior art keywords
clock
data
signal
circuit
outputs
Prior art date
Application number
KR1019850003527A
Other languages
English (en)
Other versions
KR850008085A (ko
Inventor
도시유끼 다나베
미노루 노구찌
Original Assignee
가부시끼가이샤 도오시바
사바 쇼오이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP59105121A external-priority patent/JPS60248086A/ja
Priority claimed from JP59105122A external-priority patent/JPS60248087A/ja
Priority claimed from JP59105123A external-priority patent/JPS60248088A/ja
Application filed by 가부시끼가이샤 도오시바, 사바 쇼오이찌 filed Critical 가부시끼가이샤 도오시바
Publication of KR850008085A publication Critical patent/KR850008085A/ko
Application granted granted Critical
Publication of KR900006472B1 publication Critical patent/KR900006472B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0352—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for regeneration of the clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음.

Description

샘플링 클록 재생회로
제1도는 본 발명의 제1실시예를 나타낸 회로도.
제2도(a)∼(h)는 제1도의 회로에 인가되어 클록신호의 파형도.
제3도는 제1도의 회로를 더욱 상세하게 나타낸 회로도.
제4도(a)∼(m)은 제3도에 도시된 회로의 각 부의 신호파형도.
제5도(a)∼(c) 및 제6도(a)∼(c)는 각각 본 발명의 회로의 효과를 설명하기 위한 도면.
제7도는 제1도와 제3도에 나타낸 최적위상선택부의 데이터 변환테이블을 설명하기 위한 도면.
제8도는 본 발명의 제2실시예를 나타낸 회로도.
제9도는 제8도의 선택데이터보호회로를 더욱 상세하게 나타낸 회로도.
제10도는 제8도의 동작타이밍차트.
제11도는 제8도에 도시된 회로와 카운터의 구체적인 예를 나타낸 회로도.
제12도는 본 발명의 제3실시예를 나타낸 회로도.
제13도는 제12도에 도시된 제어부의 동작설명도.
제14도는 제12도에 도시된 제어부의 구성예를 나타낸 도면.
제15도는 제13도의 회로의 일부를 상세하게 나타낸 회로도.
제16도 및 제17도는 제13도에 도시된 회로의 입력측어드레스에 대한 출력측비트의 출력데이터를 나타낸도면.
제18도는 종래의 샘플링클록재생회로의 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
22 : 지연펄스발생부 29 : 게이트신호셀렉터
31 : 엣지검출회로 32 : 병렬카운터
33 : 드레숄드값판정부 34 : 최적위상선택부
35 : 클록선택부 36 : 선택데이터보호회로
37 : 제어부 38 : 오프셋데이터출력부
41 : 비교부 42 : 랫치회로
54,48 : 카운터 46,49 : 판정부
61 : 타이밍회로 62,63 : 메모리
64 : 오차데이터계산회로 65 : 오차데이터메모리
310∼317 : D형 플립플롭회로 320∼327 : 카운터
350∼357 : 앤드회로 SAS : 샘플링클록,
CRS : 클록런인신호 RS : 리셋트펄스
EP : 검출종료펄스 VD : 비디오신호의 디지탈신호
DS : 후속데이터
(산업상의 이용분야 )
본 발명은 샘플링클록재생회로에 관한 것으로, 특히 문자다중방송의 수신시스템과의 같은 데이터의 선두에서 샘플링동기용 클록런인신호(clock run-in 信號)가 전송되는 경우 그 클록런인신호에 정확하게 동기된 샘플링클록을 재생하도록 된 샘플링클록재생회로에 관한 것이다.
(종래의 기술 및 그 문제점)
최근, 송신측에서는 텔레비전신호의 수직블랭킹기간의 일부 수평기간에 문자방송용 디지탈신호를 중첩해서 전송하고, 수신기측에서는 상기 디지탈신호를 샘플링해서 프레임메모리에 축적시킴으로써 화상을 표시하는 문자다중방송시스템이 개발되고 있다. 이러한 종류의 시스템에 있어서는 샘플링동기용 디지탈신호의 선두위치에다 클록런인신호(1, 0, 1, 0 …의 16비트신호)를 집어 넣어서 전송시키도록 되어 있는 바, 이 클록런인신호를 데이터의 샘플링을 위한 기준위상신호로 사용하게 되는 것이다. 따라서, 수신기에서는 상기 클록런인 신호에 위상이 동기되는 샘플링클록을 재생함으로써, 디지탈데이터의 샘플링처리를 실시하도록 되어 있다.
제18도는 종래의 샘플링클록재생회로를 나타낸 것으로, 도면에서 제1의 단자(11)에는 게이트신호(GS)가 입력되도록 되어 있는 바, 이 게이트신호(GS)는 후에 설명할 클록런인신호의 일부의 위치에 동기해서 발생되는 것으로, 예컨대 수평동기신호를 지연시켜서 만들게 된다. 또, 제2의 단자(12)에는 영상검파된 비디오신호를 소정의 레벨로 슬라이스한 디지탈신호(VDS)가 인가되는데, 여기에 클록런인신호(CRS)가 나타나게된다. 또한, 제3의 단자(13)에는 재생해야 할 샘플링클록보다 주파수가 충분히 높은 클록신호(CKS)가 입력된다.
상기 게이트신호(GS) 및 클록런인신호(CRS)는 앤드회로(14)에 입력되는 바, 이 앤드회로(14)는 분주회로(15)에 대한 리셋트신호를 발생시키게 된다. 이렇게 해서 상술한 클록신호(CKS)는 상기 분주회로(15)에 의해 분주되어 샘플링클록(SAS)으로서 출력단자(16)에 나타나게 된다.
상기의 동작설명은, 클록런인신호(CRS)가 정상적이면서 이상적인 파형을 하고 있는 경우에 대해서 설명했지만, 실제로는 클록런인신호(CRS)가 송신기나 전송경로, 수신시스템등의 영향을 받아 그 듀티비가 변동하기도 하고 노이즈가 혼입되기도 한다. 이와 같은 튜티비변동부분이라던지 노이즈혼입부분에 게이트신호가 존재하게 되면 불필요한 타이밍에서 불필요한 리셋트신호가 발생하게 되는바, 이러한 리셋트신호에 의해 리셋트되는 분주회로에서 얻어지는 샘플링클록의 위상이 혼란해지게 된다. 그 결과 종래의 샘플링클록재생회로에서는 안정된 샘플링클록(SAS)을 재생하는 것이 곤란하다고 하는 문제가 있었다.
또한, 상술한 설명에서는 클록런인신호(CRS)와 후속데이터가 일정한 동기관계(同期關係)에 있어야 한다는 바탕아래 클록런인신호(CRS)에 정확하게 위상이 동기되는 샘플링클록(SAS)만 재생시켜 주게 되면 후속의 데이터가 정확하게 샘플링된다고 설명했지만, 반드시 클록런인신호(CRS)를 기본으로 해서 얻는 샘플링위상이 후속데이터의 샘플링위상으로서 적절하다고는 할 수가 없다. 이는 후속의 데이터가 단일 정현파가 아니라 연속된 주파수스팩트럼으로 구성되어 있기 때문에 전송로의 여러지연특성의 영향을 받기 때문이다. 즉, 각 주파성분에 대한 전달시간이 다르므로 파형왜곡이 발생할 수 있기 때문이다.
이상과 같이 최적위상에서 후속데이터를 샘플링할 수 없는 경우에는 데이터를 정확하게 식별하는 것이 불가능하다고 하는 문제점이 있었다.
(발명의 목적)
이에 본 발명은 상기한 문제점을 고려해서 발명된 것으로, 클록런인신호와 같은 샘플링동기용 신호가 노이즈를 포함하거나 그 튜티비가 변동되더라도 샘플러위상이 정확한 클록을 재생할 수 있고, 안정된 샘플링클록의 재생이 용이하며, 데이터샘플링용의 기준으로 되는 클록런인신호에 위상이 동기될 뿐만 아니라 실제로 전송되어 온 데이터에도 직접적으로 위상이 동기되는 샘플링클록재생회로를 제공하고자 함에 그 목적이있다.
(발명의 구성)
상기한 목적을 달성하기 위한 본 발명의 1실시예에 따른 샘플링클록재생회로는, 클록런인신호의 특정위상부분을 검출해내기 위해 클록런인신호와 복수의 클록신호를 받아들이고, 상기 특정위상부분이 검출되었을때 제1출력을 발생시키는 엣지검출회로와 ; 상기 제1출력을 주어진 기간동안 계수하고, 이러한 계수내용에 따라 제2출력을 나타내는 비트데이터를 발생시키는 카운터수단 ; 이 카운터수단에 결합되어 있으면서 상기 제2출력을 나타내는 비트데이터에 따라 복수의 클록신호중에서 하나의 신호를 클록런인신호에 대응되는 샘플링클록으로 선택하는 선택수단을 구비하여 구성된 것을 특징으로 한다.
또, 상기한 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 샘플링클록재생회로는, 클록런인신호와 데이터신호의 각 특정위상부분을 검출해내기 위해 복수의 클록신호와 클록런인신호나 데이터신호에 대응되어 설치되며, 상기 클록런인신호의 위상부분이 검출될 때 제1출력을 발생시키고 데이터신호의 위상부분이 검출될 때 제2출력을 발생시키는 엣지검출회로와, 상기 제1, 제2출력을 계수하고 이러한 제1, 제2출력에 대응되는 제3, 제4출력을 각각 발생시키는 카운터수단, 클록신호중 하나를 샘플링클록으로 선택할 수있도록 미리 선정되며 제3, 제4출력을 확인되는 기준데이터를 제공하도록 상기 카운터수단에 결합되는 선택수단 및, 상기 제3, 제4출력과 상기 기준데이터의 오프셋데이터를 계산하며, 상기 복수의 기준데이터상에서 계산되는 오프셋데이터를 축적하는 한편 오프셋수단데이터를 발생시키기 위하여 상기 선택수단에 결합되는 오프셋수단을 구비하고서 클록런인신호에 후속적이고 순환적으로 전송되는 데이터신호를 샘플링하도록된 것을 특징으로 한다.
[실시예]
이하, 예시도면을 참조해서 본 발명의 각 실시예를 상세히 설명한다.
우선, 본 발명에 따른 제1실시예에서는 클록런인신호를 위상이 다른 복수의 비교클록으로 샘플링해서 게이트신호기간에서는 클록런인신호의 특정위상부분, 예컨대 엣지(edge)의 분포상태를 검출한 다음 이 분포결과를 이용해서 재생해햐 할 샘플링클록의 최적위상을 결정하도록 되어 있다. 구체적으로는 엣지검출회로에서 클록런인신호의 엣지부를 검출하고, 병렬카운터와 드레숄드값판정부에서 엣지의 분포상태를 파악해서 이 결과의 신호(데이터)에 따라 최적위상선택부에서 선택해야 할 클록을 결정함으로써 클록선택부를 제어하도록 되어 있다.
제1도는 상기 요지를 실현하기 위한 제1실시예의 회로도로서, 도면에 표시된 8개의 단자(T0∼T1)에는 제2도에 도시된 8개의 클록(CK0∼CK7)이 각각 입력되는데, 이 클록(CK0∼CK7)은 예컨대 도시되지 않은 8/5fsc(fsc : 色副搬送波周波數)발진회로 및 지연펄스발생회로를 매개해서 서로 소정의 위상만큼 어긋나도록 만들어진 것이다.
이 클록(CK0∼CK7)은 재생해야 할 샘플링클록(SAS)과 같은 주파수로서, 이들은 클록런인신호 엣지검출회로(31)에 입력됨과 더불어 클록선택부(35)에도 입력된다.
여기서, 클록선택부(35)는 최적위상선택부(34)에서의 판정결과를 나타내는 데이터를 기초로 클록(CK0∼CK7)중 어느 하나를 선택한 다음 이것을 재생해야 할 샘플링클록(SAS)으로 출력하도록 되어 있다. 상기 엣지검출회로(31)에는 영상검파된 비디오신호를 소정의 레벨로 슬라이스한 디지탈신호로서 주어지는 클록런인신호(CRS)가 입력되고 있다.
이 클록런인신호(CRS)의 엣지부는 위상이 서로 다른 클록(CK0∼CK7)에 의해 샘플링이 행해졌올 때 엣지검출회로(31)의 대응하는 각 출력단자사이에서 1(하이레벨)이나 0(로우레벨)의 변화로서 나타나게 된다.
이와 같은 동작을 몇회정도 반복하게 되면, 엣지검출회로(31)의 출력측에 결합된 명령카운터(32)의 각 출력단자에 대응하는 카운터중에서 엣지의 검출빈도가 많은 위치의 카운터의 계수치가 커지게 된다. 따라서, 병렬카운터(32)의 각 카운터의 출력을 드레숄드값판정부(33)에 공급한 다음 그들의 대용을 판정해서 계수치가 일정치를 넘는 카운터와 그렇지 않은 카운터를 분류하게 되면, 클록런인신호(CRS)의 엣지위치의 분포상태를 검출할 수 있게 된다. 여기서, 병렬카운터(32)는 클록런인신호(CRS)에 동기되는 리셋트펄스(RS)에 의해 리셋트가 되어 있는 것으로 한다. 상기 드레숄드값판정부(33)에서 출력되는 분포데이터를 예컨대 롬(ROM)으로 구성되는 최적위상선택부(34)에 입력된다. 이 최적위상선택부(34)는 입력되는 분포데이터에 따라 재생해야 할 샘플링클록의 최적위상으로 여겨지는 입력클록을 선택해야 하는 바, 선택된 데이터를 출력해서 이것을 상기 클록선택부(35)에 공급한다.
제 3 도는 제 1도의 회로를 더욱 상세하게 나타낸 회로도로서, 제 1도와 동일한 부분에는 동일한 참조부호를 붙여 설명한다. 엣지검출회로(31)는 8개의 D형 플립플롭회로(310∼317)와 8개의 앤드회로(AN0∼AN7)로 구성되어 있다. 여기서 D형 플립플롭회로(310∼317)의 각 클록단자(CK)에는 클록런인신호(CRS)의 한주기를 8개로 위상분할한 8개의 클록(CK0∼CK7)이 각각 입력되고, 데이터입력단자(D)에는 상기 클록런인신호(CRS)가 공통으로 입력된다.
앤드회로(AN0∼AN7)는 각각 인접한 D형 플립플롭회로의 반전단자(
Figure kpo00001
)와 비반전단자(Q)의 논리적을 취하도록 접속되어서 클록런인신호(CRS)의 상승엣지를 검출하도록 되어 있다. 제4도(a)∼(m)은 D형 플립플롭회로(310, 311)와 앤드회로(AN0)의 출력신호파형 및 이와 관련된 각종의 신호파형을 나타낸 것이다.
제4도(a)에 도시된 바와 같이 타이밍 t1과 t2사이에는 클록런인신호(CRS)의 하강부분이 포함되어 있다. 우선, 타이밍 t1에서 제4도(b)에 표시된 클록(CKo)에 의해 플립플롭회로(310)의 샘플링이 행해지고(제4도(c)), 계속해서 타이밍 t2에서 제4도(d)에 도시된 클록(CK1)에 의해 플립플롭회로(311)의 샘플링이 행해지게 되면(제4도(e)), 앤드회로(AN0)의 2입력은 모두 0으로 되므로 그 출력 또한 제4도(f)에 도시된바와 같이 0으로 된다.
그 다음에 제4도(a)에 도시된 클록런인신호(CRS)의 상승부분을 포함하는 t3로부터 t4까지의 타이밍중 타이밍 t3에서 제4도(b)에 도시된 클록(CK0)에 의해 플립플롭회로(310)의 샘플링이 행해지고(제4도(c)), 계속해서 타이밍 t4에서 클록(CK1)에 의해 플립플롭회로(311)의 샘플링이 행해지게 되면(제4도(e)), 앤드회로(AN0)의 2입력은 모두 1로 되므로 그 출력은 제4도(f)에 도시된 바와 같이 1로 된다.
이와 같이, 각 앤드회로(AN0∼AN7)에서는 클록런인신호(CRS)의 상승부분이 검출될 때마다 하이레벨의펄스가 출력되게 된다.
상기 각 앤드회로(AN0∼AN7)의 출력은 병렬카운터(32)를 구성하는 카운터(320∼327)의 각 이네이블단자(E)에 각각 입력된다. 이 카운터(320~327)들은 클록런인신호(CRS)에 동기되는 것들로서, 그들의 각 리셋트단자(R)에 입력되는 리셋트펄스(RS)에 의해 리셋트되어 각 이네이블단자(E)가 하이레벨일 때 충분히 카운트업할 수 있는 관계에서 각 클록단자(CK)에 입력되는 클록(CK0∼CK7)을 카운트(계수)하도록 되어 있다. 예컨대 카운터(320)의 클록으로서는 제4도(g)에 도시된 클록(CK3)이용되고 있다. 이와 같이, 각 카운터(320~327)가 동작함으로써 엣지의 검출빈도가 많은 위상위치의 카운터가 소정의 값에 도달하게 되는 바, 이것을 드레숄드갑판정부(33)를 구성하는 오아회로(OR0~OR7)가 검출된다.
제4도(h)~(k)는 카운터(320)가 2개의 클록(CK3)를 카운트한 경우의 출력단자(A~d)의 파형을 나타내고 있다. 즉, 각 카운터(320)가 2개의 클록에 설정되어 있다. 따라서 이 오아회로(OR0~OR7)에 의해 설정되는 바, 본 실시예의 경우는 2개의 클록에 설정되어 있다. 따라서 이 오아회로(OR0~OR7)의 출력전체를 보는 것은 클록런인신호(CRS)의 엣지위상분포를 보는 것과 등가가 된다. 한편, 제4도의 (m)은 카운터(320~327)를 리셋트시키는 리셋트펄스(RS)를 나타낸 것이다.
상기한 오아회로(OR0~OR7)의 출력은 최적위상선택부(34)의 입력비트(A0~A7)에 각각 입력된다. 여기서, 최적위상선택부(34)는 제7도에 도시된 미리 설정되어 있는 데이터변환테이블에 따라 입력데이터를 선택데이터로 변환시켜서 출력한다. 이 경우에는 선택데이터의 출력비트(D0~D7)중 어느 하나의 비트가 1이고, 그 밖의 것은 0으로 되도록 변환된다. 이러한 선택데이터의 출력비트(D0~D7)는 각각 클록선택부(35)를 구성하는 앤드회로(350~357)의 한쪽 입력단자에 입력되고, 이 앤드회로(350-357)의 다른쪽 입력단자에는 상기 클록(CK0~CK7)중 어느 하나가 오아회로(358)를 매개로 재생해야 할 샘플링클록(SAS)으로서 출력되게 된다.
다음에는 상기 최적위상선택부(34)에 미리 설정해야 할 데이터변환테이블의 설정기준에 대해 설명한다.
제5도의 (a) 및 (b)는 노이즈가 없는 양질의 수신클록런인 신호(CR1)와 이것이 도시되지 않은 슬라이스회로(slice 回路)를 통과한 후에 만들어지는 실제사용 클록런인신호(CRS)를 나타낸 것이다. 이와 같은 클록런인신호(CRS)가 입력되는 경우에는 엣지의 위상분포가 제5도(c)에 도시된 바와 같이 일정한 위상위치에 집중되게 된다.
제6도(a) 및 (b)는 수신클록런인신호(CR1)가 도시된 파선과 같이 저주파에 의해 왜곡을 받은 경우를 나타낸 것이다. 이러한 경우, 슬라이스해서 파형정형한 후의 실제사용 클록런인신호(CRS)는 그 펄스듀티비가 50%가 되지 않으므로 엣지의 검출위상이 일정한 위상에 머무르지 않고, 제6도(c)에 나타낸 분포로 되게 된다. 이 경우에는 드레숄드값을 넘는 복수의 오아회로로부터 출력이 나오게 된다. 따라서 최적위상선택부(34)에서는 제7도에 도시된 바와 같은 변환테이블을 이용해서 선택데이터를 발생시키게 되는 거시다.
제7도는 오아회로(OR0~OR7)에서의, 즉 최적위상선택부(34)의 입력비트(A0~A7)에서 엣지분포정보에 관한 예를 나타낸 것이다. 제7도의 예 101, 102, 104와 같이 분포위상데이터 "1"이 한점에 집중되어 있으면 문제없이 4각의 틀로 둘러싸인 위상점에 대응되는 샘플링클록을 선택하도록 선택데이터를 설정하면 된다. 예 103, 106의 경우는 위상이 다른 2회정도의 엣지가 검출된 것을 의미하는 것으로, 이 경우에는 매우 가까운 위상위치에서 엣지가 검출되고 있으므로 어느쪽을 최적위상점으로 판단해서 선택데이터를 설정해도 큰 오차는 생기지 않는다. 그러나, 예 105, 107과 같이 분포상태가 넓은 경우에는 그 중간의 위상위치를 선택하도록 선택데이터를 설정하는 편이 통계학적으로도 최적위상을 얻을 확률이 높다. 한편, 상기 설명에서는 엣지부를 검출하게 되어 있지만, 본 발명은 이에 한정되지 않고 특정의 위상위치를 검출하도록 해도 좋은 바, 이 경우에는 논리판정내용을 변경시키면 된다.
이상 설명한 본 발명의 제1실시예에 의하면, 클록런인신호의 엣지의 복수의 위상위치에서 각각 검출해서그 위상분포의 데이터를 얻도록 한 점에 특징이 있는 바, 단순히 검출횟수가 많은 위상위치를 측정해서 가장 많은 위치를 최적위상으로 하는 것이 아니라 위상분포데이터로부터 최적위상위치를 결정하게 된다. 이때문에 주기적인 임펄스노이즈등의 영향을 받지 않게 된다. 물론 클록런인신호가 각종 노이즈의 영향을 받더라도 우수한 성능을 발휘하게 된다.
다음에는 본 발명의 제2실시예에 대해 상세히 설명한다.
먼저 제2실시예의 개요를 설명하자면, 제2실시예에서는 재생해야 할 샘플링클록의 최적위상을 결정하기까지의 구성과 신호처리순서는 상술한 제1실시예의 경우와 동일하지만, 얻어진 선택데이터가 다시 일종의 히스테리시스기능을 갖는 선택데이터보호회로를 통과하고 나서 클록선택부에 공급되도록 구성함으로써 최적위상판정을 행한 경우에도 곧 샘플링위상이 변화하는 것을 방지해서 보다 안정된 샘플링클록의 재생을 용이하게 실시할 수 있도록 된 점에 특징이 있다.
상기한 개요로 되어 있는 제2실시예를 예시도면을 참조해서 상세히 설명하면 다음과 같다. 단, 하기 설명에서 제1실시예와 동일하게 구성된 부분에는 동일한 참조부호를 기입하되 이에 대한 설명은 생략키로 한다. 즉, 제8도에 도시된 제2실시예에 있어서는 최적위상선택부(34)와 클록선택부(35)사이에 일종의 히스테리시스기능을 갖는 선택데이터보호회로(36)가 설치된 것을 제외하고는 제1도 및 제3도에 도시된 제1실시예와 동일하게 구성되어 있다. 따라서, 여기서는 제1실시예와 다른 부분을 중심으로 해서 설명하기로 한다.
제9도는 상기 선택데이터보호회로(36)의 구체적인 예를 나타낸 것으로서, 상기 최적위상선택부(34)로부터의 선택데이터는 비교부(4l)와 위상데이터랫치회로(42)에 입력된다. 여기서, 비교부(4l)는 상기 최적위상선택부(34)로부터의 선택데이터와 랫치회로(42)로부터의 실제사용 선택데이터를 비교해서 일치펄스(P1) 또는 불일치펄스(P2)를 출력하도록 되어 있는 바, 일치펄스(P1)는 제1의 카운터(48)의 리셋트단자(R)에 입력되며, 불일치펄스(P2)는 제2의 카운터(45)의 로드단자(LO)에 입력된다. 제1의 카운터(48)에는 후술한 검출종료펄스(EP)가 그 클록단자(CK)에 입력되는 바, 리셋트필 때까지 검출종료펄스(EP)의 계수를 게속하게 된다. 여기서, 검출종료펄스(EP)는 상기 클록런인신호(CRS)의 위상분포판정이 종료될 때, 예컨대 최적위상선택부(34)로부터 출력되는 펄스이다. 상기한 제1의 카운터(48)의 계수치가 어떤 일정치를 넘게 되면, 이것을 제1의 판정부(49)가 검출하도록 되어 있다 즉, 제1의 카운터(48)와 제1의 판정부(49)는 일치펄스(P1)가 입력되지 않을 경우 입력된 선택데이터와 랫치회로(42)의 랫치데이터의 불일치횟수를 계측하도록 되어 있는 바, 이 횟수가 어떤 소정의 횟수가 되면 랫치데이터의 갱신펄스(P3)를 출력하게 된다. 이갱신펄스(P3)는 오아회로(44)를 매개해서 랫치회로(42)의 랫치펄스입력단자(Li)에 입력됨과 더불어 제2의 카운터(45)의 리셋트단자(
Figure kpo00002
)에도 입력된다. 따라서, 일치펄스(R1)가 얻어져 있는 한 갱신펄스(P3)는 출력되지 않고, 불일치횟수가 소정횟수 계속되면 갱신펄스(R3)가 출력되어 랫치데이터가 갱신되게 된다.
한편, 상기 제2의 카운터(45)에는 불일치펄스(P2)가 로드단자(LO)로 공급되는데, 이것은 상기 갱신펄스(P3)에 의한 리셋트가 행해진 직후이며, 후술한 판정부(46)의 출력이 1(하이레벨)인 경우에는 그것이 홀드단자(H)에 공급되고 있으므로 클록단자(CK)에 공급된 검출종료펄스(EP)의 입력을 받아들이는 일은 없게된다. 즉, 제2의 카운터(45)는 리셋트가 행해진 직후에 불일치펄스(P2)가 입력되어 로드되면, 예컨대 모두 "0"으로 셋팅되게 된다. 따라서, 불일치펄스(P2)가 출력될 때에는 카운터(45)의 첫번째 출력은 "0"이되는데, 이것을 제2의 판정부(46)가 검출하도록 되어 있다. 그 판검출력은 인버터(47)에 하이레벨의 신호로서 입력되기 때문에 상기 검출종료펄스(EP)는 앤드회로(43)와 오아회로(44)를 매개해서 랫치회로(42)에 갱신펄스로서 입력되게 된다. 따라서, 불일치펄스(P2)가 계속되는 한 앤드회로(43)는 도통상태이므로 검출종료펄스(EP)에 의한 랫치데이터의 갱신이 이루어지게 된다. 이어서 불일치펄스(P2)가 계속되는 상태에서 일치펄스(P1)가 얻어지면, 제2의 카운터(45)는 검출종료펄스(EP)를 카운트할 수 있게 된다. 이 때문에 판정부(46)의 출력은 하이레벨이 되고, 제2의 카운터(45)는 홀드되며, 앤드회로(43)는 인버터(47)의 출력으로 인해 로크되게 된다. 따라서, 랫치회로(42)에는 일치회로(P1)가 얻어진 때의 데이터가 유지되게 된다.
이번에는 일치펄스(P1)가 계속되고 있는 상태에서 불일치펄스(P2)가 발생했다고 가정한다. 이때에는 제2의 카운터(45)가 홀드상태에 있기 때문에 앤드회로(43)는 비도통상태를 유지하게 된다. 그리고 제2의 카운터(45)는 앞의 제1의 카운터(48)가 소정의 클록[검출종료펄스(EP)]을 카운트할 때까지 그 상태를 유지하다가 갱신펄스(P3)가 발생할 때 비로서 리셋트되고, 또 랫치회로(42)의 데이터가 갱신된다. 따라서, 이동작은 지금까지 일치펄스(P1)만이 얻어져 있는데 1회나 2회 불일치펄스(P2)가 출력되었다고 해서 곧 랫치데이터가 갱신되어 버리는 것을 방지하도록 된 일종의 히스테리시스기능에 의해 선택데이터의 급변, 즉 오동작으로부터 보호하기 위한 것이다. 이 때문에 위상선택데이터의 불안정을 제거해서 한층 안정된 실사용 선택데이터를 얻을 수 있게 된다.
상기한 설명에 있어서 제2의 카운터(45)에 대한 각 단자로의 우선순위는 리셋트-홀드-로드의 순서이며, 홀드기능에서는 로드가 거부되게 되어 있다.
제10도는 이상의 동작(ON-LOCK→OFF-LOCk)을 타이밍차트로 나타낸 것이다.
제11도는 제9도의 구성에 사용되는 비교부(41). 상기 제1및 제2의 카운터(48, 45), 판정부(49, 46) 주변의 회로구성을 나타낸 것으로, 제9도의 회로에 대응되는 부분에는 동일한 참조부호를 붙여 설명키로 한다.
비교회로(41)는 8개의 익스클루시브오아회로(410∼417) 및 오아회로(54)로 구성되는 바, 최적위상선택부(34)로부터의 출력선택데이터(D0∼D7)와 랫치회로(42)의 출력데이터가 모두 일치되면 로우레벨의 일치펄스(P1)를 발생시키게 된다. 이 일치펄스(P1)는 인버터(55)를 매개해서 낸드회로(56)의 한쪽 입력단자에 입력된다. 따라서, 검출종료펄스(EP)는 이 낸드회로(56)를 매개해서 상기 제1, 제2카운터(48, 45)에 공용되는 카운터부(481)의 부논리리셋트단자(
Figure kpo00003
: 負論理 리셋트 단자)에 입력될 수 있게 된다. 또한, 일치펄스(P1)가 얻어지지 않은 경우에는 낸드회로(57)의 한쪽 입력단자가 하이레벨이기 때문에 검출종료펄스(EP)가 입력되었을때 이 낸드회로(57)로부터 출력펄스가 얻어져 상기 카운터부(481)의 클록단자(CK)에 공급된다. 이 클록입력상태가 소정시간동안 계속되면, 예컨대 카운터부(481)의 3번째의 출력단자(Qc)로부터 하이레벨의출력이 얻어지는 바, 이 출력이 상기 제1, 제2의 판정부(49, 46)를 매개해서 앤드회로(482)를 도통상태로 제어하게 된다. 그에 따라, 랫치회로(42)에는 검출종료펄스(EP)를 이용한 갱신펄스가 입력가능케 된다. 또, 카운더부(481)의 출력은, 제1 및 제2의 판정부(49, 46) 및 인버터(483)를 매개해서 카운터부(481)의 이네이블단자(ENABLe)에도 인가된 다음, 일치펄스(P1)가 얻어질때까지 그 상태를 유지하게 된다. 즉, 불일치펄스가 출력되고 있는 동안에는 랫치회로(42)의 데이터갱신이 반복되는 바, 이 동작은 다음번의 일치펄스가 얻어질때까지 유지되게 된다.
상기한 바와 같이 제2실시예의 샘플링클록재생회로에 의하면, 제1실시예의 잇점에 덧붙여 최적위상선택데이터를 검출하는 경우, 특히 그 선택데이터가 원치않는 상태로 변동하는 것을 일종의 히스테리시스기능을 갖는 선택데이터 보호회로(36)로 방지할 수 있록 함으로써 보다 안정하게 샘플링클록을 재생할 수 있는 잇점을 갖게 된다.
다음에는 본 발명의 제3실시예에 대해 설명한다.
먼저 제3실시예의 개요를 설명하자면, 클록런인신호의 최적위상을 판정하는 제1수단과, 클록런인신호의 후속데이터의 최적위상을 판정하는 제2수단 및, 상기 제1, 제2수단에 의한 최적위상판정의 오차를 복수회 검출하여 그 평균을 취해 이것을 기억하는 수단을 갖추고서 다음부터는 상기 평균화된 오차 데이터를 상기제1수단에 의해 얻어진 판정결과의 데이터에 합성해서 그 합성결과의 데이터를 이용하도록 되어 있다. 그에 따라, 실제로 샘플링되는 데이터에 가장 적당한 위상의 샘플링클록이 얻어지게 되는 것이다.
상기한 개요로 되어 있는 제3실시예를 예시도면을 참조해서 상세히 설명하면 다음과 같다.
제12도에 있어서 참조부호 21은 도시되지 않은 발진회로로부터 8/5fsc의 발진신호가 입력되는 입력단자를 나타낸 것으로, 이 단자(21)의 신호는 지연펄스발생부(22)에서 위상이 다른 복수(도시된 예에서는 8개)의클록(CK0∼CK7)으로 변환된다. 이 클록(CK0∼CK7)은 데이터셀렉터로 되는 제1실시예와 동일한 클록선택부(35)에 입력되어 그중 하나가 샘플링클록(SAS)으로서 출력단자(24)로부터 출력된다. 상기 클록선택부(35)는 제1실시예와 동일한 최적위상선택부(34)로부터의 제3선택데이터에 의해 제어되어 선택클록을 결정하게 된다.
한편, 단자(25)는 문자다중신호를 포함하는 비디오신호를 소정의 레벨로 슬라이스한 디지탈신호(VD)가입력되는 곳으로, 앤드회로(26)에 접속되어 있다. 이 앤드회로(26)에는 게이트 신호셀렉터(29)로부터의 게이트펄스가 입력된다. 이 게이트 신호셀렉터(29)의 입력측 단자(27)에는 클록런인신호 게이트펄스가 입력되며, 마찬가지로 단자(28)에는 후속데이터의 게이트펄스가 입력된다. 따라서, 앤드회로(26)로부터는 수신클록런인신호(CRS) 또는 후속데이터(DS)가 출력되게 된다. 이 앤드회로(26)의 출력은 제1실시예에서와 같은 엣지검출회로(31)에 입력된다 이 엣지검출회로(31)에는 상기 클록(CK0∼CK7)이 재생해야 할 샘플링클록으로서 입력되고 있다. 즉, 엣지검출회로(31)는 클록(CK0∼CK7)에 의해 클록런인신호(CRS)의 각 위상을 샘플링하는 것으로서, 예컨대 D형 플립플롭이 이용되고 있다. 이러한 D형 플립플롭은 시간축방향으로 배열되며 그 수는 상기 클록(CK0∼CK7)에 대응된다. 그리고, 인접하는 한쪽 플립플롭의 반전단자와 다른쪽 플립플롭의 비반전단자의 논리적을 취함으로써 엣지검출펄스를 얻을 수가 있다. 이러한 회로의 상세한 설명은 제1실시예의 제3도에 도시된 것과 마찬가지이다. 여기서, 엣지검출회로(31)의 출력단자는 상기 클록(CK0∼CK7)의 수와 동일하다.
상기 엣지검출회로(31)의 출력단자는 엣지수 계수부로 되는 제1실시예와 동일한 병렬카운터(32)의 각 입력단자에 접속된다. 이 병렬카운터(32)는 각 위상위치에 설정된 카운터로 각각의 엣지검출펄스를 카운트하도록 되어 있는바, 이러한 카운트동작을 실행해 나가면 상술한 바와 같이 엣지검출빈도를 종축으로 하고 위상을 횡축으로 하는 위상분포데이터를 얻을 수 있게 되는 것이다. 이 위상분포데이터는 엣지위상분포검출부로 되는 제1실시예와 동일한 드레숄드값판정부(33)에 의해 얻어지게 된다. 이 드레숄드값판정부(33)로부터의 위상분포데이터는 최적위상선택부(34)에 입력된다. 이 최적위상선택부(34)는 입력된 위상분포데이터에 따른 선택데이터를 출력하는 것으로서, 이 선택데이터는 미리 위상분포데이터의 대용에 따라 테이블데이터로서 기억되어 있다. 이러한 선택데이터는 상기 클록선택부(35)의 선택제어용 데이터로서 이용됨과 더불어제어부(37)에도 입력된다.
상기 제어부(37)는 본 시스템의 타이밍을 제어하는 타이밍 펄스발생부와 기억부, 데이터 연산부등을 포함하는 것이며, 문자다중방송수신기의 동기신호에 위상이 동기되는 타이밍펄스를 얻을 수도 있게 되어 있다. 따라서, 상기 게이트신호셀렉터(29)에 대한 전환신호(SW1)를 출력할 수도 있게 된다
특히 상기 제어부(37)는 클록런인신호에 관한 최적위상을 결정하기 위한 제1의 선택데이터와 후속데이터에 관한 최적위상을 결정하기 위한 제2의 선택데이터의 오차를 구하도록 설계되어 있는 동시에, 이 오차데이터를 복수회 구해 그 평균오차 데이터를 계산하도록 되어 있다. 이 경우, 각 오차데이터는 예컨대 각 수직블랭킹기간, 즉 문자다중신호가 주기적으로 입력될때마다 구해지게 된다. 제어부(37)는 예컨대 상기 오차데이터를 10∼20회 정도 구한 후 그 평균오차데이터를 계산한다.
이와같이, 평균오차데이터가 얻어진 후에 이 평균오차데이터는 오프셋데이터출력부(38)에 인가된다. 그리고, 최적위상선택부(34)에서는 클록런인신호에 관한 최적위상을판정했을때, 상기드레숄드값판정부(33)로부터의 위상분포데이터에 오프셋데이터출력부(38)로부터의 평균오차데이터를 가산 또는 감산해서 선택데이터의 테이블변환을 행하고 있다. 따라서, 이러한 처리후에 클록런인신호에 관한 엣지위상분포만이 검출되면, 후속데이터에 가장 적합한 위상분포데이터는 상기 평균오차데이터에 의해 수정을 받게 됨으로써 후속데이터를 샘플링하는데 가장 적합한 위상의 선택데이터를 출력할 수 있게 되는 것이다.
제13도는 상기 제어부(37)의 동작순서를 나타낸 플로우차트이다. 우선, 스텝 S1에서 스타트하고, 스텝 S2에서는 게이트신호셀렉터(29)를 제어해서 클록런인신호 게이트펄스를 선택함으로써 오프셋데이터출력부(38)를 클리어시킨다(스텝 S3). 그에 따라, 클록런인신호에 관한 제1의 최적위상선택데이터가 얻어자게 되는것이다(스텝 S4).
이어, 스텝 S5에서는 게이트신호셀렉터(29)를 제어해서 후속데이터 게이트펄스를 선택한다. 따라서, 그후에는 후속데이터에 관한 제2의 최적위상선택데이터가 스텝 S5에서 얻어지며, 이것이 스텝 S6에서 읽혀지게 된다. 스텝 S7에서는 제1의 최적위상선택데이터와 제2의 최적위상선택데이터의 오차데이터가 구해지게된다.
그 다음에 스텝 S8에서는 상기한 처리를 예컨데 20회(20패켓分) 실행했는지 실행하지 않았는지를 판정한다. 20회, 즉 20개의 오차데이터가 없으면, 스텝 S2로 되돌아가서 상기 과정을 되풀이하고, 20회이면 스텝S9로 이동하게 된다. 스텝 S9에서는 오차데이터를 평균화해서 오프셋데이터출력부(38)에 셋팅시킨 다음 드레숄드값판정부(33)의 위상분포데이터에 합성시킨다. 그리고, 스텝 S10으로 이동해서 게이터신호셀렉터(29)에 클록런인신호 게이트펄스만을 선택시킨다.
그에 따라, 클록런인신호에 관한 제1의 최적위상선택데이터가 현실적으로 후속데이터를 샘플링하기 위한 최적위상으로 수정되어 클록선택부(35)에 입력되게 된다. 이러한 수정처리는 어떤 하나의 채널을 수신하고있는 한은 먼저 구한 평균오차데이터로 통용되게 된다. 이는 하나의 방송국으로부터 수신기까지의 신호전송특성이 일정하고, 클록런인신호의 오차도 일정하기 때문이다. 그러나, 채널이 절환된 경우에는 스텝 S2로되올아가 다시 새로운 평균오차데이터를 구하도록 되어 있다.
제14도는 상술한 제어부(37)의 구성예를 나타낸 것으로서, 최적위상선택부(34)의 출력데이터는 타이밍회로(61)로부터의 펄스(P11)에 의해 출력된다. 이 출력데이터중 클록런인신호에 관한 최적위상선택데이터는펄스(P12)의 타이밍에서 제1의 메모리(62)에 기억되고, 후속데이터에 관한 최적위상선택데이터는 펄스(P13)의 타이밍에서 제2의 메모리(63)에 기억된다 그리고, 양 메모리(62, 63)의 출력데이터는 펄스(P14)의타이밍에서 오차데이터계산회로(64)에 입력된다. 여기서 오차데이터가 계산된 후 펄스(P15)의 타이밍에서 오차데이터메모리(65)에 입력된다. 이와 같은 오차데이터의 검출처리가 예컨데 20회 실행되면, 펄스(P16)의 타이밍에서 평균오차데이터계산회로(66)에 의한 평균오차데이터의 계산이 행해지게 된다. 그리고 이 평균오차데이터가얻어지면, 이데이터는 오프셋데이터출력부(38)에 설정된다. 또한, 평균오차데이터가 얻어질때까지는 그때마다 얻어진 클록런인신호에 관한 최적위상선택데이터가 클록선택제어부(35)에 입력되게 된다.
제15도는 상기 실시예에 이용되는 최적위상선택부(34)의 구성을 나타낸 것으로, 입력측의 하위어드레스(A0∼A7)에 대해서는 드레숄드값판정부(33)로부터의 위상데이터가 공급되는데 반해 입력측의 상위어드레스(B0∼B7)에 대해서는 오프셋데이 터출력부(38)로부터의 평균치데이터 가 공급된다.
제16도와 제17도는 상술한 바와 같은 최적위상선택부(34)의 입력측 하위어드레스 및 상위어드레스에 대한 입력데이터에 대응해서 출력측 비트(D0∼D7)로부터 출력되는 클록결정용 데이터의 예를 나타낸 것이다.즉, 오프셋데이터출력부(38)로부터의 평균치데이터가 "0"인 경우를 나타낸 제16도에 대하여, 제17도는 평균치데이터가 "1"인 경우를 나타낸 것으로, "0"일때와 비교해서 클록결정용 데이터를 1비트 시프트시켜서 공급하는 것을 의미하고 있다.
이상 설명한 바와 같이 본 발명의 제3실시예에 의하면, 데이터샘플링의 기준으로 되는 클록런인신호에 위상이 동기될 뿐만 아니라 실제로 전송되어오는 데이터에도 직접 위상이 동기되는 샘플링클록재생회로를 제공할 수 있게 된다.

Claims (14)

  1. 클록런인신호(CRS)의 특정위상부분을 검출해내기 위해 클록런인신호(CRS)와 복수의 클록신호(CK0∼CK7)를 받아들이고, 상기 특정위상부분이 검출되었을때 제1출력(31a∼31h)을 발생시키는 엣지검출회로(31)와, 상기 제1출력(31a∼31h)을 주어진 기간동안 계수하고, 이러한 계수대용에 따라 제2출력(A0∼A7)를 나타내는 비트데이터를 발생시키는 카운터수단 ; 이 카운터수단에 결합되어 있으면서 상기 제2출력(A0∼A7)을 나타내는 비트데이터에 따라 복수의 클록신호(CK0∼CK7)중에서 하나의 신호를 클록런인신호(CRS)에 대응되는 샘플링클록으로 선택하는 선택수단을 구비하여 구성된 것을 특징으로 하는 샘플링클록재생회로.
  2. 제1항에 있어서, 각 클록신호(CK0∼CK7)들은 그 주파수는 서로 같되 위상이 서로 다르게 되어 있는 것을 특징으로 하는 샘플링클록재생회로.
  3. 제1항에 있어서, 상기 선택수단은 복수의 클록신호(CK0∼CK7)중 하나의 신호를 선택하기 위해 제2출력(A0∼A7)을 나타내는 비트데이터에 따라 미리 정해진 기준데이터(D0∼D7)를 공급하는 데이터변환테이블을 갖춘 최적위상선택부(34)와 이 최적위상선택부(34)로부터 출력되는 기준데이터(D0∼D7)에 의해 지정된 위상위치에 있는 클록신호(CK0∼CK7)중 어느 하나를 재생해야 할 샘플링클록으로 선택하는 클록선택부(35)로 구성되고, 상기 샘풀링클록신호는 제2출력(A0∼A7)을 나타내는 상기 기준데이터(D0∼D7)를 기초로 복수의 클록신호(CK0∼CK7)중에서 발생되도록 된 것을 특징으로 하는 샘플링클록재생회로.
  4. 제1항에 있어서, 상기 에지검출화로(31)는 상기 클록런인신호(CRS)와 상기 클록신호(CK0∼CK7)중 어느 하나가 각각 입력되는 복수의 D형 플립플롭회로(310∼317)와, 각각 인접한 D형 플립플롭회로의 반전단자(
    Figure kpo00004
    )와 비단전단자(Q)의 논리적을 취하도록 접속되어 클록런인신호(CRS)의 특정위상부분을 검출하는앤드회로(AN0∼AN7)로 구성되고, 상기 카운터수단은 상기 앤드회로(AN0∼AN7)에 각각 결합되는 복수의 카운터(320∼327)로 이루어진 병렬카운터(32)와, 이 병렬카운터(32)로부터 출력되는 출력신호(32a∼32h)의 내용을 판정해서 계수치가 일정치를 넘는 카운터와 그렇지 않은 카운터를 분류하기 위해 상기 복수의카운터(320∼327)에 각각 접속되는 오아회로(OR0∼OR7)로 이루어진 드레숄드값판정부(33)로 구성된 것을특징으로 하는 샘플링클록재생회로.
  5. 클록런인신호(CRS)의 특정위상부분을 검출해내기 위해 클록런인신호(CRS)와 복수의 클록신호(CK0∼CK7)를 받아들이고, 상기 특정위상부분이 검출되었을때 제1출력(31a∼31h)을 발생시키는 엣지검출회로(31)와, 상기 제1출력(31a∼31h}을 주어진 기간동안 계수하고, 이러한 계수대용에 따라 제2출력(A0∼A7)를 나타내는 비트데이터를 발생시키는 카운터수단 이 카운터수단에 결합되어 있으면서 상기 제2출력(A0∼A7)을 나타대는 비트데이러에 따라 옥수의 클록신호(CK0∼CK7)중에서 하나의 신호를 클록런인신호(CRS)에 대응되는 샘플링클록으로 선택하는 선택수단 및 ; 제2출력(A0∼A7)이 소정의 횟수에 걸쳐 반복적으로 변화하지 않는 한 상기 선택수단이 다른 클록신호를 선택하지 못하도록 상기 최적위상선택부(34)와 클록선택부(35)사이에 설치된 선택데이터보호회로(36)를 구비하여 구성된 것을 특징으로 하는 샘플링클록재생회로.
  6. 제12항에 있어서, 상기 선택데이터보호회로(36)가, 상기 제2출력(A0∼A7)이 소정 시간동안 같은 레벨을 유지하지 않으면 상기 선택수단이 특정한 하나의 클록신호를 선택하지 못하도록 하는 랫치회로(42)를구비하고 있는 것을 특징으로 하는 샘플링클록재생회로.
  7. 클록런인신호(CRS)와 데이터신호(DS)의 각 특정위상부분을 검출해내기 위해 복수의 클록신호(CK0∼CK7)와 클록런인신호(CRS)나 데이터신호(DS)에 대응되어 설치되며, 상기클록런인신호(CRS)의 위상부분이 검출될때 제1출력(31a∼31h)을 발생시키고 데이터신호(DS)의 위상부분이 검출될때 제2출력(31a∼31h)을 발생시키는 엣지검출회로(31)와 , 상기 제1, 제 2 출력(31a∼31h)을 계수하고 이러한 제1, 제 2 출력에 대응되는 제3, 제4출력(A0∼A7)을 각각 발생시키는 카운터수단, 클록신호(CK0∼CK7)중 하나를 샘플링클록으로 선택할 수 있도록 미리 선정되어 제3, 제4출력으로 확인되는 기준데이터(D0∼D7)를 공급하도록 상기 카운터수단에 결합되는 선택수단 및, 상기 제3. 제4출력(A0∼A7)과 상기 기준데이터(D0∼D7)의 오프셋데이터를 계산하며, 상기 복수의 기준데이터상에서 계산되는 오프셋데이터를 축적하는 한편 오프셋수단데이터(B0∼B7)를 발생시키기 위하여 상기 선택수단에 결합되는 오프셋수단을 구비하고서 클록런인신호(CRS)에 후속적이고 순환적으로 전송되는 데이터신호(DS)를 샘플링하도록 된 것을 특징으로 하는 샘플링 클록재생회로.
  8. 제7항에 있어서, 각 클록신호(CK0∼CK7)들은 그 주파수는 서로 같되 위상이 서로 다르게 되어 있는 것을 특징으로 하는 샘플링클록재생회로.
  9. 제7항에 있어서, 상기 선택수단은 복수의 클록신호(CK0∼CK7)중 하나의 신호를 선택하기 위해 제3, 제4출력(A0∼A7)에 따른 미리 정해진 기준데이터(D0∼D7)를 공급하는 데이터변환테이블을 갖춘 최적위상선택부(34)와 이 최적위상선택부(34)로부터 출력되는 기준데이터(D0∼D7)에 의해 지정된 위상위치에있는 클록신호(CK0∼CK7)중 어느 하나를 재생해야 할 샘플링클록으로 선택하는 클록선택부(35)로 구성되고, 상기 샘플링클록신호는 제3, 제4출력(A0∼A7)을 나타내는 상기 기준데이터(D0∼D7)를 기초로 복수의클록신호(CK0∼CK7)중에서 발생되도록 된 것을 특징으로 하는 샘플링클록재생회로.
  10. 제7항에 있어서, 상기 엣지검출회로(31)는 상기 클럭런인신호(CRS)와 상기 클록신호(CK0∼CK7)중어느 하나가 각각 입력되는 복수의 D형 플립플롭회로(310∼317)와, 각각 인접한 D형 플립플롭회로의 반전단자(
    Figure kpo00005
    )와 비반전단자(Q)의 논리적을 취하도록 접속되어 클록런인신호(CRS)의 특정위상부분을 검출하는앤드회로(AN0∼AN7)로 구성되고, 상기 카운터수단은 상기 앤드회로(AN0∼AN7)에 각각 결합되는 복수의 카운터(320∼327)로 이루어진 병렬카운터(32)와, 병렬카운터(32)로부터 출력되는 출력신호(32a∼32h)의 내용을 판정해서 계수치가 일정치를 넘는 카운터와 그렇지 않은 카운터를 분류하기 위해 상기 복수의 카운터(320∼327)에 각각 접속되는 오아회로(OR0∼OR7)로 이루어진 드레숄드값판정부(33)로 구성된 것을 특징으로 하는 샘플링클록재생회로.
  11. 제7항에 있어서, 상기 오프셋수단은, 클록런인신호(CRS)에 관한 최적위상을 결정하기 위한 제1의 선택데이터와 데이터신호(DS)에 관한 최적위상을 결정하기 위한 제2의 선택데이터의 오차를 구하도록 설계되어 있는 동시에 이 오차데이터를 복수회 구해 그 평균데이터를 계산하도록 되어 있는 제어부(37)와, 이제어부(37)에 의해 구해진 오차평균데이터를 상기 최적위상선택부(34)로 출력하는 오프셋데이터출력부(38)로 구성된 것을 특징으로 하는 샘플링클록재생회로
  12. 제11항에 있어서, 상기 제어부(37)는 타이밍펄스를 발생시키는 타이밍회로(61)와, 상기 최적위상선택부(34)의 출력데이터중 클록런인신호(CRS)에 관한 최적위상선택데이터를 기억하는 제1의 메모리(62), 데이터신호(DS)에 관한 최적위상데이터를기억하는 제2의 메모리(63), 양 메모리(62, 63)의 출력데이터를 입력받아 오차데이터를 계산하는 오차데이터계산회로(64), 이 오차데이터계산회로(64)에 의해 계산된 오차데이터를 기억하는 오차데이터메모리(65) 및, 오차데이터의 검출처리를 복수회 실행해서 평균오차데이터를 계산하는 평균오차데이터계산회로(66)로 구성된 것을 특징으로 하는 샘플링클록재생회로.
  13. 클록런인신호(CRS)와 데이서신호9DS)의 각 특정위상부분을 검출해내기 위해 복수의 클록신호(CK0~CK7)와 클록런인신호(CRS)나 데이터신호(DS)에 대응하여 설치되며, 상기 클록런인신호(CRS)의 위상부분이 검출될때 제1출력(31a~31h)을 발생시키고 데이터신호(DS)의 위상부분이 검출될때 제2출력(31a~31h)발생시키는 엣지검출회로(31)와; 상기 제1, 제2출력(31a~31h)을 계수하고 이러한, 제1, 제2출력에 대응되는 제3, 제4출력(A0~A7)을 각각 발생시키는 카운터수단; 클록신호(CK0~CK7)중 하나를 샘플링클록으로 선택할 수 있도록 미리 선정되어 제3, 제4출력으로 확인되는 기준데이터(D0~D7)를 공급하도록 상기 카운터수단에 결합되는 선택수단 및; 상기 제3, 제4출력(A0~A7)과 상기 기준데이터(D0~D7)의 오프셋데이터를 계산하며, 상기 복수의 기준데이터상에서 계산되는 오프셋데이터를 축적하는 한편 오프셋수단데이터(B0~B7)를 발생시키기 위하여 상기 선택수단에 결합되는 오프셋수단 및; 상기 제3, 제4출력(A0~A7)이 소정의 횟수에 걸쳐 반복적으로 변화하지 않는 한 선택수단이 다른 클록신호를 선택하지 못하도록 상기 최적위상선택부(34)와 클록선택부(35)사이에 설치된 데이터보호회로(36)를 구비하여 구성된 것을 특징으로 하는 샘플링클록재생회로.
  14. 제20항에 있어서, 상기 선택데이터보호회로(36)가, 상기 제3, 제4출력(A0~A7)이 소정 시간동안 같은 레벨을 유지하지 않으면 상기 선택수단이 특정한 하나의 클록신호를 선택하지 못하도록 하는 랫치회로(42)를 구비하고 있는 것을 특징으로 하는 샘플링클록재생회로.
KR1019850003527A 1984-05-24 1985-05-22 샘플링 클록 재생회로 KR900006472B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP59105121A JPS60248086A (ja) 1984-05-24 1984-05-24 サンプリングクロツク再生回路
JP59-105121 1984-05-24
JP59105122A JPS60248087A (ja) 1984-05-24 1984-05-24 サンプリングクロック再生回路
JP59-105123 1984-05-24
JP59-105122 1984-05-24
JP59105123A JPS60248088A (ja) 1984-05-24 1984-05-24 サンプリングクロツク再生回路

Publications (2)

Publication Number Publication Date
KR850008085A KR850008085A (ko) 1985-12-11
KR900006472B1 true KR900006472B1 (ko) 1990-08-31

Family

ID=27310406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850003527A KR900006472B1 (ko) 1984-05-24 1985-05-22 샘플링 클록 재생회로

Country Status (5)

Country Link
US (1) US4672639A (ko)
EP (1) EP0165498B1 (ko)
KR (1) KR900006472B1 (ko)
CA (1) CA1252156A (ko)
DE (1) DE3574100D1 (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675612A (en) * 1985-06-21 1987-06-23 Advanced Micro Devices, Inc. Apparatus for synchronization of a first signal with a second signal
JPS6220488A (ja) * 1985-07-19 1987-01-29 Toshiba Corp 文字多重放送受信装置
DE3627135C2 (de) * 1986-08-09 1994-11-24 Philips Patentverwaltung Bitsynchronisation eines Datenblocks in einem Empfänger
US4756011A (en) * 1986-12-24 1988-07-05 Bell Communications Research, Inc. Digital phase aligner
US4955040A (en) * 1987-10-27 1990-09-04 Siemens Aktiengesellschaft Method and apparatus for generating a correction signal in a digital clock recovery device
JPH07114348B2 (ja) * 1987-12-11 1995-12-06 日本電気株式会社 論理回路
JP2512786B2 (ja) * 1988-07-18 1996-07-03 富士通株式会社 位相整合回路
EP0390958A1 (de) * 1989-04-07 1990-10-10 Siemens Aktiengesellschaft Verfahren zur Datentaktregenerierung für Datensignale und Schaltungsanordnung zur Durchführung des Verfahrens
US4959846A (en) * 1989-09-11 1990-09-25 Raynet Corporation Clock recovery apparatus including a clock frequency adjuster
US4975929A (en) * 1989-09-11 1990-12-04 Raynet Corp. Clock recovery apparatus
US5022056A (en) * 1989-10-23 1991-06-04 National Semiconductor Corporation Method and structure for digital phase synchronization
US4965884A (en) * 1989-11-22 1990-10-23 Northern Telecom Limited Data alignment method and apparatus
JP2812453B2 (ja) 1990-06-29 1998-10-22 アナログ・ディバイセス・インコーポレーテッド 多相クロック信号生成装置およびその位相検出器および復元装置
US5220206A (en) * 1990-06-29 1993-06-15 Analog Devices, Inc. Control apparatus with improved recovery from power reduction, and storage device therefor
DE59009539D1 (de) * 1990-08-29 1995-09-21 Itt Ind Gmbh Deutsche Signal-Abtrennvorrichtung.
US5185768A (en) * 1990-10-09 1993-02-09 International Business Machines Corporation Digital integrating clock extractor
JPH0778774B2 (ja) * 1991-02-22 1995-08-23 インターナショナル・ビジネス・マシーンズ・コーポレイション 短待ち時間データ回復装置及びメッセージデータの同期化方法
US5220581A (en) * 1991-03-28 1993-06-15 International Business Machines Corporation Digital data link performance monitor
JPH05199481A (ja) * 1992-01-23 1993-08-06 Fanuc Ltd ビデオ信号の位相制御回路
US5255292A (en) * 1992-03-27 1993-10-19 Motorola, Inc. Method and apparatus for modifying a decision-directed clock recovery system
JPH07154381A (ja) * 1993-11-30 1995-06-16 Hitachi Ltd データ転送装置
KR960002463B1 (ko) * 1993-12-11 1996-02-17 한국전기통신공사 고속데이타 전송에서의 디지틀 데이타 리타이밍 장치
EP0758171A3 (en) * 1995-08-09 1997-11-26 Symbios Logic Inc. Data sampling and recovery
US5744992A (en) * 1995-12-20 1998-04-28 Vlsi Technology, Inc. Digital phase shifter
JP3823420B2 (ja) 1996-02-22 2006-09-20 セイコーエプソン株式会社 ドットクロック信号を調整するための方法及び装置
IT1284718B1 (it) * 1996-07-31 1998-05-21 Cselt Centro Studi Lab Telecom Dispositivo e procedimento per allineare temporalmente segnali numerici, ad esempio un segnale di orologio ed un flusso di dati.
JP3072720B2 (ja) * 1997-07-11 2000-08-07 日本電気株式会社 情報処理装置
SE511852C2 (sv) * 1997-07-14 1999-12-06 Ericsson Telefon Ab L M Klockfasjusterare för återvinning av datapulser
WO1999021359A1 (en) * 1997-07-17 1999-04-29 Wavo Corporation Method and system for transmitting and decoding data in a signal
US6229859B1 (en) 1997-09-04 2001-05-08 Silicon Image, Inc. System and method for high-speed, synchronized data communication
US6181757B1 (en) * 1998-04-27 2001-01-30 Motorola Inc. Retiming method and means
US6363129B1 (en) * 1998-11-09 2002-03-26 Broadcom Corporation Timing recovery system for a multi-pair gigabit transceiver
JP3391442B2 (ja) * 1999-11-05 2003-03-31 日本電気株式会社 クロック識別再生回路及びクロック識別再生方法
WO2001048922A1 (en) * 1999-12-28 2001-07-05 Mellanox Technologies Ltd. Duty cycle adapter
GB2366971A (en) * 2000-09-13 2002-03-20 Marconi Comm Ltd Bit and frame synchronisation
JP3622685B2 (ja) * 2000-10-19 2005-02-23 セイコーエプソン株式会社 サンプリングクロック生成回路、データ転送制御装置及び電子機器
US7257129B2 (en) * 2000-11-22 2007-08-14 Silicon Image Memory architecture with multiple serial communications ports
JP2003099152A (ja) * 2001-09-21 2003-04-04 Konica Corp 信号制御装置
GB2385728B (en) * 2002-02-26 2006-07-12 Fujitsu Ltd Clock recovery circuitry
US7231008B2 (en) * 2002-11-15 2007-06-12 Vitesse Semiconductor Corporation Fast locking clock and data recovery unit
US20040117691A1 (en) * 2002-12-13 2004-06-17 George Fang Method and related device for reliably receiving a digital signal
ATE358925T1 (de) * 2004-01-19 2007-04-15 Vitesse Semiconductor Corp Schnell verriegelnde takt- und datenrückgewinnungseinheit
US7545898B2 (en) * 2004-02-13 2009-06-09 Broadcom Corporation System and method for clock rate determination
US8223909B2 (en) * 2007-06-15 2012-07-17 Panasonic Corporation Digital sampling apparatuses and methods
US8411811B2 (en) * 2010-05-07 2013-04-02 Stmicroelectronics Pvt. Ltd. High jitter and frequency drift tolerant clock data recovery
WO2011142721A1 (en) * 2010-05-14 2011-11-17 Agency For Science, Technology And Research System and method of sampling a signal having a plurality of identically shaped pulses
US8483344B2 (en) 2011-06-13 2013-07-09 Stephen C. Dillinger Fast lock serializer-deserializer (SERDES) architecture
JP6413711B2 (ja) * 2014-12-02 2018-10-31 富士通株式会社 試験回路および試験回路の制御方法
JP6488699B2 (ja) * 2014-12-26 2019-03-27 富士通株式会社 試験回路および試験回路の制御方法
CN105955347B (zh) * 2016-06-12 2020-12-22 上海空间电源研究所 基于硬件滞回电路实现自主热控功能的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3633115A (en) * 1970-04-22 1972-01-04 Itt Digital voltage controlled oscillator producing an output clock which follows the phase variation of an input clock
US3959589A (en) * 1975-06-23 1976-05-25 Bell Telephone Laboratories, Incorporated Digital bit stream synchronizer
JPS55162679A (en) * 1979-06-06 1980-12-18 Matsushita Electric Ind Co Ltd Sampling clock reproducing unit
JPS568544A (en) * 1979-07-02 1981-01-28 Fuji Photo Film Co Ltd Method and device for detection of bubble in liquid
JPS56106421A (en) * 1980-01-29 1981-08-24 Nippon Hoso Kyokai <Nhk> Constant ratio delay circuit
CA1177138A (en) * 1981-01-20 1984-10-30 Motoaki Asao Digital signal receiver
JPS5841031A (ja) * 1981-08-31 1983-03-10 光洋自動機株式会社 ラベル貼付装置
JPS598104A (ja) * 1982-07-05 1984-01-17 Hitachi Ltd 情報再生装置のクロスト−ク軽減方法
JPS5986385A (ja) * 1982-11-09 1984-05-18 Toshiba Corp サンプリングパルス生成回路
JPS59225640A (ja) * 1983-06-06 1984-12-18 Nitsuko Ltd クロツク位相同期方式

Also Published As

Publication number Publication date
EP0165498B1 (en) 1989-11-02
EP0165498A1 (en) 1985-12-27
US4672639A (en) 1987-06-09
DE3574100D1 (en) 1989-12-07
KR850008085A (ko) 1985-12-11
CA1252156A (en) 1989-04-04

Similar Documents

Publication Publication Date Title
KR900006472B1 (ko) 샘플링 클록 재생회로
US6226505B1 (en) Automatic frequency correction apparatus and method for radio calling system
US4600943A (en) Sampling pulse generator
CA1173153A (en) Synchronization system for television signals
EP0877505B1 (en) Synchronous circuit controller for controlling data transmission between asynchronous circuits
JP3431717B2 (ja) データレシーバクロック回路の見かけ上の精度を改良するための方法及び装置
EP0249281B1 (en) Television picture display device
US5349610A (en) Digital data detecting and synchronizing circuit
CA1308448C (en) Method of and circuit arrangement for recovering a bit clock from a received digital communication signal
KR920003164B1 (ko) 편향 출력 신호 발생 장치
US5003561A (en) Process for the reception of a binary digital signal
KR20060113417A (ko) 클럭 생성회로 및 텔레텍스트 브로드캐스팅 데이터 샘플링회로
US5321727A (en) Signal phasing arrangement in a system for doubling the digital channel
EP0056649B1 (en) Digital signal receiver
US5134481A (en) Method of automatically measuring the horizontal scan frequency of a composite synchronism signal, and an electronic circuit operating in accordance with the method
US6727956B2 (en) Sync signal generator circuit for generating stable period sync signals
US5068717A (en) Method and apparatus for synchronization in a digital composite video system
US4461002A (en) Digital signal receiver
US6404833B1 (en) Digital phase synchronizing apparatus
EP0927492B1 (en) A delay correction circuit
US4561100A (en) Digital signal receiver
JPH0888624A (ja) シリアルデジタル信号の標本化方法
KR100265309B1 (ko) 2상 변조 디지탈 신호로부터의 클럭 신호 발생 방법 및 그 장치
JPS62292079A (ja) 自動波形等化器
US5479456A (en) Automatic false synchronization correction mechanism for biphase-modulated signal reception

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000731

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee