JPS60248088A - サンプリングクロツク再生回路 - Google Patents
サンプリングクロツク再生回路Info
- Publication number
- JPS60248088A JPS60248088A JP59105123A JP10512384A JPS60248088A JP S60248088 A JPS60248088 A JP S60248088A JP 59105123 A JP59105123 A JP 59105123A JP 10512384 A JP10512384 A JP 10512384A JP S60248088 A JPS60248088 A JP S60248088A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- clock
- phase
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
- H04N7/0352—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for regeneration of the clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、文字多重放送の受信システムなどのように、
データの先頭に伝送されてくるクロツク２ンイン信号に
位相同期したサンプリングクロックを再生し、データサ
ンプルに寄与し得るサンプリングクロック再生回路に関
する。
データの先頭に伝送されてくるクロツク２ンイン信号に
位相同期したサンプリングクロックを再生し、データサ
ンプルに寄与し得るサンプリングクロック再生回路に関
する。
テレビジ°ヨン信号の垂直ブランキング期間の一部水平
期間に、デジタル信号を重畳して伝送１７、受信機では
、上記デジタル信号をサンプリングしてフレームメモリ
に蓄積し、画像表示する文字多重放送システムが開発さ
れている。この穏システムに於いては、デジタル信号の
先頭位置に、クロックランイン信号（１，０，１゜０・
・・の１６ピツトの信号）を設けて伝送し、このクロッ
クランイン信号をデータサンプリングの為の基準位相信
号としている。従って、受信機では前記クロックランイ
ン信号に位相同期したサンプリングクロックを再生し、
これによりデジタルデータのサンプリング処理を行なっ
ている。
期間に、デジタル信号を重畳して伝送１７、受信機では
、上記デジタル信号をサンプリングしてフレームメモリ
に蓄積し、画像表示する文字多重放送システムが開発さ
れている。この穏システムに於いては、デジタル信号の
先頭位置に、クロックランイン信号（１，０，１゜０・
・・の１６ピツトの信号）を設けて伝送し、このクロッ
クランイン信号をデータサンプリングの為の基準位相信
号としている。従って、受信機では前記クロックランイ
ン信号に位相同期したサンプリングクロックを再生し、
これによりデジタルデータのサンプリング処理を行なっ
ている。
第１図は、従来のサンプリングクロック再生回路である
。端子１１にはゲート信号Ｏ８が入力される。このゲー
ト信号ＧＳは、クロックランイン信号ＣＲ８の一部の位
置に同期して発生されるもので、例えば水平同期信号を
遅延して作られる。端子１２には映像検波されたビデオ
信号が加えられ、ここにクロックランイン信号ＣＲ８が
現われる。また端子１３には、サンプリングクロック８
Ａ８よりも充分周波数の高いクロック信号ＣＫ８が与え
られる。ゲート信号Ｇ８及びクロックランイン信号ＣＲ
８はアンド回路１４に入力され、分周回路１５に対する
リセット信号Ｒ８を発生する。第２図は、この再生回路
の各部信号波形を示している。クロック信号ＣＫ８は、
分周回路１５で分周され、サンプリングクロック８Ａ８
として出力端子１６に現われる。第２図は、タイミング
ｔノからタイミングｔ２までリセット状態であり、次の
最初のクロックの立上がりタイミングｔ３で分周回路１
５の分局動作が開始されたことを示している０ 〔背景技術の問題点〕 上記の説明では、クロックランイン信号と、後続データ
が一定の同期関係に有り、クロックランイン信号に正確
に位相同期したサンプリングクロックさえ作れば、後続
のデータが正確にサンプルされるものとして説明したが
、必ずしもクロックラ／イン信号を基本にして得たサン
プリング位相が後続データのサンプリング位相として適
切とは限らない。これは、後続のデータは、嚇〜の正弦
波ではなく、連続した周波数スペクトラムにより構成さ
れているからである。
。端子１１にはゲート信号Ｏ８が入力される。このゲー
ト信号ＧＳは、クロックランイン信号ＣＲ８の一部の位
置に同期して発生されるもので、例えば水平同期信号を
遅延して作られる。端子１２には映像検波されたビデオ
信号が加えられ、ここにクロックランイン信号ＣＲ８が
現われる。また端子１３には、サンプリングクロック８
Ａ８よりも充分周波数の高いクロック信号ＣＫ８が与え
られる。ゲート信号Ｇ８及びクロックランイン信号ＣＲ
８はアンド回路１４に入力され、分周回路１５に対する
リセット信号Ｒ８を発生する。第２図は、この再生回路
の各部信号波形を示している。クロック信号ＣＫ８は、
分周回路１５で分周され、サンプリングクロック８Ａ８
として出力端子１６に現われる。第２図は、タイミング
ｔノからタイミングｔ２までリセット状態であり、次の
最初のクロックの立上がりタイミングｔ３で分周回路１
５の分局動作が開始されたことを示している０ 〔背景技術の問題点〕 上記の説明では、クロックランイン信号と、後続データ
が一定の同期関係に有り、クロックランイン信号に正確
に位相同期したサンプリングクロックさえ作れば、後続
のデータが正確にサンプルされるものとして説明したが
、必ずしもクロックラ／イン信号を基本にして得たサン
プリング位相が後続データのサンプリング位相として適
切とは限らない。これは、後続のデータは、嚇〜の正弦
波ではなく、連続した周波数スペクトラムにより構成さ
れているからである。
つまり、各周波数成分についての伝搬時間が異なるので
、波形歪みが生じていることがあるからである。
、波形歪みが生じていることがあるからである。
以上の様に、最適位相で後続データをサンプリング出来
ない場合には、データを正しく識別することが不可能と
なる問題点があった。
ない場合には、データを正しく識別することが不可能と
なる問題点があった。
本発明は、上記の事情に鑑みてなされたもので、データ
サンプリング用の基準となるクロツク２ンイン信号に位
相同期するのみならず、実際に伝送されてくるデータに
も直接位相同期するサンプリングクロック再生回路を提
供することを目的とする。
サンプリング用の基準となるクロツク２ンイン信号に位
相同期するのみならず、実際に伝送されてくるデータに
も直接位相同期するサンプリングクロック再生回路を提
供することを目的とする。
この発明では、クロックランイン信号の最適位相を判定
する第１の手段、クロックランイン信号の後続データの
最適位相を判定する第２の手段、及び第１．第２の手段
による、最適位相判定の誤差を検出し、この誤差データ
を複数回検出してその平均をとり、これを記憶する手段
を持ち、次からは、前記平均化された誤差データを前記
第１の手段によって得られた判定結果のデータに合成し
て、この合成帖果のデータを用いるようにしている。こ
れによって、実際にサンプルされるデータに最適な位相
のサンプリングクロックが得られる。
する第１の手段、クロックランイン信号の後続データの
最適位相を判定する第２の手段、及び第１．第２の手段
による、最適位相判定の誤差を検出し、この誤差データ
を複数回検出してその平均をとり、これを記憶する手段
を持ち、次からは、前記平均化された誤差データを前記
第１の手段によって得られた判定結果のデータに合成し
て、この合成帖果のデータを用いるようにしている。こ
れによって、実際にサンプルされるデータに最適な位相
のサンプリングクロックが得られる。
以下この発明の一実施例を図面を参照して詳細に説明す
る。
る。
第３図に於いて、２ノは、８７′５・ｆｓＣ（ｆｓｑ
＝色副搬送波の周波数）の発振信号が入力される入力端
子であり、この端子２ノの信号は、遅延パルス発生部２
２で、位相の異なる複数のクロックＣＫｏ、ＣＫ７．Ｃ
Ｋｚ・・・ＣＫＮ Ｋ変換される。このクロックＣＫＯ
，ＣＫＪ、ＣＫ２・・・ＣＫＮは、データセレクタ２３
に入力され、いづれか１つのクロックが選択され、サン
プリングクロック８Ａ８として導出される。データセレ
クタ２３は、最適位相判定部３３からの第３の選択デー
タによって制御され、選択クロックを決定する。
＝色副搬送波の周波数）の発振信号が入力される入力端
子であり、この端子２ノの信号は、遅延パルス発生部２
２で、位相の異なる複数のクロックＣＫｏ、ＣＫ７．Ｃ
Ｋｚ・・・ＣＫＮ Ｋ変換される。このクロックＣＫＯ
，ＣＫＪ、ＣＫ２・・・ＣＫＮは、データセレクタ２３
に入力され、いづれか１つのクロックが選択され、サン
プリングクロック８Ａ８として導出される。データセレ
クタ２３は、最適位相判定部３３からの第３の選択デー
タによって制御され、選択クロックを決定する。
一方、端子２５は、文字多重信号を含むビデオ信号ＶＤ
が入力されるもので、アンド回路２６に接続されている
。このアンド回路２６には、ゲート信号セレクタ２９か
らのゲートパルスが入力される。ゲート信号セレクタ２
９の端子２７にはクロックランイン信号ゲートパルスが
入力され、端子２８には後続データゲートパルスが入力
される。従って、アンド回路２６からは、受信クロック
ランイン信号又は、後続データが出力される。このアン
ド回路２６の出力は、エツジ検出部３０に入力される。
が入力されるもので、アンド回路２６に接続されている
。このアンド回路２６には、ゲート信号セレクタ２９か
らのゲートパルスが入力される。ゲート信号セレクタ２
９の端子２７にはクロックランイン信号ゲートパルスが
入力され、端子２８には後続データゲートパルスが入力
される。従って、アンド回路２６からは、受信クロック
ランイン信号又は、後続データが出力される。このアン
ド回路２６の出力は、エツジ検出部３０に入力される。
エツジ検出部３０には、前記クロックＣＫＯ，ＣＫＩ、
ＣＫ２・・・ＣＫＮ がサンプリングクロックとして入
力されている。αフジ検出部３０は、クロックＣＫＯ。
ＣＫ２・・・ＣＫＮ がサンプリングクロックとして入
力されている。αフジ検出部３０は、クロックＣＫＯ。
ＣＫＩ、ＣＫＩ・・・ＣＫＮ によってクロツク２ンイ
ン信号ＣＲ８の各位相をサンプルするもので、例えば、
Ｄタイプフリップフロップが用いられる。
ン信号ＣＲ８の各位相をサンプルするもので、例えば、
Ｄタイプフリップフロップが用いられる。
Ｄタイプフリップフロップは、時間軸方向に配列され、
その数は前記クロックＣＫｏ、ＣＫｚ。
その数は前記クロックＣＫｏ、ＣＫｚ。
ＣＫＩ・・・ＣＫＮ に対応する。そして、隣合う一方
のフリップフロップの反転端子と、他方の７リツプフロ
ツプの非反転端子との論理積がとられることで、エツジ
検出パルスを得ることができる。この回路の詳細は、第
６図に示す０工ツジ検出部３０の出力端子は、前記クロ
ックＣＫ（Ｊ、ＣＫＩ、ＣＫＩ・・・ＣＫＮ の数と同
じである。
のフリップフロップの反転端子と、他方の７リツプフロ
ツプの非反転端子との論理積がとられることで、エツジ
検出パルスを得ることができる。この回路の詳細は、第
６図に示す０工ツジ検出部３０の出力端子は、前記クロ
ックＣＫ（Ｊ、ＣＫＩ、ＣＫＩ・・・ＣＫＮ の数と同
じである。
エツジ検出部３０の各出力端子は、エツジ数計数部３１
の各カウンタ入力端子に接続されている。このエツジ数
計数部３）は、各位相位置に設定されたカウンタでそれ
ぞれエツジ検出パルスを計数し、この計数を行なって行
くと、エツジ検出頻度を縦軸、位相を横軸とした位相分
布データを得ることが出来る。位相分布データは、エツ
ジ位相分布検出部３２で得られる。このエツジ位相分布
検出部３２の位相分布データは、最適位相判定部３３に
入力される。この最適位相判定部３３は、入力した位相
分布データに応じた選択データを出力するもので、この
選択データは、予め位相分布データの内容に応じて、テ
ーブルデータとして記憶されている。この選択データは
、前記データセレクタ２３の選択制御データとして用い
られるとともに、制御部３４にも入力される。
の各カウンタ入力端子に接続されている。このエツジ数
計数部３）は、各位相位置に設定されたカウンタでそれ
ぞれエツジ検出パルスを計数し、この計数を行なって行
くと、エツジ検出頻度を縦軸、位相を横軸とした位相分
布データを得ることが出来る。位相分布データは、エツ
ジ位相分布検出部３２で得られる。このエツジ位相分布
検出部３２の位相分布データは、最適位相判定部３３に
入力される。この最適位相判定部３３は、入力した位相
分布データに応じた選択データを出力するもので、この
選択データは、予め位相分布データの内容に応じて、テ
ーブルデータとして記憶されている。この選択データは
、前記データセレクタ２３の選択制御データとして用い
られるとともに、制御部３４にも入力される。
制御部、？４は、このシステムのタイミングを制御する
タイミングパルス発生部、記憶部、データ演算部などを
含み、また文字多重放送受信機の同期信号に位相同期し
たタイミングパルスを得ることもできる。従って、前記
ゲート信号セレクタ２９に対する切換信号８Ｗ１を出力
することもできる。
タイミングパルス発生部、記憶部、データ演算部などを
含み、また文字多重放送受信機の同期信号に位相同期し
たタイミングパルスを得ることもできる。従って、前記
ゲート信号セレクタ２９に対する切換信号８Ｗ１を出力
することもできる。
特に前記制御部３４社、クロックランイン信号に関する
最適位相を決めるための第１の選択データと、後続デー
タに関する最適位相を決めるための第２の選択データと
の誤差をめるように設定されている０そして、この誤差
データを複数回求めその平均誤差データを計算する。
最適位相を決めるための第１の選択データと、後続デー
タに関する最適位相を決めるための第２の選択データと
の誤差をめるように設定されている０そして、この誤差
データを複数回求めその平均誤差データを計算する。
各誤差データは、たとえば、各垂直ブランキング期間、
つまり文字多重信号が周期的に入力する都度にめられる
０この誤差データを１０〜２０回程度求めた後、その平
均誤差データが計算される。このように、平均誤差デー
タが得られたのちは、この平均誤差データは、オフセッ
トデータ出力部３５に設定される。そして、最適位相判
定部３３においては、クロックランイン信号に関する最
適位相を判定したときに、前記エツジ位相分布検出部３
２からの位相分布データに前記平均誤差データを加算ま
たは、減算して選択データのテーブル変換を行なってい
る０従ってこの処理の後は、クロックランイン信号に関
するエツジ位相分布のみが検出されれば、後続データに
最適な位相分布データは前記平均誤差データによって修
正を受けることになり、後続データをサンプルするのに
最適な位相の選択データを出力することが出来る。
つまり文字多重信号が周期的に入力する都度にめられる
０この誤差データを１０〜２０回程度求めた後、その平
均誤差データが計算される。このように、平均誤差デー
タが得られたのちは、この平均誤差データは、オフセッ
トデータ出力部３５に設定される。そして、最適位相判
定部３３においては、クロックランイン信号に関する最
適位相を判定したときに、前記エツジ位相分布検出部３
２からの位相分布データに前記平均誤差データを加算ま
たは、減算して選択データのテーブル変換を行なってい
る０従ってこの処理の後は、クロックランイン信号に関
するエツジ位相分布のみが検出されれば、後続データに
最適な位相分布データは前記平均誤差データによって修
正を受けることになり、後続データをサンプルするのに
最適な位相の選択データを出力することが出来る。
第４図は、前記制御部３４の動作手順を示すフローチャ
ートである。まず、ステップＳ１でスタートし、ステッ
プＳ２でゲート信号セレクタ２９を制御してクロツク２
ンイン信号ゲートパルスを選択させ、そして、−オフセ
ットデータ出力部３５をクリアする（ステップＳＪ）。
ートである。まず、ステップＳ１でスタートし、ステッ
プＳ２でゲート信号セレクタ２９を制御してクロツク２
ンイン信号ゲートパルスを選択させ、そして、−オフセ
ットデータ出力部３５をクリアする（ステップＳＪ）。
これにより、クロックランイン信号に関する第１の最適
位相選択データが得られ、これがステップＳ４でよみと
られる。次にステップＳ５で、ゲート信号セレクタ２９
を制御し、後続データゲートパルスを選択させる。従っ
てこの後は、後続データに関する第２の最適位相選択デ
ータがステップＳ５で得られ、これがステップＳ６でよ
みとられる。次に、ステップｓ７で、第１の最適位相選
択データ、第２の最適位相選択データの誤差データがス
テップＳ２でめられる。
位相選択データが得られ、これがステップＳ４でよみと
られる。次にステップＳ５で、ゲート信号セレクタ２９
を制御し、後続データゲートパルスを選択させる。従っ
てこの後は、後続データに関する第２の最適位相選択デ
ータがステップＳ５で得られ、これがステップＳ６でよ
みとられる。次に、ステップｓ７で、第１の最適位相選
択データ、第２の最適位相選択データの誤差データがス
テップＳ２でめられる。
次に、ステップＳ８で上記のような処理を、例えば２０
回（２０パケット分）行なったかどうかを判定する。２
０回つまり２０の誤差データがなければ、ステップＳ２
に戻り、２０あれば、ステップ１９７に移る。ステップ
Ｓ９では、誤差データを平均化し、オフセットデータ出
力部３５にセットし、エツジ位相検出部３２の位相分布
データに合成させる。そして、ステップ８１０に移り、
ゲート信号セレクタ２９にクロツク２ンイン信号のみを
選択させる。
回（２０パケット分）行なったかどうかを判定する。２
０回つまり２０の誤差データがなければ、ステップＳ２
に戻り、２０あれば、ステップ１９７に移る。ステップ
Ｓ９では、誤差データを平均化し、オフセットデータ出
力部３５にセットし、エツジ位相検出部３２の位相分布
データに合成させる。そして、ステップ８１０に移り、
ゲート信号セレクタ２９にクロツク２ンイン信号のみを
選択させる。
これによって、クロックランイン信号に関する第１の最
適位相選択データは、現実に後続データをサンプルする
為の最適位相に修正されて、データセレクタ２３に入力
されることになる。
適位相選択データは、現実に後続データをサンプルする
為の最適位相に修正されて、データセレクタ２３に入力
されることになる。
この修正処理は、ある１つのチャンネルを受信している
限りは先にめた平均誤差データで通用する。これは、１
つの放送局から受信機までの信号伝搬特性は一定であり
、クロックランイン信号の最適サンプリング位相と、そ
の後続データの最適サンプリング位相との誤差も一定に
なるからである。しかし、チャンネルが切替わった場合
は、放送局から受信機までの信号伝搬 。
限りは先にめた平均誤差データで通用する。これは、１
つの放送局から受信機までの信号伝搬特性は一定であり
、クロックランイン信号の最適サンプリング位相と、そ
の後続データの最適サンプリング位相との誤差も一定に
なるからである。しかし、チャンネルが切替わった場合
は、放送局から受信機までの信号伝搬 。
特性も先の場合と異なることがあるので、このような場
合は、ステップ８１１においてチャンネルの切替わりを
判定し、切替わった場合はステップＳ２にもどり、再度
平均誤差データをめるようにしている。
合は、ステップ８１１においてチャンネルの切替わりを
判定し、切替わった場合はステップＳ２にもどり、再度
平均誤差データをめるようにしている。
第５図は、前記制御部３４の構成を示している。最適位
相判定部３３の出力データは、タイミング回路４１から
のパルスＰノで出力される。
相判定部３３の出力データは、タイミング回路４１から
のパルスＰノで出力される。
クロックランイン信号に関する最適位相選択データは、
パルスＰ２のタイミングで、第１のメ毫り４２に記憶さ
れ、後続データに関する最適位相選択データは、パルス
Ｐ２のタイミングで、第２のメモリ４３に記憶される。
パルスＰ２のタイミングで、第１のメ毫り４２に記憶さ
れ、後続データに関する最適位相選択データは、パルス
Ｐ２のタイミングで、第２のメモリ４３に記憶される。
そして、両メモリ４２．４３の出力データは、パルスＰ
４のタイミングで誤差演算回路４４に入力される。
４のタイミングで誤差演算回路４４に入力される。
ここで誤差データが計算され、その後パルスＰ５のタイ
ミングで誤差データメモリ４５に入力される。このよう
な誤差データの検出処理が例えば、２０回行われると、
パルスＰ６のタイミングで、平均誤差データ計算回路４
６による平均誤差データの計算が行われる。そしてこの
平均誤差データが得られると、このデータはオフセット
データ出力部３５に設定される０なお、平均誤差データ
が得られるまでは、その都度見られたクロックランイン
信号に関する最適位相選択データがデータセレクタ２３
に与えられる０第６図は、エツジ検出部３０から最適位
相判定部３３までをさらに、詳しく示している。エツジ
検出部３０は、Ｄタイプフリップフロップ回路３１０〜
３１７ と、アンド回路ＡＮＯ〜ＡＮ７によって構成さ
れている。ここで、Ｄタイプフリップフロップ回路３１
０〜３１７ の各クロック端子には、クロックランイン
信号の一周期を位相分割した前記クロックＣＫＯ−ＣＫ
７がそれぞれ入力される。またＤタイプフリップフロッ
プ回路３１０〜３１７ の各データ入力端子にはクロッ
クランイン信号ＣＲ８が共通に入力される０次にアンド
回路ＡＮＯ−ＡＮ７は、それぞれ隣合うＤタイプフリッ
プフロップ回路の反転端子と非反転端子の論理積をとる
ように接続されている。この回路の場合、クロックラン
イン信号の立上がりエツジを検出するように設定されて
いる。第７図はＤタイプフリップフロラプ回路３１０，
３１１ の部分とアンド回路ＡＮＯの出力信号波形を示
している。タイミングｔ１からｔ２の間には、クロック
ランイン信号ＣＲ８の立下がり部分が入っている。タイ
ミングｔ１でフリップフロップ回路３１０のサンプリン
グが行われ、タイミングｔ２で７リツプフロツプ回路３
１１のサンプリングが行われると、アンド回路ＡＮＯの
２人力は共にＯとなりその出力は０となる。次にクロツ
ク２ンイン信号ＣＲ８の立上がり部分を含むタイミング
ｔ３で７リツプフロツプ回路３１０のサンプリングが、
又、タイミングｔ４で７リツプ７０ツブ回路３１ノのサ
ンプリングが行われると、アンド回路ＡＮ。
ミングで誤差データメモリ４５に入力される。このよう
な誤差データの検出処理が例えば、２０回行われると、
パルスＰ６のタイミングで、平均誤差データ計算回路４
６による平均誤差データの計算が行われる。そしてこの
平均誤差データが得られると、このデータはオフセット
データ出力部３５に設定される０なお、平均誤差データ
が得られるまでは、その都度見られたクロックランイン
信号に関する最適位相選択データがデータセレクタ２３
に与えられる０第６図は、エツジ検出部３０から最適位
相判定部３３までをさらに、詳しく示している。エツジ
検出部３０は、Ｄタイプフリップフロップ回路３１０〜
３１７ と、アンド回路ＡＮＯ〜ＡＮ７によって構成さ
れている。ここで、Ｄタイプフリップフロップ回路３１
０〜３１７ の各クロック端子には、クロックランイン
信号の一周期を位相分割した前記クロックＣＫＯ−ＣＫ
７がそれぞれ入力される。またＤタイプフリップフロッ
プ回路３１０〜３１７ の各データ入力端子にはクロッ
クランイン信号ＣＲ８が共通に入力される０次にアンド
回路ＡＮＯ−ＡＮ７は、それぞれ隣合うＤタイプフリッ
プフロップ回路の反転端子と非反転端子の論理積をとる
ように接続されている。この回路の場合、クロックラン
イン信号の立上がりエツジを検出するように設定されて
いる。第７図はＤタイプフリップフロラプ回路３１０，
３１１ の部分とアンド回路ＡＮＯの出力信号波形を示
している。タイミングｔ１からｔ２の間には、クロック
ランイン信号ＣＲ８の立下がり部分が入っている。タイ
ミングｔ１でフリップフロップ回路３１０のサンプリン
グが行われ、タイミングｔ２で７リツプフロツプ回路３
１１のサンプリングが行われると、アンド回路ＡＮＯの
２人力は共にＯとなりその出力は０となる。次にクロツ
ク２ンイン信号ＣＲ８の立上がり部分を含むタイミング
ｔ３で７リツプフロツプ回路３１０のサンプリングが、
又、タイミングｔ４で７リツプ７０ツブ回路３１ノのサ
ンプリングが行われると、アンド回路ＡＮ。
の２人力は共に１となりその出力は１となる。
このように各アンド回路ＡＮＯ−ＡＮ７からは、クロッ
クランイン信号ＣＲ８の立上がり部分が検出されるごと
に、ハイレベルのパルスが出力される。次に各アンド回
路ＡＮＤ〜ＡＮ７の出力は、カウンタ３２０〜３２７の
エネーブル端子にそれぞれ入力される。カウンタ３２０
〜３２１はクロックランイン信号に同期したリセットパ
ルスＲ８によりリセットされており、エネーブル端子が
ハイレベルのときクロックをカウントする０カウンタ３
２０のクロックとしては例えば、り四ツクＣＫＪが利用
されている。
クランイン信号ＣＲ８の立上がり部分が検出されるごと
に、ハイレベルのパルスが出力される。次に各アンド回
路ＡＮＤ〜ＡＮ７の出力は、カウンタ３２０〜３２７の
エネーブル端子にそれぞれ入力される。カウンタ３２０
〜３２１はクロックランイン信号に同期したリセットパ
ルスＲ８によりリセットされており、エネーブル端子が
ハイレベルのときクロックをカウントする０カウンタ３
２０のクロックとしては例えば、り四ツクＣＫＪが利用
されている。
このように、各カウンタ３２０〜３２７が動作すること
によって、エツジ検出頻度の多い位相位置のカウンタが
所定の値に達成し、このことをオア回路ｏｎｏ−５Ｒｙ
が検出する。第７図はカウンタ３２０が２個のクロック
を計数した場合を示している。つまり各カウンタ３２０
〜３２２のスレッシュホールドレベルは、オア回路ＯＲ
Ｏ〜ＯＲ７によって設定され、本実施例の場合は２個の
クロックに設定されている。このオア回路ＯＲｏ〜ＯＲ
７の出力の全体を見れば、クロツク２ンイン信号のエツ
ジの位相分布を見ることと等価になる。オア回路ＯＲＯ
〜 。
によって、エツジ検出頻度の多い位相位置のカウンタが
所定の値に達成し、このことをオア回路ｏｎｏ−５Ｒｙ
が検出する。第７図はカウンタ３２０が２個のクロック
を計数した場合を示している。つまり各カウンタ３２０
〜３２２のスレッシュホールドレベルは、オア回路ＯＲ
Ｏ〜ＯＲ７によって設定され、本実施例の場合は２個の
クロックに設定されている。このオア回路ＯＲｏ〜ＯＲ
７の出力の全体を見れば、クロツク２ンイン信号のエツ
ジの位相分布を見ることと等価になる。オア回路ＯＲＯ
〜 。
ＯＲ７の出力は、最適位相選択部ＪＪＫ入力される。こ
こでは、予め設定したデータテーブルによって入力デー
タを選択データに変換する。
こでは、予め設定したデータテーブルによって入力デー
タを選択データに変換する。
この場合、選択データのピッ）ＤＯ−Ｄ７（７）うちど
れか一つのビットが１でその他は０と々るよ５に変換さ
れる。この選択データのビットＤＯ−Ｄ７は、データセ
レクタ２３の複数のアンド回路の一方の入力端子に入力
される。このアンド回路の他方の入力端子には、前記ク
ロックＣＫＯ−ＣＫ７がそれぞれ入力されている。
れか一つのビットが１でその他は０と々るよ５に変換さ
れる。この選択データのビットＤＯ−Ｄ７は、データセ
レクタ２３の複数のアンド回路の一方の入力端子に入力
される。このアンド回路の他方の入力端子には、前記ク
ロックＣＫＯ−ＣＫ７がそれぞれ入力されている。
従って、前記選択データによって指定された位相位置の
クロックがサンプリングクロックＳＡＳとして導出され
ることになる。
クロックがサンプリングクロックＳＡＳとして導出され
ることになる。
第８図（、）はノイズのない良質の受信クロツク２ンイ
ン信号ＣＲ７と、これをスライス回路に通した後の使用
クロックランイン信号をＣＲ８を示している。このよう
なりロックランイン信号が入力した場合は、エツジの位
相分布は、同図（ｂ）に示すように一定の位相位置に集
中する。
ン信号ＣＲ７と、これをスライス回路に通した後の使用
クロックランイン信号をＣＲ８を示している。このよう
なりロックランイン信号が入力した場合は、エツジの位
相分布は、同図（ｂ）に示すように一定の位相位置に集
中する。
第９図（、）は１、受信クロックランイン信号ＣＲＪが
低周波によって歪みを生じている場合を示している。こ
のような場合、スライスして波形整形した後の使用クロ
ックランイン信号ＣＲ８は、そのパルスデューティ−比
が５０チにならず、エツジの検出位相が一定の位相に止
どまらず、同図（ｂ）に示すような分布となる。この場
合は、スレッシュホールドレベルを越えたｍｉ箇所のオ
ア回路から出力があることになる。従って、最適位相選
択部３３では、例えば、第１０図に示すような変換テー
ブルを利用して選択データを発生する。第１０図はオア
回路ＯＲＯ〜ＯＲ７からのエツジ分布情報の例を示して
いる。例１０１．１０２，１０４ のように分布位相が
集中していれば問題無く四角の枠で囲む位相に対応した
サンプルクロックを選択すればよい。例１０３′、１０
６ の場合は、位相の異なる２か所である程度の回数エ
ツジが検出されたことを意味する。しかしこの場合は非
常に近い位相位置で検出されているのでどちらを最適位
相と判定しても大きな誤差は生じない。しかし例１０５
゜１０７ のように分布状態が広がった場合は、その中
間の位相位置を選択するはうが、統計学的にも最適位相
を得る確率が高い。
低周波によって歪みを生じている場合を示している。こ
のような場合、スライスして波形整形した後の使用クロ
ックランイン信号ＣＲ８は、そのパルスデューティ−比
が５０チにならず、エツジの検出位相が一定の位相に止
どまらず、同図（ｂ）に示すような分布となる。この場
合は、スレッシュホールドレベルを越えたｍｉ箇所のオ
ア回路から出力があることになる。従って、最適位相選
択部３３では、例えば、第１０図に示すような変換テー
ブルを利用して選択データを発生する。第１０図はオア
回路ＯＲＯ〜ＯＲ７からのエツジ分布情報の例を示して
いる。例１０１．１０２，１０４ のように分布位相が
集中していれば問題無く四角の枠で囲む位相に対応した
サンプルクロックを選択すればよい。例１０３′、１０
６ の場合は、位相の異なる２か所である程度の回数エ
ツジが検出されたことを意味する。しかしこの場合は非
常に近い位相位置で検出されているのでどちらを最適位
相と判定しても大きな誤差は生じない。しかし例１０５
゜１０７ のように分布状態が広がった場合は、その中
間の位相位置を選択するはうが、統計学的にも最適位相
を得る確率が高い。
以上説明したようにこの発明は、データサンプリング用
の基準となるクロックランイン信号に位相同期するのみ
ならず、実際に伝送されてくるデータにも直接位相同期
するサンプリングクロック再生回路を提供できる。
の基準となるクロックランイン信号に位相同期するのみ
ならず、実際に伝送されてくるデータにも直接位相同期
するサンプリングクロック再生回路を提供できる。
第１図は従来のサンプリングクロック再生回路を示す図
、第２図は第１図の各部信号波形図、第３図はこの発明
の一実施例を示す回路図、第４図は、第３図の制御部の
動作説明図、第５図は第３図の制御部の構成例を示す図
、第６図は第３図の回路の一部を詳しく示す回路図、第
７図は第６図の回路の各部信号波形図、第８図。 第９図はそれぞれこの発明の回路の動作を説明するのに
示した説明図、第１０図は、第３図。 第６図に示した最適位相選択部のデータ変換テーブルの
説明図である。 ３０・・・エツジ検出部、３１・・・エツジ計数部、゛
診２・・・エツジ位相分布検出部、３３・・・最適位相
判定部、３４・・・制御部、３δ・・・オフセットデー
タ出力部。 出願人代理人 弁理士 鈴 江 武 彦Ｃに３ “ Ｒ５“ 第８図 Ｒ５ 第９図 １工ソジオ針出ツ浪＆
、第２図は第１図の各部信号波形図、第３図はこの発明
の一実施例を示す回路図、第４図は、第３図の制御部の
動作説明図、第５図は第３図の制御部の構成例を示す図
、第６図は第３図の回路の一部を詳しく示す回路図、第
７図は第６図の回路の各部信号波形図、第８図。 第９図はそれぞれこの発明の回路の動作を説明するのに
示した説明図、第１０図は、第３図。 第６図に示した最適位相選択部のデータ変換テーブルの
説明図である。 ３０・・・エツジ検出部、３１・・・エツジ計数部、゛
診２・・・エツジ位相分布検出部、３３・・・最適位相
判定部、３４・・・制御部、３δ・・・オフセットデー
タ出力部。 出願人代理人 弁理士 鈴 江 武 彦Ｃに３ “ Ｒ５“ 第８図 Ｒ５ 第９図 １工ソジオ針出ツ浪＆
Claims (1)
- 【特許請求の範囲】 クロックランイン信号とこのりｐツクランイン信号の後
続データが組になった第１の受信データが周期的に入力
され、前記クロックランイン信号に位相同期し前記後続
データをサンプリングするためのサンプリングクロック
を再生する装置に於いて、 前記クロックランイン信号のエツジ部の位相分布を検出
して＠１の位相分布データを発生し、この位相分布デー
タカｔら前記後続データをサンプリングする最適位相決
定用の第１の選択データを出力する手段と、 前記後続データのエツジ部の位相分布を検出して第２の
位相分布データを発生し、この位相分布データから前記
後続データ゛をサンプリングする最適位相決定用の第２
の選択データを出力する手段と、 前記第１．第２の選択データ間のデータ誤差を、前記周
期の複数回検出して平均化する手段と、 前記平均化したデータを前記第１の選択データに加算又
は減算により合成し、第３の選択データを得る手段と、 前記第３の選択データを用いて、前記位相分布データ検
出の際に用いた位相の異なる複数のクロックの内いづれ
か１つを選択する手段とを具備したことを特徴とするサ
ンプリングクロック再生回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105123A JPS60248088A (ja) | 1984-05-24 | 1984-05-24 | サンプリングクロツク再生回路 |
| US06/736,370 US4672639A (en) | 1984-05-24 | 1985-05-21 | Sampling clock pulse generator |
| KR1019850003527A KR900006472B1 (ko) | 1984-05-24 | 1985-05-22 | 샘플링 클록 재생회로 |
| CA000482076A CA1252156A (en) | 1984-05-24 | 1985-05-22 | Sampling clock pulse generator |
| DE8585106367T DE3574100D1 (en) | 1984-05-24 | 1985-05-23 | Sampling clock pulse generator |
| EP85106367A EP0165498B1 (en) | 1984-05-24 | 1985-05-23 | Sampling clock pulse generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105123A JPS60248088A (ja) | 1984-05-24 | 1984-05-24 | サンプリングクロツク再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60248088A true JPS60248088A (ja) | 1985-12-07 |
| JPH0423877B2 JPH0423877B2 (ja) | 1992-04-23 |
Family
ID=14399014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59105123A Granted JPS60248088A (ja) | 1984-05-24 | 1984-05-24 | サンプリングクロツク再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60248088A (ja) |
-
1984
- 1984-05-24 JP JP59105123A patent/JPS60248088A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0423877B2 (ja) | 1992-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006472B1 (ko) | 샘플링 클록 재생회로 | |
| US5532749A (en) | Sample rate conversion device for processing non-standard television signal | |
| KR870000050B1 (ko) | 샘플링펄스 생성회로 | |
| US4024572A (en) | PAL alternate line color phase detector | |
| JPS581785B2 (ja) | 陰極線管の表示装置 | |
| US5068717A (en) | Method and apparatus for synchronization in a digital composite video system | |
| EP0392618B1 (en) | Apparatus for generating a horizontal reset signal synchronous with a subcarrier locked clock | |
| US4977445A (en) | Sync-signal reproducing circuit for use in television receiver | |
| JPS60248088A (ja) | サンプリングクロツク再生回路 | |
| JP3638762B2 (ja) | 同期信号生成装置およびそれを用いたフィールド判定装置 | |
| JPH0231553B2 (ja) | ||
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JP3519878B2 (ja) | 垂直同期動作の制御回路 | |
| JPH02231892A (ja) | 文字放送信号発生装置および文字放送信号受信機 | |
| JP3279140B2 (ja) | 水平同期信号保護装置 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JP3219604B2 (ja) | 標準信号判定装置 | |
| JPS581387A (ja) | サンプリングクロツク再生回路 | |
| JPH0131831B2 (ja) | ||
| JPS61144181A (ja) | サンプリングロツク再生回路 | |
| JPS5819055A (ja) | クロツク再生回路 | |
| JPH07307727A (ja) | データ信号のサンプリング方法及びその回路 | |
| JPH07105897B2 (ja) | 垂直同期信号作成回路 | |
| JPH0453153B2 (ja) | ||
| JPS6362144B2 (ja) |