JPH0453153B2 - - Google Patents
Info
- Publication number
- JPH0453153B2 JPH0453153B2 JP59105122A JP10512284A JPH0453153B2 JP H0453153 B2 JPH0453153 B2 JP H0453153B2 JP 59105122 A JP59105122 A JP 59105122A JP 10512284 A JP10512284 A JP 10512284A JP H0453153 B2 JPH0453153 B2 JP H0453153B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- phase
- sampling
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 30
- 238000001514 detection method Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000003708 edge detection Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
- H04N7/0352—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for regeneration of the clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、文字多重放送の受信システムなど
の様に、データの先頭にサンプリング同期用のク
ロツク信号が伝送されてきた場合、そのクロツク
信号に正確に同期したサンプリングクロツクを再
生するサンプリングクロツク再生回路に関する。
の様に、データの先頭にサンプリング同期用のク
ロツク信号が伝送されてきた場合、そのクロツク
信号に正確に同期したサンプリングクロツクを再
生するサンプリングクロツク再生回路に関する。
テレビジヨン信号の垂直ブランキング期間の一
部水平期間に、デジタル信号を重畳して伝送し、
受信機では、上記デジタル信号をサンプリングし
てフレームメモリに蓄積し、画像表示する文字多
重放送システムが開発されている。この種システ
ムに於いては、デジタル信号の先頭の位置に、ク
ロツクランイン信号（１，０，１，０…の16ビツ
トの信号）を設けて伝送し、このクロツクランイ
ン信号をデータサンプリングの為の基準位相信号
としている。従つて、受信機では前記クロツクラ
ンイン信号に位相同期したサンプリングクロツク
を再生し、これによりデジタルデータのサンプリ
ング処理を行なつている。
部水平期間に、デジタル信号を重畳して伝送し、
受信機では、上記デジタル信号をサンプリングし
てフレームメモリに蓄積し、画像表示する文字多
重放送システムが開発されている。この種システ
ムに於いては、デジタル信号の先頭の位置に、ク
ロツクランイン信号（１，０，１，０…の16ビツ
トの信号）を設けて伝送し、このクロツクランイ
ン信号をデータサンプリングの為の基準位相信号
としている。従つて、受信機では前記クロツクラ
ンイン信号に位相同期したサンプリングクロツク
を再生し、これによりデジタルデータのサンプリ
ング処理を行なつている。
第１図は、従来のサンプリングクロツク再生回
路である。端子１１にはゲート信号GSが入力さ
れる。このゲート信号GSは、クロツクランイン
信号CRSの一部の位置に同期して発生されるも
ので、例えば水平同期信号を遅延して作られる。
端子１２には映像検波されたビデオ信号が加えら
れ、ここにクロツクランイン信号CRSが現われ
る。また端子１３には、サンプリングクロツク
SASよりも充分周波数の高いクロツク信号CKS
が与えられる。ゲート信号GS及びクロツクラン
イン信号CRSはアンド回路１４に入力され、分
周回路１５に対するリセツト信号RSを発生する。
第２図は、この再生回路の各部信号波形を示して
いる。クロツク信号CKSは、分周回路１５で分
周され、サンプリングクロツクSASとして出力
端子１６に現われる。第２図は、タイミングｔ１
からタイミングｔ２までリセツト状態であり、次
の最初のクロツクの立上がりタイミングｔ３で分
周回路１５の分周動作が開始されたことを示して
いる。
路である。端子１１にはゲート信号GSが入力さ
れる。このゲート信号GSは、クロツクランイン
信号CRSの一部の位置に同期して発生されるも
ので、例えば水平同期信号を遅延して作られる。
端子１２には映像検波されたビデオ信号が加えら
れ、ここにクロツクランイン信号CRSが現われ
る。また端子１３には、サンプリングクロツク
SASよりも充分周波数の高いクロツク信号CKS
が与えられる。ゲート信号GS及びクロツクラン
イン信号CRSはアンド回路１４に入力され、分
周回路１５に対するリセツト信号RSを発生する。
第２図は、この再生回路の各部信号波形を示して
いる。クロツク信号CKSは、分周回路１５で分
周され、サンプリングクロツクSASとして出力
端子１６に現われる。第２図は、タイミングｔ１
からタイミングｔ２までリセツト状態であり、次
の最初のクロツクの立上がりタイミングｔ３で分
周回路１５の分周動作が開始されたことを示して
いる。
上記の動作説明は、クロツクランイン信号が正
常であり理想的な波形をしている場合ついて説明
したが、実際には、クロツクランイン信号CRS
は、送信機、伝送経路、受信システムなどの影響
で、そのデユーテイー比が変動したり、ノイズが
混入したりしている。第３図はクロツクランイン
信号CRSにノイズＮ１が混入している状態を示
している。このような場合、この部分にゲート信
号GSが存在すると、不要なタイミングに不要リ
セツト信号Ｒ１が発生し、サンプリングクロツク
SASの位相が乱されてしまう。
常であり理想的な波形をしている場合ついて説明
したが、実際には、クロツクランイン信号CRS
は、送信機、伝送経路、受信システムなどの影響
で、そのデユーテイー比が変動したり、ノイズが
混入したりしている。第３図はクロツクランイン
信号CRSにノイズＮ１が混入している状態を示
している。このような場合、この部分にゲート信
号GSが存在すると、不要なタイミングに不要リ
セツト信号Ｒ１が発生し、サンプリングクロツク
SASの位相が乱されてしまう。
この発明は上記の事情に鑑みてなされたもの
で、クロツクランイン信号の様なサンプリング同
期用の信号がノイズを含んでも、またそのデユー
テイー比が変動してもサンプリング位相が正確な
クロツクを再生しうるサンプリングクロツク再生
回路を提供することを目的とする。
で、クロツクランイン信号の様なサンプリング同
期用の信号がノイズを含んでも、またそのデユー
テイー比が変動してもサンプリング位相が正確な
クロツクを再生しうるサンプリングクロツク再生
回路を提供することを目的とする。
この発明では、クロツクランイン信号を位相の
異なる複数の比較クロツクでサンプルし、ゲート
信号期間におけるクロツクランイン信号の特定位
相部、たとえばエツジの分布状態を検出し、この
分布結果を用いてサンプリングクロツクの最適位
相を決定するようにしたものである。具体的に
は、第４図に示すように、エツジ検出回路３１で
クロツクランイン信号のエツジ部を検出し、パラ
レルカウンタ部３２、スレツシユホールド値判定
部３３でエツジの分布状態を把握し、この結果の
信号（データ）により最適位相選択部３４で選択
すべきクロツクを決定するものである。
異なる複数の比較クロツクでサンプルし、ゲート
信号期間におけるクロツクランイン信号の特定位
相部、たとえばエツジの分布状態を検出し、この
分布結果を用いてサンプリングクロツクの最適位
相を決定するようにしたものである。具体的に
は、第４図に示すように、エツジ検出回路３１で
クロツクランイン信号のエツジ部を検出し、パラ
レルカウンタ部３２、スレツシユホールド値判定
部３３でエツジの分布状態を把握し、この結果の
信号（データ）により最適位相選択部３４で選択
すべきクロツクを決定するものである。
以下この発明の一実施例を図面を参照して詳細
に説明する。
に説明する。
第４図はこの発明の一実施例であり、端子Ｔ
０，Ｔ１，Ｔ２，…TNには、第５図に示すクロ
ツクCK０，CK１，CK２，…CKNがそれぞれ与
えられる。このクロツクCK０，CK１，CK２，
…CKNは、サンプリングクロツクSASと同じ周
波数であり、クロツクランイン信号エツジ検出回
路３１に入力されるとともにクロツク選択部３５
に入力される。クロツク選択部３５は、最適位相
選択部３４からの判定結果を現わすデータに基づ
きクロツクCK０，CK１，CK２，…CKNのいづ
れか１つを選択し、これをサンプリングクロツク
SASとするものである。エツジ検出回路３１に
はクロツクランイン信号CRSが入力されている。
クロツクランイン信号CRSのエツジ部は、位相
の異なるクロツクCK０，CK１，CK２，…CKN
によるサンプルがおこなわれたとき、エツジ検出
回路３１の各出力端子間で１（ハイレベル）０（ロ
ウレベル）の変化としてあらわれる。このような
動作を何回か繰返せば、パラレルカウンタ部３２
の各出力端子に対応したカウンタの内、エツジ検
出頻度の多い位置のカウンタの計数値が多くな
る。従つて、各カウンタの出力をスレツシユホー
ルド値判定部３３で判定し、計数値が一定値を越
えた端子と、そうでない端子とを分類すれば、ク
ロツクランイン信号CRSのエツジ位置の分布状
態を検出することが出来る。この分布データは、
例えばリードオンリーメモリ（ROM）によつて
構成される最適位相選択部３４に入力される。最
適位相選択部３４は、分布データに応じてサンプ
リングクロツクの最適位相と想定される入力クロ
ツクを選択すべく、選択データを出力しこれをク
ロツク選択部３５に与える。
０，Ｔ１，Ｔ２，…TNには、第５図に示すクロ
ツクCK０，CK１，CK２，…CKNがそれぞれ与
えられる。このクロツクCK０，CK１，CK２，
…CKNは、サンプリングクロツクSASと同じ周
波数であり、クロツクランイン信号エツジ検出回
路３１に入力されるとともにクロツク選択部３５
に入力される。クロツク選択部３５は、最適位相
選択部３４からの判定結果を現わすデータに基づ
きクロツクCK０，CK１，CK２，…CKNのいづ
れか１つを選択し、これをサンプリングクロツク
SASとするものである。エツジ検出回路３１に
はクロツクランイン信号CRSが入力されている。
クロツクランイン信号CRSのエツジ部は、位相
の異なるクロツクCK０，CK１，CK２，…CKN
によるサンプルがおこなわれたとき、エツジ検出
回路３１の各出力端子間で１（ハイレベル）０（ロ
ウレベル）の変化としてあらわれる。このような
動作を何回か繰返せば、パラレルカウンタ部３２
の各出力端子に対応したカウンタの内、エツジ検
出頻度の多い位置のカウンタの計数値が多くな
る。従つて、各カウンタの出力をスレツシユホー
ルド値判定部３３で判定し、計数値が一定値を越
えた端子と、そうでない端子とを分類すれば、ク
ロツクランイン信号CRSのエツジ位置の分布状
態を検出することが出来る。この分布データは、
例えばリードオンリーメモリ（ROM）によつて
構成される最適位相選択部３４に入力される。最
適位相選択部３４は、分布データに応じてサンプ
リングクロツクの最適位相と想定される入力クロ
ツクを選択すべく、選択データを出力しこれをク
ロツク選択部３５に与える。
第６図は、第４図の回路をさらに、詳細に示す
回路図である。第４図と同一部分は、同一符号を
付して説明する。エツジ検出回路３１は、Ｄタイ
プフリツプフロツプ回路３１０〜３１７と、アン
ド回路AN０〜AN７によつて構成されている。
ここで、Ｄタイプフリツプフロツプ回路３１０〜
３１７の各クロツク端子には、クロツクランイン
信号の一周期を位相分割した前記クロツクCK０
〜CK７がそれぞれ入力される。またＤタイプフ
リツプフロツプ回路３１０〜３１７の各データ入
力端子にはクロツクランイン信号CRSが共通に
入力される。次にアンド回路AN０〜AN７は、
それぞれ隣合うＤタイプフリツプフロツプ回路の
反転端子と非反転端子の論理積をとるように接続
されている。この回路の場合、クロツクランイン
信号の立上がりエツジを検出するように設定され
ている。第７図はＤタイプフリツプフロツプ回路
３１０，３１１の部分とアンド回路AN０の出力
信号波形を示している。タイミングｔ１からｔ２
の間は、クロツクランイン信号CRSの立下がり
部分が入つている。タイミングｔ１でフリツプフ
ロツプ回路３１０のサンプリングが行われ、タイ
ミングｔ２でフリツプフロツプ回路３１１のサン
プリングが行われると、アンド回路AN０の２入
力は共に０となりその出力は０となる。次にクロ
ツクランイン信号CRSの立上がり部分を含むタ
イミングｔ３でフリツプフロツプ回路３１０のサ
ンプリングが行われ、タイミングｔ４でフリツプ
フロツプ回路３１１のサンプリングが行われる
と、アンド回路AN０の２入力は共に１となりそ
の出力は１となる。このように各アンド回路AN
０〜AN７からは、クロツクランイン信号CRSの
立上がり部分が検出されるごとに、ハイレベルの
パルスが出力される。次に各アンド回路AN０〜
AN７の出力は、カウンタ３２０〜３２７のエネ
ーブル端子にそれぞれ入力される。カウンタ３２
０〜３２７はクロツクランイン信号に同期したリ
セツトパルスRSによりリセツトされており、エ
ネーブル端子がハイレベルのときクロツクをカウ
ントする。カウンタ３２０のクロツクとしては例
えば、クロツクCK３が利用されている。このよ
うに、各カウンタ３２０〜３２７が動作すること
によつて、エツジ検出頻度の多い位相位置のカウ
ンタが所定の値に達し、このことをオア回路OR
０〜OR７が検出する。第７図はカウンタ３２０
が２個のクロツクを計数した場合を示している。
つまり各カウンタ３２０〜３２７のスレツシユホ
ールドレベルは、オア回路OR０〜OR７によつ
て設定され、本実施例の場合は２個のクロツクに
設定されている。このオア回路OR０〜OR７の
出力の全体を見れば、クロツクランイン信号のエ
ツジの位相分布を見ることと等価になる。オア回
路OR０〜OR７の出力は、最適位相選択部３４
に入力される。ここでは、予め設定したデータテ
ーブルによつて入力データを選択データに変換す
る。この場合、選択データのビツトＤ０〜Ｄ７の
うちどれか一つのビツトが１でその他は０となる
ように変換される。この選択データのビツトＤ０
〜Ｄ７は、それぞれアンド回路３５０〜３５７の
各一方の入力端子に入力される。このアンド回路
３５０〜３５７の各他方の入力端子には、前記ク
ロツクCK０〜CK７がそれぞれ入力されている。
従つて、前記選択データによつて指定された位相
位置のクロツクがオア回路３５８を介してサンプ
リングクロツクとして導出されることになる。
回路図である。第４図と同一部分は、同一符号を
付して説明する。エツジ検出回路３１は、Ｄタイ
プフリツプフロツプ回路３１０〜３１７と、アン
ド回路AN０〜AN７によつて構成されている。
ここで、Ｄタイプフリツプフロツプ回路３１０〜
３１７の各クロツク端子には、クロツクランイン
信号の一周期を位相分割した前記クロツクCK０
〜CK７がそれぞれ入力される。またＤタイプフ
リツプフロツプ回路３１０〜３１７の各データ入
力端子にはクロツクランイン信号CRSが共通に
入力される。次にアンド回路AN０〜AN７は、
それぞれ隣合うＤタイプフリツプフロツプ回路の
反転端子と非反転端子の論理積をとるように接続
されている。この回路の場合、クロツクランイン
信号の立上がりエツジを検出するように設定され
ている。第７図はＤタイプフリツプフロツプ回路
３１０，３１１の部分とアンド回路AN０の出力
信号波形を示している。タイミングｔ１からｔ２
の間は、クロツクランイン信号CRSの立下がり
部分が入つている。タイミングｔ１でフリツプフ
ロツプ回路３１０のサンプリングが行われ、タイ
ミングｔ２でフリツプフロツプ回路３１１のサン
プリングが行われると、アンド回路AN０の２入
力は共に０となりその出力は０となる。次にクロ
ツクランイン信号CRSの立上がり部分を含むタ
イミングｔ３でフリツプフロツプ回路３１０のサ
ンプリングが行われ、タイミングｔ４でフリツプ
フロツプ回路３１１のサンプリングが行われる
と、アンド回路AN０の２入力は共に１となりそ
の出力は１となる。このように各アンド回路AN
０〜AN７からは、クロツクランイン信号CRSの
立上がり部分が検出されるごとに、ハイレベルの
パルスが出力される。次に各アンド回路AN０〜
AN７の出力は、カウンタ３２０〜３２７のエネ
ーブル端子にそれぞれ入力される。カウンタ３２
０〜３２７はクロツクランイン信号に同期したリ
セツトパルスRSによりリセツトされており、エ
ネーブル端子がハイレベルのときクロツクをカウ
ントする。カウンタ３２０のクロツクとしては例
えば、クロツクCK３が利用されている。このよ
うに、各カウンタ３２０〜３２７が動作すること
によつて、エツジ検出頻度の多い位相位置のカウ
ンタが所定の値に達し、このことをオア回路OR
０〜OR７が検出する。第７図はカウンタ３２０
が２個のクロツクを計数した場合を示している。
つまり各カウンタ３２０〜３２７のスレツシユホ
ールドレベルは、オア回路OR０〜OR７によつ
て設定され、本実施例の場合は２個のクロツクに
設定されている。このオア回路OR０〜OR７の
出力の全体を見れば、クロツクランイン信号のエ
ツジの位相分布を見ることと等価になる。オア回
路OR０〜OR７の出力は、最適位相選択部３４
に入力される。ここでは、予め設定したデータテ
ーブルによつて入力データを選択データに変換す
る。この場合、選択データのビツトＤ０〜Ｄ７の
うちどれか一つのビツトが１でその他は０となる
ように変換される。この選択データのビツトＤ０
〜Ｄ７は、それぞれアンド回路３５０〜３５７の
各一方の入力端子に入力される。このアンド回路
３５０〜３５７の各他方の入力端子には、前記ク
ロツクCK０〜CK７がそれぞれ入力されている。
従つて、前記選択データによつて指定された位相
位置のクロツクがオア回路３５８を介してサンプ
リングクロツクとして導出されることになる。
第８図ａはノイズのない良質の受信クロツクラ
ンイン信号CR１と、これをスライス回路に通し
た後の使用クロツクランイン信号をCRSを示し
ている。このようなクロツクランイン信号が入力
した場合は、エツジの位相分布は、同図ｂに示す
ように一定の位相位置に集中する。第９図ａは、
受信クロツクランイン信号CR１が低周波によつ
て歪みを生じている場合を示している。このよう
な場合、スライスして波形整形した後の使用クロ
ツクランイン信号CRSは、そのパルスデユーテ
イー比が50％にならず、エツジの検出位相が一定
の位相に止どまらず、同図ｂに示すような分布と
なる。この場合は、スレツシユホールドレベルを
越えた複数箇所のオア回路から出力があることに
なる。従つて、最適位相選択部３４では、例え
ば、第１０図に示すような変換テーブルを利用し
て選択データを発生する。第１０図はオア回路
OR０〜OR７からのエツジ分布情報の例を示し
ている。例１０１，１０２，１０４のように分布
位相が集中していれば問題無く四角の枠で囲む位
相に対応したサンプルクロツクを選択すればよ
い。例１０３，１０６の場合は、位相の異なる２
か所である程度の回数エツジが検出されたことを
意味する。しかしこの場合は非常に近い位相位置
で検出されているのでどちらを最適位相と判断し
ても大きな誤差は生じない。しかし例１０５，１
０７のように分布状態が広がつた場合は、その中
間の位相位置を選択するほうが、統計学的にも最
適位相を得る確率が高い。なお、上記説明では、
エツジ部を検出するとしたが、これに限らず、特
定の位相位置を検出するようにしてもよく、この
場合は、論理判定内容を更新すれば良い。
ンイン信号CR１と、これをスライス回路に通し
た後の使用クロツクランイン信号をCRSを示し
ている。このようなクロツクランイン信号が入力
した場合は、エツジの位相分布は、同図ｂに示す
ように一定の位相位置に集中する。第９図ａは、
受信クロツクランイン信号CR１が低周波によつ
て歪みを生じている場合を示している。このよう
な場合、スライスして波形整形した後の使用クロ
ツクランイン信号CRSは、そのパルスデユーテ
イー比が50％にならず、エツジの検出位相が一定
の位相に止どまらず、同図ｂに示すような分布と
なる。この場合は、スレツシユホールドレベルを
越えた複数箇所のオア回路から出力があることに
なる。従つて、最適位相選択部３４では、例え
ば、第１０図に示すような変換テーブルを利用し
て選択データを発生する。第１０図はオア回路
OR０〜OR７からのエツジ分布情報の例を示し
ている。例１０１，１０２，１０４のように分布
位相が集中していれば問題無く四角の枠で囲む位
相に対応したサンプルクロツクを選択すればよ
い。例１０３，１０６の場合は、位相の異なる２
か所である程度の回数エツジが検出されたことを
意味する。しかしこの場合は非常に近い位相位置
で検出されているのでどちらを最適位相と判断し
ても大きな誤差は生じない。しかし例１０５，１
０７のように分布状態が広がつた場合は、その中
間の位相位置を選択するほうが、統計学的にも最
適位相を得る確率が高い。なお、上記説明では、
エツジ部を検出するとしたが、これに限らず、特
定の位相位置を検出するようにしてもよく、この
場合は、論理判定内容を更新すれば良い。
以上説明したこの発明によれば、クロツクラン
イン信号のエツジを複数の位相位置でそれぞれ検
出し、その位相分布データを得るところに特徴を
有する。つまり単に検出回数の多い位相位置を測
定し、最も多い位置を最適位相とするのではな
く、位相分布データから最適位相位置を決定して
いる。このため、周期的なインパルスノイズなど
の影響をうけにくくなる。もちろんクロツクラン
イン信号が各種のノイズの影響を受けていても、
従来の回路に比べて格段と優れた性能を発揮する
ものである。
イン信号のエツジを複数の位相位置でそれぞれ検
出し、その位相分布データを得るところに特徴を
有する。つまり単に検出回数の多い位相位置を測
定し、最も多い位置を最適位相とするのではな
く、位相分布データから最適位相位置を決定して
いる。このため、周期的なインパルスノイズなど
の影響をうけにくくなる。もちろんクロツクラン
イン信号が各種のノイズの影響を受けていても、
従来の回路に比べて格段と優れた性能を発揮する
ものである。
第１図は従来のサンプリングクロツク再生回路
を示す図、第２図、第３図はそれぞれ第１図の各
部信号波形図、第４図はこの発明の一実施例を示
す回路図、第５図は第４図の回路に与えられるク
ロツク信号波形図、第６図は、第４図の回路をさ
らに詳細に示す回路図、第７図は第６図の回路の
各部信号波形図、第８図、第９図はそれぞれこの
発明の回路の効果を説明するのに示した説明図、
第１０図は、第４図、第６図に示した最適位相選
択部のデータ変換テーブルの説明図である。 ３１…エツジ検出回路、３２…パラレルカウン
タ部、３３…スレツシユホールド値判定部、３４
…最適位相選択部、３５…クロツク選択部。
を示す図、第２図、第３図はそれぞれ第１図の各
部信号波形図、第４図はこの発明の一実施例を示
す回路図、第５図は第４図の回路に与えられるク
ロツク信号波形図、第６図は、第４図の回路をさ
らに詳細に示す回路図、第７図は第６図の回路の
各部信号波形図、第８図、第９図はそれぞれこの
発明の回路の効果を説明するのに示した説明図、
第１０図は、第４図、第６図に示した最適位相選
択部のデータ変換テーブルの説明図である。 ３１…エツジ検出回路、３２…パラレルカウン
タ部、３３…スレツシユホールド値判定部、３４
…最適位相選択部、３５…クロツク選択部。
Claims (1)
- 【特許請求の範囲】 １ データとしてはクロツクランイン信号が共通
に与えられ、サンプリングクロツクとしては前記
クロツクランイン信号の一周期を位相分割しそれ
ぞれ位相の異なるクロツク列が与えられるｎ個の
サンプリング回路と、 前記位相方向に隣合う２つの前記サンプリング
回路を１つのグループとし、各グループに対応し
て設けられ、各グループ内の前記サンプリング回
路のサンプリング内容が特定の関係にある場合の
み前記クロツクランイン信号の特定位相位置がサ
ンプルされたものとして特定位相検出パルスを得
る複数の論理回路と、 前記各論理回路の出力がそれぞれ入力され、予
め定められた期間に前記特定位相検出パルスが入
力したときのみクロツクを計数する複数のカウン
タと、 各カウンタの計数値出力端子にそれぞれ接続さ
れ、対応するカウンタの計数値が所定の値をこえ
ると所定レベルの論理出力を得、この論理出力が
前記特定位相部の位相分布を現す複数のスレツシ
ユホールド値判定回路と、 前記各スレユシユホールド値判定回路の出力を
並列入力データとして受付け、このデータの内容
から予め定められた変換テーブルに従つていずれ
か１つのビツトが第１のレベル、他のビツトが第
２のレベルとなる選択データを出力する最適位相
選択部と、 前記位相の異なるクロツクの内、前記選択デー
タの前記第１のレベルのビツトに対応する位相の
クロツクをサンプリングクロツクとして導出する
クロツク選択部とを具備したことを特徴とするサ
ンプリングクロツク再生回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105122A JPS60248087A (ja) | 1984-05-24 | 1984-05-24 | サンプリングクロック再生回路 |
| US06/736,370 US4672639A (en) | 1984-05-24 | 1985-05-21 | Sampling clock pulse generator |
| KR1019850003527A KR900006472B1 (ko) | 1984-05-24 | 1985-05-22 | 샘플링 클록 재생회로 |
| CA000482076A CA1252156A (en) | 1984-05-24 | 1985-05-22 | Sampling clock pulse generator |
| DE8585106367T DE3574100D1 (en) | 1984-05-24 | 1985-05-23 | Sampling clock pulse generator |
| EP85106367A EP0165498B1 (en) | 1984-05-24 | 1985-05-23 | Sampling clock pulse generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105122A JPS60248087A (ja) | 1984-05-24 | 1984-05-24 | サンプリングクロック再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60248087A JPS60248087A (ja) | 1985-12-07 |
| JPH0453153B2 true JPH0453153B2 (ja) | 1992-08-25 |
Family
ID=14398992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59105122A Granted JPS60248087A (ja) | 1984-05-24 | 1984-05-24 | サンプリングクロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60248087A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4956989B2 (ja) * | 2005-12-20 | 2012-06-20 | 日立情報通信エンジニアリング株式会社 | クロック同期方法およびクロック同期回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5715585A (en) * | 1980-07-03 | 1982-01-26 | Toshiba Corp | Sampling circuit for character multiplex broadcast signal |
| JPS57162894A (en) * | 1981-03-31 | 1982-10-06 | Toshiba Corp | Clock pulse reproducing circuit |
| JPS5981985A (ja) * | 1982-11-01 | 1984-05-11 | Nippon Hoso Kyokai <Nhk> | クロツク信号再生方式 |
-
1984
- 1984-05-24 JP JP59105122A patent/JPS60248087A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5715585A (en) * | 1980-07-03 | 1982-01-26 | Toshiba Corp | Sampling circuit for character multiplex broadcast signal |
| JPS57162894A (en) * | 1981-03-31 | 1982-10-06 | Toshiba Corp | Clock pulse reproducing circuit |
| JPS5981985A (ja) * | 1982-11-01 | 1984-05-11 | Nippon Hoso Kyokai <Nhk> | クロツク信号再生方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60248087A (ja) | 1985-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4124820A (en) | Asynchronous digital delay line | |
| KR910009002A (ko) | 디지탈 방식의 위상을 동기시키는 방법 및 구조 | |
| US4611335A (en) | Digital data synchronizing circuit | |
| US4606050A (en) | System for detecting and recovering a transmitted signal | |
| US4713802A (en) | Digital signal reproducing circuit | |
| JPH0369238A (ja) | 復調データ識別判定装置 | |
| US4606053A (en) | Bi-phase decoder | |
| US4546394A (en) | Signal reconstruction circuit for digital signals | |
| US4357630A (en) | Method for detecting vertical synchronizing signal | |
| KR910009465B1 (ko) | 자기기록장치의 신호재생회로 | |
| US6970020B1 (en) | Half-rate linear quardrature phase detector for clock recovery | |
| JPH0453153B2 (ja) | ||
| US4561100A (en) | Digital signal receiver | |
| JPH05268545A (ja) | テレビジョン信号種類判別装置 | |
| US4868853A (en) | Demodulation circuit for digital modulated signal | |
| JPH0453152B2 (ja) | ||
| US5294844A (en) | Sampling signal generation circuit | |
| JP3719413B2 (ja) | データ伝送システム及びそれに用いられるデータ送受信装置と、その方法 | |
| US20020118774A1 (en) | All-digital FSK demodulation with selectable data rate and adjustable resolution | |
| JPH0423877B2 (ja) | ||
| JPS6284688A (ja) | オ−トスライス回路 | |
| JP2981356B2 (ja) | バイフェーズデータ復号回路 | |
| KR0151499B1 (ko) | 팔플러스 영상신호의 시작코드 검출장치 | |
| JPS61289782A (ja) | サンプリングクロツク再生回路 | |
| JPH07170500A (ja) | データサンプリング方法 |