KR910009465B1 - 자기기록장치의 신호재생회로 - Google Patents

Abstract

내용 없음.

Description

자기기록장치의 신호재생회로

제1도는 종래의 신호재생회로를 도시한 블럭도.

제2도는 종래의 신호재생회로와 본 발명의 동작을 설명하기 위한 타이밍도.

제3도는 본 발명에 따른 신호재생회로의 기본구성을 도시한 블럭도.

제4도~제6도는 본 발명에 따른 신호재생회로의 실시예 1의 상세한 회로구성을 도시한 회로도.

제7도는 제4도~제6도의 실시예의 동작을 설명하기 위한 타이밍도.

제8도~제12도는 본 발명에 따른 신호재생회로의 실시예 2의 상세한 회로구성을 도시한 회로도.

제13도 및 제14도는 제8도~제12도의 실시예의 동작을 설명하기 위한 타이밍도.

제15도 및 제16도는 본 발명에 따른 신호재생회로의 실시예 3의 상세한 회로구성을 도시한 회로도.

제17도는 제15도 및 제16도의 실시예의 동작을 설명하기 위한 타이밍도.

제18도는 제5도 및 제15도의 SR플립플롭의 다른 구성을 도시한 회로도.

본 발명은 자기기록장치에 관한 것으로, 특히 저품질의 신호의 재생에 적합한 신호재생회로에 관한 것이다.

종래의 자기기록장치에 있어서의 신호재생회로의 예로서는 미국특허 명세서 4,081,756(발명자 : 로버트 프라이스 외)에 기재된 것이 있다.

제1도에 그 개략적인 구성을 도시하고, 그의 동작을 제2도의 타이밍도를 사용해서 개략적으로 설명한다.

자기헤드에서의 재생신호(1)을 게이트발생회로(8)에 입력하고, 재생신호(1)의 피크위치에 대응하는 피크펄스를 얻기위하여 슬라이스레벨(9)에 의해 재생신호(1)에서 게이트펄스를 생성한다.

이 게이트펄스를 사용해서 정확한 피크펄스를 추출하여 디텍터(4)에 입력한다. 디텍터(4)에서는 VFO의 출력신호에 동시된 리드데이타(5)를 생성하여 상위제어장치로 보낸다.

그러나, 종래의 자기기록장치에 있어서의 재생회로에는 다음과 같은 문제점이 있었다. 즉, 재생신호(1)에 있어서 제2도의 점선으로 표시한 바와 같이 매체의 결함 또는 노이즈에 의한 파형왜곡이 발생했을때 잘못된 게이트가 발생되어 리드데이타에 에러가 발생한다. 이때, 파형왜곡이 발생한 신호부분에 게이트펄스가 발생하지 않도록 슬라이스레벨을 상승해가면, 낮은 신호레벨을 갖는 왜곡이 없는 신호 부분에서 게이트펄스가 발생되지 않아 리드데이타에 에러가 발생하고 만다.

이와 같이, 종래기술에서는 진폭레벨의 절대값이 서로 같은 노이즈와 신호부분사이의 식별이 불가능하다는 문제점이 있었다.

본 발명의 목적은 진폭레벨의 절대값이 서로 같은 노이즈와 신호부분 사이를 정확하게 식별할 수 있어 정확한 리드데이타를 얻을 수 있는 신호재생회로를 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 신호재생회로는 재생신호용 하이슬라이스레벨과 로우슬라이스레벨등의 여러개의 슬라이스레벨을 사용해서 이 슬라이스레벨에 대응하는 여러개의 게이트펄스신호를 얻는 여러개의 레벨게이트발생회로와 이들 게이트펄스신호에 따라서 신호부분이 정확한 신호부분인가 아닌가를 판단하는 레벨판정회로를 포함한다.

본 발명은 여러개의 슬라이스레벨과 레벨판정회로를 사용하는 것에 의해 종래기술에서는 에러가 있는 리드데이타를 얻었지만, 본 발명에서는 재생신호에서 정확한 리드데이타를 얻을 수가 있다.

즉, 통상의 경우에서 제2도에 점선으로 표시한 바와 같은 파형왜곡을 갖는 신호부분의 전후에 나타나는 신호부분에서는 정확한(또는 왜곡이 없는)파형을 갖게 된다. 따라서, 제2도의 정상부(Top부)에 나타난 재생신호가 관측되었을때, 신호레벨의 차에 의해서 인접하는 왜곡이 없는 신호부분에서 점선으로 표시한 노이즈를 식별할 수가 있다. 그러나, 종래기술에서는 인접하는 신호부분상의 정보를 사용하는 일없이 개별적으로 신호부분을 순차적으로 체크해 가기 때문에 왜곡이 없는 신호부분과 이 왜곡이 없는 신호부분에 떨어져서 왜곡이 없는 신호부분과 동일한 진폭레벨을 갖는 노이즈사이를 식별할 수 없게 되어 재생동작에서 에러가 발생하고 만다. 한편, 본 발명에 따르면 여러개의 슬라이스레벨을 재생신호와의 비교를 위해 사용한다. 즉, 재생신호의 신호부분은 신호부분의 극성, 이 신호부분에서 1비트의 거리를 두고 떨어져 있는 다른 신호부분과 극성과 슬라이스레벨에 의해 결정된 각 신호부분의 진폭레벨에 따라서 체크해간다. 즉, 정보량이 증가하게 되어 정확한 재생동작이 가능하게 된다. 이하, 제2도를 사용해서 본 발명을 더욱 상세하게 설명한다.

본 발명에 따르면, 포지티브 또는 네가티브의 높은 진폭레벨을 갖는 신호부분을 정확하다고(왜곡이 없다) 판단한다. 또, 포지티브 또는 네가티브의 낮은 진폭레벨을 갖는 신호부분은 신호부분과 이 신호부분에 1비트의 거리를 두고 떨어져 있는 다른 신호부분이 서로 반대극성으로 될때에만 정확하다고 판정된다. 이 법칙에 따라서 제2도의 정상부에 도시한 파형을 체크해 간다. 우선, 제1의 신호부분 즉, 좌측의 피크은 네가티브(-)측의 높은 진폭레벨을 가지므로 정확하다고 추정된다. 다음에, 제2도의 신호부분은 포지티브(+)측의 낮은 진폭레벨을 갖고, 제3도 신호부분은 포지티브의 높은 진폭레벨을 가지므로, 제2도의 신호부분은 정확하지 않다고 추정되지만, 제3의 신호부분은 정확하다고 추정된다. 또 제4의 신호부분을 네가티브(-)측의 낮은 진폭레벨을 갖고, 제5의 신호부분은 포지티브(+)측의 낮은 진폭을 가지므로, 제4의 신호부분은 정확하다고 추정된다. 따라서, 정확한 리드데이타를 상기 신호에서 추출할 수가 있다.

본 발명의 실시예를 제3도에 도시한다.

제3도에서는 자기기록장치의 신호재생회로에 있어서 재생신호(1)이 2개의 슬라이스레벨(즉, 하이슬라이스레벨(6) 및 로우슬라이스레벨(7))에 의해 재생신호에서 게이트펄스신호를 발생하는 레벨게이트발생회로(2)에 입력된다. 게이트펄스신호는 신호부분이 정확한가 아닌가를 판단하는 레벨판정회로(3)에 입력된다. 레벨판정회로(3)의 출력은 디텍터(4)에 인가되어 VFO의 출력에 동기된 리드데이타(5)를 얻는다.

이하, 신호재생회로의 몇개의 실시예를 더욱 상세하게 설명한다.

[실시예 1]

이 실시예에는 레벨게이트발생회로(2)가 제4도에 도시한 회로 구성을 갖고, 레벨판정회로(3)이 제5도에 도시한 회로구성을 가지며, 디텍터(4)가 제6도에 도시한 회로구성을 갖는다. 제7도는 본 발명에서 발생된 각종신호를 도시한 타이밍도이다. 이하 제4도~제7도를 참조해서 이 실시예의 동작에 대해서 설명한다.

재생신호(1)을 미분회로(10)의 의해 미분하여 리미터(11)에 인가한다. 이것에 의해 펄스신호 LIMIT Pulse-P, LIMIT Pulse-N을 포함하는 제로크로스신호를 얻는다. 한편, 재생신호(1)의 하이슬라이스레벨(6) 및 로우슬라이스레벨(7)과 4개의 리미터(12)~(15)에 의해 4종류의 게이트펄스신호 High Gate P,Low Gate P,High Gate N, Low Gate N을 얻는다.

상기 6개의 신호는 제5도에 도시한 레벨판정회로에 입력된다. 레벨판정회로에서는 이들 6개의 신호에서 게이트에 대응하는 제로크로스신호가 추출되는 4개의 펄스신호 High Pulse P,High Pulse N,Low Pulse P,Low Pulse N을 얻는다. 이들 4개의 신호의 제5도에 도시한 바와 같이 VFO동기회로(16), VFO디텍터(17)~(20)으로 입력되어 VFO신호(즉, VFO동기회로(16)의 출력)에 동기한 4개의 신호 HP_nHN_n,LP_n,LN_n을 얻는다. 이들 신호는 재생신호(1)의 현재상태를 나타낸다. 또, 제5도에서 도시한 VFO회로를 구동하는 펄스신호 High Pulse P,High Pulse N 대신에 VFO동기회로를 동기구동시키기 위한 소오스신호로써 펄스신호 Low Pulse P,Low Pulse N을 사용해도 좋은 것은 물론이다. 그리고, 레벨판정회로에서는 플립플롭을 사용해서 신호 LP_n,LP_n의 1개전의 상태를 대응하는 신호 LP_n-1,LN_n-1을 형성한다. 그후, 신호 HP_n,HN_n,LP_n,LN_n,LP_n-1,LN_n-1은 제5도에 도시한 바와 같이 논리회로에 입력되어 다음식으로 표현되는 신호 H_n,H_n+L_n,Load R1,Load RO을 얻는다.

여기서, 신호 H_n은 포지티브 또는 네가티브의 하이슬라이스레벨을 신호진폭레벨이 초과한 비트를 나타내고, 신호 H_n+L_n은 적어도 포지티브 또는 네가티브의 로우슬라이스레벨을 진폭레벨이 초과한 비트를 나타내는 것으로, 이 비트는 바라는 데이타이어도 좋다는 것을 나타낸다. Load R1은 펄스신호의 직전의 비트가 논리값 “0”을 갖는 것을 나타내고, Load R0은 펄스신호의 직전의 비트가 논리값 “1”을 갖는 것을 나타낸다.

이들 신호 H_n, H_n+L_n, Load R1, Load RO 및 VFO동기회로(16)에서의 VFO클럭신호 VFO Clock P를 제6도의 디텍터(4)에 입력한다. 이것에 의해 정확한 리드데이타(5)가 다음의 방법으로 얻어진다.

우선, 정확한 데이타일 가능성이 있는 데이타를 나타내는 신호 H_n+L_n을 시프트레지스터 1에 입력하고 정확한 데이타를 나타내는 신호 H_n을 시프트레지스터 0에 입력한다. 이들 입력신호는 클럭펄스신호 VFO Clock P에 따라서 시프트된다. 이때, 2개의 시프트레지스터에 입력된 논리값이 재생신호(1)이 포지티브 또는 네가티브의 로우슬라이스 레벨만을 초과할때에 서로 다르게 될 수도 있으므로, 입력비트가 정확한가 아닌가를 잘 알지 못한다. 이때는 다음의 비트가 입력된 후에 입력비트가 정확한가 아닌가를 판단하다. 즉, 신호 Load R1 또는 Load RO이 시프트레지스터 1 또는 0에 입력되고, 2개의 시프트레지스터중의 한쪽의 내용이 다른 한쪽의 시프트 레지스터에 로드되어 2개의 시프트레지스터에 대한 입력내용이 동일하게 된다. 따라서, 입력신호가 n비트 시프트될때에 2개의 시프트레지스터중의 한쪽의 내용을 다른 한쪽의 내용과 일치시켜서 정확한 리드데이타(5)를 얻는다. 제6도의 디텍터(4)의 동작을 제7도에 따라서 구체적으로 설명한다.

재생신호(1)이 점선으로 나타낸 바와 같이 노이즈를 포함하는 경우에 시프트레지스터 1에는 노이즈에 대용하는 펄스가 입력되지만, 레지스터의 0에는 입력되지 않는다. 다음의 비트가 왔을때, 신호 Load R1이 시프트레지스터의 1에 입력되므로, 상기 펄스가 정확한 것이 아니라는 것을 알 수 있다. 따라서, 시프트레지스테 0에 입력된 논리값이 이 시프트레지스터 1에 로드되어 상기 펄스에 대응하는 시프트레지스터 1의 비트를 수정한 후, 각 시프트레지스터의 내용을 1비트 시프트하고, 2개의 시프트레지스터에 새로운 데이타를 입력한다. 따라서, 레지스터의 비트 1 이후로는 2개의 레지스터의 내용이 동일하게 된다. 또한, 포지티브 또는 네가티브의 로우슬라이스레벨만을 초과하는 정확한 신호부분은 그것에 인접하는 신호부분의 극성과 반대극성으로 된다. 즉, 상기 신호부분에 대응하는 펄스가 다음의 비트에서 정확하다고 판단된다. 따라서, 신호 Load RO이 시프트레지스터 0에 입력되고, 시프트레지스터(1)의 입력된 논리값이 시프트레지스터 0에 로드되어 시프트레지스터(0)의 내용이 정확하게 된다. 그후, 각 시프트레지스터의 내용이 1비트 시프트된다.

이상과 같이 본 실시예에 의하면, 종래기술에서는 정확한 리드데이타를 얻는 것이 불가능하였지만, 본 발명에서는 제7도의 정상부에 도시한 저품질의 재생신호에서도 정확한 리드데이타를 얻을 수가 있게 된다.

또한, 시프트레지스터 1 및 시프트레지스터 0의 각각에 포함된 비트수는 사용하는 변조방식에 따라서 결정하면 좋다. 2~7변조방식이나 1~7변조방식에서는 각각의 시프트레지스터가 9비트이하의 비트를 포함한다. 또, 디텍터(4)에서 얻어진 리드데이타를 변조방식에 대응하는 방식으로 복조하면 좋다.

또, 이 실시예에서는 2개의 포지티브 또는 네가티브 슬라이스레벨을 사용해서 구성했지만, 3개이상의 포지티브 또는 네가티브 슬라이스레벨을 사용하여도 좋다. 이 경우에, 3개이상의 시프트레지스터를 사용하여 신호재생회로의 성능을 향상시킬 수 있다. 그리고, 슬라이스레벨을 외부의 제어신호에 의해 가변시키는 것도 가능하다.

[실시예 2]

이 실시예에서는 제3도에 도시한 기본구성을 갖는다. 이 실시예에서는 레벨게이트 발생회로(2)의 상세한 실시예를 제4도에 도시하고, 레벨판정회로(3)의 상세한 실시예를 제8도에 도시하며, 디텍터(4)의 상세한 실시예를 제9도에 도시한다. 제10도는 제8도의 리세트발생회로(22)의 구체적인 예를, 제11도는 제8도의 세트발생회로(23)의 구체적인 예를, 제12도는 제8도의 지연게이트발생회로(28)의 구체적인 예를 도시한 것이다.

이하, 이 실시예의 동작을 제4도와 제8도~제14도를 참조해서 설명한다.

레벨게이트발생회로(2)의 동작은 상기 실시예 1과 마찬가지이다. 따라서, 펄스신호 LIMIT Pulse P, N, 게이트펄스신호 High Gate P,N,Low Gate P,N의 종류의 신호가 레벨게이트발생회로(2)에서 출력된다.

상기 신호를 제3도의 레벨판정회로(3)에 입력한다. 이 실시예에 있어서의 레벨판정회로의 동작은 다음과 같다. 우선, 6종류의 신호를 시간 γd만큼 지연시킨다. 이 지연시간에서 정확한 리드게이트펄스만을 포함하는 리드게이트펄스신호가 게이트펄스신호에서 얻어진다. 제로크로스펄스신호가 정확한 리드게이트펄스신호로써 추출되는 펄스를 포함하는 리드펄스신호는 리드게이트펄스신호, 펄스신호 LIMIT Pulse P,N 및 다른신호에서 생성되고, 그후 VFO동기회로(16)의 출력과 동기화된 리드데이타 디텍터(4)에 의해 리드펄스신호에서 생성된다.

여기서, 정확한 리드게이트펄스를 얻기 위해서는 가능성이 있는 게이트펄스를 전부 포함하는 세트신호를 세트발생회로(23)에서 형성하고, 그 세트신호에 포함된 모든 펄스를 카운터(24)와 디코더(27)을 사용해서 지연게이트발생회로(28)에 순차적으로 입력한다. 상기 펄스중의 잘못된 펄스만을 포함하는 리세트신호를 리세트발생회로(22)에 의해 형성하고, 그 리세트신호를 카운터(24)와 디코더(26)을 사용해서 세트신에서 1비트분만큼 어긋남 위치에서 지연게이트발생회로(28)에 순차적으로 입력한다. 이것에 의해 잘못된 펄스가 인가된 지연게이트발생횔의 세트신호가 리세트된다. 지연게이트발생회로(28)의 동작의 상세한 것을 제14도에 도시한다.

이상과 같이 이 실시예에 의하면, 정확한 게이트펄스만을 얻을 수 있어 정확한 리드펄스를 생성하여 정확한 리드데이타를 정확한 리드펄스에서 얻는 것이 가능하게 된다.

여기서, 리세트발생회로(22), 세트발생회로(23), 지연게이트발생회로(28)의 회로구성을 제10도, 제11도, 제12도에 각각 도시하였지만, 제10도~제12도에 도시한 회로구성과 동일한 동작을 하는 것이면, 이 실시예에 도시한 회로구성과 다르더라도 하등의 문제는 없다.

또, 카운터(24), 디코더(26),(27) 및 지연게이트 발생회로(28)의 각각에 포함된 비트수 n 및 지연시간 γd는 변조방식에 따라서 결정하면 좋다. 그러나, 인접하는 비트사이의 최대시간간격과 인접하는 비트사이의 최소시간간격이 T_max와 T_min으로 각각 표현될 때, T_max＜γd＜n×T_min의 관계를 만족하는 것이 바람직하다.

또, 이 실시예에서는 실시예 1과 마찬가지로 3개 이상의 슬라이스레벨을 사용하고 있지만, 외부에 제어신호에 의해 가변레벨로 하는 것도 가능하다.

[실시예 3]

이 실시예에서는 제3도에 도시한 기본구성을 갖는다. 이 실시예에서는 레벨게이트발생회로(2)의 상세한 실시예를 제4도에 도시하고, 레벨판정회로(3)의 상세한 실시예를 제15도에 도시하며, 디텍터(4)의 상세한 실시예를 제16도에 도시한다. 제17도는 제15도의 레벨판정회로의 동작타이밍도이다.

이하, 이 실시예의 동작을 설명한다. 레벨게이트발생회로(2)의 동작은 실시예 1과 마찬가지이므로, 펄스신호 LIMIT Pulse P,N, 게이트펄스신호 High Gate P,N,Low Gate P,N의 6종류의 신호를 레벨게이트발생회로(2)에서 얻는다. 이 신호를 제15도의 레벨판정회로에 입력하여 게이트펄스에 대응하는 모든 펄스를 포함하는 로오데이타(raw date)와 직전의 펄스가 잘못된 펄스인 것을 나타내는 금지신호를 형성한다. 로오데이타는 다음과 같은 방법으로 형성된다. 우선, 실시예 1과 마찬가지로 제로크로스펄스신호가 게이트펄스신호로 추출되는 펄스신호 High Pulse P,N,Low Pulse P,N이 생성된다. 그후, 하이펄스신호 High Pulse가 펄스신호 High Pulse P,N,Low Pulse P,N이 생성된다. 그후, 하이펄스신호 High Pulse가 펄스신호 High Pulse P,N을 OR회로에 인가하는 것에 의해 생성되고, 로우펄스신호 Low Pulse가 펄스신호 Low Pulse P,N을 다른 OR회로에 인가하는 것에 의해 생성된다. 신호 High Pulse 및 Low Pulse는 로오데이타를 얻기 위해 그 안에 포함된 펄스가 고유의 펄스폭을 갖도록 형성화된 후 OR회로에 인가된다. 금지펄스는 로우펄스신호의 펄스가 로우펄스신호의 펄스의 극성과 동일한 하이펄스신호의 펄스에 추종될 때 금지펄스가 발생된다. 더욱 상세하게는 로우펄스신호 Low Pulse, 하이펄스신호 High Pulse 및 D형 프립플롭을 지연시키는 것에 의해 얻어진 지연 로우펄스신호 Delay Low Pulse는 제15도에 도시한 바와 같이 사용되어 금지신호를 발생한다.

이렇게 해서 얻어진 로오데이타와 금지신호는 제16도에 도시한 디텍터에 입력된다. VFO동기회로(16), VFO디텍터(17) 및 D형 플립플롭을 사용해서 VFO클럭에 로오데이타 및 금지신호를 동기시킨다. 그후, VFO클럭에 동기한 로오데이타가 플립플롭으로 구성된 시프트레지스터에서 시프트되는 동안에 금지펄스가 시프트레지스터에 입력되면, 금지펄스발생직전의 비트에서 논리값 “1”을 제16도의 회로구성에 의해 소거한다. 따라서, 시프트레지스터는 로오데이타에서 잘못된 펄스를 제거해서 로오데이타를 전송한다.

이상과 같이 이 실시예에 의하면, 논리값 “1”을 발생할 수 있는 펄스중에 잘못된 펄스만을 제거하는 것에 의해 정확한 리드데이타를 얻을 수가 있다.

여기서, 레벨판정회로(3)과 디텍터(4)는 제15도 및 제16도에 도시한 회로구성으로 되어 있지만, 레벨판정회로(3) 및 디텍터(4)는 로오데이타, 금지신호 및 정확한 리드데이타를 발생할 수 있는 회로 구성이라면 제15도 및 제16도의 회로구성이외의 회로구성이라도 좋은 것은 물론이다. 또, 제15도에 있어서의 SR플립플롭의 구성은 제18도에 도시한 구성으로 변경되어도 본 발명이 의도하는 효과와 동일한 효과를 얻을 수 있다. 이와 같이, 다소의 변경을 실행하는 것에 의해 본 발명과 같은 효과를 얻는 것을 용이하게 추측할 수 있다.

이것은 실시예 1,2에 있어서도 마찬가지이다. 또, 이 실시예에서는 실시예 1,2와 마찬가지로 3개이상의 포지티브 또는 네가티브의 슬라이스레벨을 사용할 수가 있다. 또, 이 실시예에서 사용한 슬라이스레벨을 제어신호에 의해 가변레벨로 하는 것도 가능하다.

또, 제6도에 도시한 시프트레지스터 1 및 0과 마찬가지로 제16도의 시프트레지스터의 단수는 복호방식에 따라서 결정한다. 이상 설명한 바와 같이 본 발명에 의하면, 종래기술에서는 정확한 리드데이타를 얻는 것이 불가능하였지만, 본 발명에서는 파형왜곡이나 낮은 S/N비등을 갖는 저품질의 재생신호에서도 정확한 리드데이타를 얻을 수가 있다. 또한, 본 발명에 따르면, 동일한 진폭레벨을 갖는 노이즈와 신호부분사이를 식별할 수 있게 되어 정확한 신호부분만을 재생신호에서 추출할 수 있게 된다. 이것에 의해 고신뢰, 고성능의 자기기록장치을 얻을 수 있다.

Claims (17)

1. 자기헤드에 의해 기록매체상에 기록되어 있는 재생정보에 의해 얻어지는 재생신호에서 소정수의 슬라이스레벨을 사용해서 여러개의 게이트펄스신호를 발생하는 레벨게이트 발생회로(2), 상기 레벨게이트발생회로(2)에서 출력된 상기 여러개의 게이트펄스신호에 따라서 상기 재생신호의 각 부분이 정확한가 아닌가를 판단하는 레벨판정회로(3)과 상기 레벨판정회로(3)의 판단결과에 따라서 정확한 리드데이타를 발생하는 디텍터(4)를 포함하고, 상기 레벨판정회로는 소정값을 초과하는 신호진폭레벨을 갖는 상기 재생신호의 부분을 정확하다고 판단하고, 상기 소정값과 다른하나의 소정값 사이의 신호진폭레벨을 갖는 상기 재생신호의 부분을 상기 부분과 상기 부분에서 1비트의 거리를 두고 떨어져 다른부분이 서로 반대의 극성으로 될때에만 정확하다고 판단하는 자기기록장치의 신호재생회로.
2. 특허청구의 범위 제1항에 있어서, 상기 디텍터(4)는 2개의 시프트레지스터를 포함하는 자기기록장치의 신호재생회로.
3. 자기헤드에 의해 기록매체상에 기록되어 있는 재생정보에 의해 얻어지는 재생신호에서 소정수의 슬라이스레벨을 사용해서 여러개의 게이트펄스신호를 발생하는 레벨게이트 발생회로(2), 상기 레벨게이트발생회로(2)에서 출력된 상기 여러개의 게이트펄스신호에 따라서 상기 재생신호의 각 부분이 정확한가 아닌가를 판단하는 레벨판정회로(3)과 상기 레벨판정회로(3)의 판단결과에 따라서 정확한 리드데이타를 발생하는 디텍터(4)를 포함하고, 상기 레벨판정회로는 상기 재생신호의 부분이 정확한가 아닌가를 신호진폭레벨과 상기, 부분 및 상기 부분후의 적어도 하나의 다른부분의 각각의 극성에 따라서 판단하는 자기기록장치의 신호재생회로.
4. 특허청구의 범위 제3항에 있어서, 상기 여러개의 슬라이스레벨은 포지티브와 네가티브측상에 각각 설정된 2종류의 슬라이스레벨인 자기기록장치의 신호재생회로.
5. 자기헤드에 의해 기록매체상에 기록되어 있는 재생정보에 의해 얻어지는 재생신호에 소정수의 슬라이스레벨을 사용해서 여러개의 게이트펄스신호에 따라서 레벨게이트 발생회로(2), 상기 레벨게이트발생회로(2)에서 출력된 상기 여러개의 게이트펄스신호에 따라서 상기 재생회로의 각 부분이 정확한가 아닌가를 판단하는 레벨판정회로(3)과 상기 레벨판정회로(3)의 판단결과에 따라서 정확한 리드데이타를 발생하는 디텍터(4)를 포함하고, 상기 여러개의 슬라이스레벨은 포지티브와 네가티브측상에 각각 설정된 2종류의 슬라이스레벨이고, 상기 레벨게이트발생회로는 상기 재생신호를 미분하는 것에 의해 제로크로스 펄스신호(LIMIT Pulse P,N)을 발생하고, 상기 2종류의 슬라이스레벨(6,7)과 리미터(12~15)를 사용해서 4종류의 게이트펄스신호(High Gate P,N,Low Gate P,N)을 발생하는 자기기록장치의 신호재생회로.
6. 특허청구의 범위 제5항에 있어서, 상기 여러개의 슬라이스레벨은 포지티브와 네가티브측상에 각각 설정된 2종류의 슬라이스레벨인 자기기록장치의 신호재생회로.
7. 자기헤드에 의해 기록매체상에 기록되어 있는 재생정보에 의해 얻어지는 재생신호에서 소정수의 슬라이스레벨을 사용해서 여러개의 게이트펄스신호를 발생하는 레벨게이트 발생회로(2), 상기 레벨게이트발생회로(2)에서 출력된 상기 여러개의 게이트펄스신호에 따라서 상기 재생신호의 각 부분이 정확한가 아닌가를 판단하는 레벨판정회로(3)과 상기 레벨판정회로(3)의 판단결과에 따라서 정확한 리드데이타를 발생하는 디텍터(4)를 포함하고, 상기 여러겨의 슬라이스레벨은 포지티브와 네가티브측상에 각각 설정된 2종류의 슬라이스레벨이고, 상기 레벨판정회로(3)은 재로크로스펄스신호가 상기 게이트펄스신호로써 추출된 4개의 펄스신호(High Pulse P,N,Low Pulse P,N)을 얻는 회로부와 상기 4개의 펄스신호에 따라서 VFO클럭신호를 발생하고, 상기 VFO클럭신호와 동기된 4종류의 신호(HP_n,HN_n,LP_n,LN_n)을 생성하는 다른 회로부를 포함하는 자기기록장치의 신호재생회로.
8. 특허청구의 범위 제7항에 있어서, 상기 여러개의 슬라이스레벨은 포지티브와 네가티브측상에 각각 설정된 2종류의 슬라이스레벨인 자기기록장치의 신호재생회로.
9. 자기기록매체상에 기록된 재생정보에 의해 얻어진 아날로그신호를 생성하여 상관된 디지탈데이타를 발생하는 자기기록장치를 포함하는 멀티슬라이스레벨 신호검출회로에 있어서, 여러개의 다른 기준슬라이스레벨을 동시에 생성하고, 상기 재생된 아날로그신호를 상기 다른 기준슬라이스레벨의 각각과 동시에 각각 비교하는 것에 의해 여러개의 게이트펄스신호를 발생하는 레벨발생수단, 상기 레벨발생수단에서 출력된 상기 여러개의 게이트펄스신호에 따라서 상기 아날로그신호의 각 부분이 정확한가 아닌가를 판단하여 판단신호를 발생하는 판정회로수단과 상기 판정회로수단의 판단신호의 결과에 따라서 상기 아날로그신호에 상관된 정확한 리드디지탈데이타를 발생하는 디텍터를 포함하는 멀티슬라이스레벨 신호검출회로.
10. 특허청구의 범위 제9항에 있어서, 상기 레벨발생수단은 하이슬라이스레벨과 로우슬라이스레벨을 적어도 구비한 서로다른 슬라이스레벨을 가지며, 상기 아날로그신호 부분의 극성에 따라서 극성신호를 발생하는 레벨발생수단이고, 상기 판정회로수단은 상기 하이슬라이스레벨을 초과하는 진폭레벨을 갖는 상기 아날로그신호의 부분을 정확하다고 판단하고, 상기 하이슬라이스레벨과 상기 로우슬라이스레벨사이의 신호진폭레벨을 갖는 상기 아날로그신호의 부분을 상기 부분과 상기 부분에서 1비트의 거리를 두고 떨어져 있는 다른부분이 서로 반대의 극성으로 될 때에만 정확하다고 판단하는 판정회로수단인 멀티슬라이스레벨 신호검출회로.
11. 특허청구의 범위 제9항에 있어서, 상기 레벨발생수단은 상기 아날로그신호의 일부분의 극성에 따라서 극성신호를 발생하는 레벨발생수단이고, 상기 판정회로수단은 상기 부분과 상기 부분에서 1비트의 거리를 두고 떨어져 있는 다른부분의 극성신호와 상기 펄스신호에 따라서 상기 아날로그신호의 부분을 정확하다고 판단하는 판정회로수단인 멀티슬라이스레벨 신호검출회로.
12. 특허청구의 범위 제9항에 있어서, 상기 판정회로수단은 상기 아날로그신호의 미분된 제로크로스부분을 각각 나타내는 로오데이타펄스를 발생하고, 또 앞서의 로오데이타펄스가 잘못된 것을 각각 나타내는 금지펄스를 발생하는 판정회로수단인 멀티슬라이스레벨 신호검출회로.
13. 특허청구의 범위 제12항에 있어서, 상기 디텍터수단은 상기 금지펄스에 따라서 어떠한 잘못된 데이타를 제거하는 디텍터수단인 멀티슬라이스레벨 신호검출회로.
14. 특허청구의 범위 제9항에 있어서, 상기 판정회로수단은 1비트의 디지탈데이타에 대응하는 상기 아날로그신호의 일부분을 상기 부분에서 1비트의 거리를 두고 떨어져 있는 상기 부분의 상기 펄스신호에 따라 정확하거나 또는 정확하지 않다고 판단하는 판정회로수단인 멀티슬라이스레벨 신호검출회로.
15. 정보가 기억되는 자기기록매체와 상기 자기기록매체상에 기록된 정보를 재생하는 것에 의해 얻어진 아날로그신호를 발생하는 자기리드헤드를 갖는 자기기록장치에서, 상기 아날로그신호를 대응하는 디지탈신호로 변환하고 상기 아날로그신호내의 노이즈에 의해 발생된 잘못된 펄스를 제거하는 멀티슬라이스레벨 신호검출회로에 있어서, 상기 아날로그신호의 상하 진폭레벨의 양쪽에서 적어도 하이슬라이스레벨 및 로우슬라이스레벨 차기준을 동시에 발생하고, 또 평균레벨진폭의 상하양쪽에서 개별적으로 동시에 상기 하이슬라이스레벨 및 로우슬라이스레벨과 상기 아날로그신호를 비교하여 여러개의 펄스신호를 발생하는 레벨발생수단, 포지티브 및 네가티브방향에서 상기 편균진폭레벨로부터 떨어져서 측정된 것으로, 상기 로우슬라이스레벨과 하이슬라이스레벨의 어느것의 진폭을 초과하는 각각의 상기 아날로그신호에 대응하는 각각의 로오데이타펄스를 발생하여 디지탈펄스 및 노이즈펄스를 수정하도록 대응하는 로오데이타펄스열을 발생하고, 또 상기 평균진폭의 하나의 극성측상의 로우슬라이스레벨펄스가 상기 평균진폭의 상기와 동일한 측상의 하이슬라이스레벨의 바로 다음에 올때마다 금지펄스를 발생하여 진의 로우슬라이스레벨펄스가 노이즈에 의해 잘못된 것을 나타내는 판정회로수단과 상기 금지펄스에 따라서 상기 로오데이타펄스에서 상기 로우슬라이스레벨의 잘못된 노이즈를 제거하여 상기 아날로그신호에 대응하는 정확한 디지탈출력데이타를 발생하는 디텍터수단을 포함하는 멀티슬라이스레벨 신호검출회로.
16. 특허청구의 범위 제15항에 있어서, 상기 디텍터수단은 시프트레지스터와 상기 금지펄스에 따라서 상기 시프트레지스터내의 로우슬라이스레벨의 잘못된 노이즈의 시프트를 방지하는 수단을 포함하는 멀티슬라이스레벨 신호검출장치.
17. 특허청구의 범위 제16항에 있어서, 상기 판정회로수단은 지연로우펄스를 발생하도록 상기 로우슬라이스레벨펄스를 지연시키는 수단과 상기 지연로우펄스를 상기 하이슬라이스레벨펄스와 비교하여 그들의 극성이 동일할때 상기 금지펄스를 발생하는 수단을 포함하는 멀티슬라이스레벨 신호검출회로.

Images