JPS6284688A - オ−トスライス回路 - Google Patents
オ−トスライス回路Info
- Publication number
- JPS6284688A JPS6284688A JP60223463A JP22346385A JPS6284688A JP S6284688 A JPS6284688 A JP S6284688A JP 60223463 A JP60223463 A JP 60223463A JP 22346385 A JP22346385 A JP 22346385A JP S6284688 A JPS6284688 A JP S6284688A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- slice level
- waveform
- binary information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、伝送信号に重畳された２値情報信号。
例えばテレビジジン信号に重畳して伝送される文字放送
信号を波形整形するオートスライス回路に関する。
信号を波形整形するオートスライス回路に関する。
伝送信号に重畳された２値情報信号をスライスして波形
整形し、波形整形された信号をサンプリングするシステ
ムとして１例えば文字放送システムがある。この文字放
送システムは、テレビジ曽ン信号の垂直帰線消去期間の
特定の１ラインに。
整形し、波形整形された信号をサンプリングするシステ
ムとして１例えば文字放送システムがある。この文字放
送システムは、テレビジ曽ン信号の垂直帰線消去期間の
特定の１ラインに。
２値情報信号として構成される文字放送信号を重畳して
順次伝送するものである。受信側においては１文字数送
信号をスライスして抜取り、ディジタル処理して画像情
報をＣＲＴ上書こ表示する。このとき、良好に文字放送
信号をサンプリングするためには、スライスレベルを常
に最適１位置にする必要がある。つまり、波形整形後の
文字放送信号のデユーティ−比を１：１にすることが望
ましい。
順次伝送するものである。受信側においては１文字数送
信号をスライスして抜取り、ディジタル処理して画像情
報をＣＲＴ上書こ表示する。このとき、良好に文字放送
信号をサンプリングするためには、スライスレベルを常
に最適１位置にする必要がある。つまり、波形整形後の
文字放送信号のデユーティ−比を１：１にすることが望
ましい。
そこで、従来第８図に示すオートスライス回路を用いて
、テレビジ曹ン信号に重畳された文字放送４８号の波形
整形図を第９図に示す。
、テレビジ曹ン信号に重畳された文字放送４８号の波形
整形図を第９図に示す。
第８図において、端子Ｔ１＃こは文字放送信号が重畳さ
れたビデオ信号ＶＩＤＥＯ（第９図ａ）が印加さ杵、直
流再生回路（資）でペデスタルレベルがクランプされる
。ここで、上述の文字放送信号の先頭には、クロックラ
ンイン（ＣＲＩ）と称される１６ビツトのビット同期用
信号と、フレーミングコード（ＦＣ）と称される８ビツ
トのフレーム同期用信号が付加されている。ＣＲＩはデ
ユーティ−比１：１の８サイクルの信号で、ＦＣは特定
コードの信号である。
れたビデオ信号ＶＩＤＥＯ（第９図ａ）が印加さ杵、直
流再生回路（資）でペデスタルレベルがクランプされる
。ここで、上述の文字放送信号の先頭には、クロックラ
ンイン（ＣＲＩ）と称される１６ビツトのビット同期用
信号と、フレーミングコード（ＦＣ）と称される８ビツ
トのフレーム同期用信号が付加されている。ＣＲＩはデ
ユーティ−比１：１の８サイクルの信号で、ＦＣは特定
コードの信号である。
クランプされた信号はコンパレータ８１の一方入力端に
与えられ、他方入力端に与えられる積分回路８２からの
参照信号ＲＥＦ （第９図Ｃ）のレベルに従ってスライ
スされる。そして、波形整形されたビデオ信号Ｓｖ（第
９図ｄ）として端子Ｔ、に出力される。上記参照信号Ｒ
ＥＦは、端子Ｔｓに印加されるクロックランインゲート
ＣＲＩＧ（第９図ｂ）によって文字放送信号から抜取ら
れたクロックランインＣＲＩを、積分回路田が積分して
作成している。
与えられ、他方入力端に与えられる積分回路８２からの
参照信号ＲＥＦ （第９図Ｃ）のレベルに従ってスライ
スされる。そして、波形整形されたビデオ信号Ｓｖ（第
９図ｄ）として端子Ｔ、に出力される。上記参照信号Ｒ
ＥＦは、端子Ｔｓに印加されるクロックランインゲート
ＣＲＩＧ（第９図ｂ）によって文字放送信号から抜取ら
れたクロックランインＣＲＩを、積分回路田が積分して
作成している。
つまり、デユーティ−比が１＝１のクロックランインＣ
ＲＩを積分することによって、スライスレベルを設定し
ている。クロックランインゲートＣＲＩＧ以降、つまり
タイミングｔ１以降では、積分回路８２は参照信号ＲＥ
Ｆを保持して、スライスレベルを次の文字放送信号の重
畳期間まで維持する。
ＲＩを積分することによって、スライスレベルを設定し
ている。クロックランインゲートＣＲＩＧ以降、つまり
タイミングｔ１以降では、積分回路８２は参照信号ＲＥ
Ｆを保持して、スライスレベルを次の文字放送信号の重
畳期間まで維持する。
以上のように、従来のオートスライス回路はデユーティ
−比ｌ：・１のクロックランインＣＲＩを積分すること
によってスライスレベルを設定し１文字数送信号を波形
整形していた。
−比ｌ：・１のクロックランインＣＲＩを積分すること
によってスライスレベルを設定し１文字数送信号を波形
整形していた。
そのため、ｆｆｔｆｔ時８２の時定数のバラツキによる
スライスレベルの変動が大きく、伝送系の周波数特性の
影響によってクロックランインＣＲＩが歪んだ場合番こ
は、スライスレベルの精度が悪くなる欠点を有している
。さらに１弱電界時においてはノイズ等により安定性が
悪くなる問題点をも有している。従って、波形整形後の
文字放送信号のデユーティ−比が１＝１とはならず、サ
ンプリングエラーが頻発していた。
スライスレベルの変動が大きく、伝送系の周波数特性の
影響によってクロックランインＣＲＩが歪んだ場合番こ
は、スライスレベルの精度が悪くなる欠点を有している
。さらに１弱電界時においてはノイズ等により安定性が
悪くなる問題点をも有している。従って、波形整形後の
文字放送信号のデユーティ−比が１＝１とはならず、サ
ンプリングエラーが頻発していた。
本発明の目的は、伝送信号に重畳された２値情報信号を
デエーティー比がｌ：１となるよう波形整形する際、高
精度でかつ安定度の曳いスライスレベルで波形整形を行
ないつるオートスライス回路を提供することにある。
デエーティー比がｌ：１となるよう波形整形する際、高
精度でかつ安定度の曳いスライスレベルで波形整形を行
ないつるオートスライス回路を提供することにある。
この発明では、波形整形された２値情報信号の立上りエ
ツジの位相と立下りエツジの位相が等しい時は、２値情
報信号のデユーティ−比が１：１となっていることに着
目し、２値情報信号の立上りエツジの位相及び立下りエ
ツジの位相が一致するように波形整形時のスライスレベ
ルを制御することによりて、上記目的を達成している。
ツジの位相と立下りエツジの位相が等しい時は、２値情
報信号のデユーティ−比が１：１となっていることに着
目し、２値情報信号の立上りエツジの位相及び立下りエ
ツジの位相が一致するように波形整形時のスライスレベ
ルを制御することによりて、上記目的を達成している。
以下１本発明のオートスライス回路に係る実施例につい
て１図面を参照して説明する。
て１図面を参照して説明する。
本発明の一実施例の構成を示す第１図において、端子Ｔ
１には２値情報信号として文字放送信号が重畳されたビ
デオ信号ＶＩＤＥＯが印加され、直流再生回路１０でペ
デスタルレベルがり２ンプされる。クランプされた信号
はコンパレータ１１の一方入力端に与えられ、他方入力
端一こ与えられるＤ／Ａコンバータ１２からの参照信号
ＲＥＦのレベル、即ちスライスレベルに従ってスライス
される。このスライスされたビデオ信号ＶＩＤＥＯは、
波形整形されたビデオ信号Ｓｖとして端子Ｔ、に出力さ
れる。またこのビデオ信号Ｓ■は、立上りエツジ位相検
出回路１３及び立下りエツジ位相検出回路１４に供給さ
れ、夫々立上りエツジ及び立下りエツジの位相を検出す
る。
１には２値情報信号として文字放送信号が重畳されたビ
デオ信号ＶＩＤＥＯが印加され、直流再生回路１０でペ
デスタルレベルがり２ンプされる。クランプされた信号
はコンパレータ１１の一方入力端に与えられ、他方入力
端一こ与えられるＤ／Ａコンバータ１２からの参照信号
ＲＥＦのレベル、即ちスライスレベルに従ってスライス
される。このスライスされたビデオ信号ＶＩＤＥＯは、
波形整形されたビデオ信号Ｓｖとして端子Ｔ、に出力さ
れる。またこのビデオ信号Ｓ■は、立上りエツジ位相検
出回路１３及び立下りエツジ位相検出回路１４に供給さ
れ、夫々立上りエツジ及び立下りエツジの位相を検出す
る。
これらの位相データを受ける制御部１５は、両位相が等
しくなるように上記参照信号ＲＥＦのレベルを設定すべ
（上記Ｄ／Ａコンバータ１２を制御する。立上りエツジ
位相と立下りエツジ位相が等しいときは、デー−ティー
比が１＝１になっているときなので１文字数送信号は最
適なスライスレベルでスライスされたことになる。
しくなるように上記参照信号ＲＥＦのレベルを設定すべ
（上記Ｄ／Ａコンバータ１２を制御する。立上りエツジ
位相と立下りエツジ位相が等しいときは、デー−ティー
比が１＝１になっているときなので１文字数送信号は最
適なスライスレベルでスライスされたことになる。
次に、上記立上りエツジ位相検出回路１３の詳細につい
て、第２図及び第３図を参照して説明する。
て、第２図及び第３図を参照して説明する。
立上りエツジ位相検出回路１３の構成を示す第２図にお
いて、遅延パルス発生部間は８１５ ｆ ａｃ（ｆｓｃ
：色副搬送波周波数）の発振クロックを、夫々位相の
異なる８種類のクロックＣＫＯ−ＣＫ７に変換する。
いて、遅延パルス発生部間は８１５ ｆ ａｃ（ｆｓｃ
：色副搬送波周波数）の発振クロックを、夫々位相の
異なる８種類のクロックＣＫＯ−ＣＫ７に変換する。
上記８／）ｆｓｃのクロックは、波形整形された文字放
送信号のサンプリングクロック周波数に一致するので、
上記り日ツクＣＫＯ、ＣＫ７は文字放送信号の１ビット
期間を８分割した位相を示すことになる。
送信号のサンプリングクロック周波数に一致するので、
上記り日ツクＣＫＯ、ＣＫ７は文字放送信号の１ビット
期間を８分割した位相を示すことになる。
このクロックＣＫＯ〜ＣＫ７は、エツジ検出部３１ヘサ
ンプリングクロツクとして与えられ１文字放送信号中の
クロックランインＣＲＩの各位相をテンブリングする。
ンプリングクロツクとして与えられ１文字放送信号中の
クロックランインＣＲＩの各位相をテンブリングする。
つまり１時間軸方向に配列されたＤ型７リツプ７０ツブ
３１Ｑ〜３１７のデータ入力端子りには、波形整形され
たビデオ信号ＳｖをクロックランインゲートＣＲＩＧで
抜取りて得られたクロック２ンインＣＲＩ （第３図ａ
）が共通に与えられ、クロック入力端子ＣＫにはクロッ
クランインＣＲＩの半周期（１ビット期間）を８位相分
割したクロックＣＫＯ〜ＣＫ７が夫々入力される。夫々
隣合うクリップ７０ツブの反転出力端子Ｑと非反転出力
Ｑの論理積をアンドゲートに旬〜ＡＮ７でとれば、その
出力がクロックランインＣＲＩの立上り位相を示すこと
になる。例えば第３図に示す波形の場合、りｑツクラン
インＣＲＩ （第３図ａ）の立上りエツジは。
３１Ｑ〜３１７のデータ入力端子りには、波形整形され
たビデオ信号ＳｖをクロックランインゲートＣＲＩＧで
抜取りて得られたクロック２ンインＣＲＩ （第３図ａ
）が共通に与えられ、クロック入力端子ＣＫにはクロッ
クランインＣＲＩの半周期（１ビット期間）を８位相分
割したクロックＣＫＯ〜ＣＫ７が夫々入力される。夫々
隣合うクリップ７０ツブの反転出力端子Ｑと非反転出力
Ｑの論理積をアンドゲートに旬〜ＡＮ７でとれば、その
出力がクロックランインＣＲＩの立上り位相を示すこと
になる。例えば第３図に示す波形の場合、りｑツクラン
インＣＲＩ （第３図ａ）の立上りエツジは。
クロックＣＫｏ （第３図ｂ）とＣＫＩ （第３図ｄ）
の立上りエツジの間にあるので、フリップ７０ツブ３１
０の端子Ｑ（第３図Ｃ）はタイミングｔ１ｍ”６ｍ・・
・で１Ｈ”レベルとなり、フリップ７０ツブ３１１の端
子Ｑ（第３図ｅ）はタイミング”ｔ ＊ ｔ６ ＋・・
・で“Ｈ’レベルとなる。従って、アンドグー） ＡＮ
Ｏ（第３図ｆ）からはタイミングｔ、〜’ｌ＊’＃〜ｔ
、の期間＠Ｈ″レベルが出力され、りμツクランインＣ
ＲＩの立上りエツジの位相は、クロックＣＫＱとＣＫ１
の間にあることを検出する。
の立上りエツジの間にあるので、フリップ７０ツブ３１
０の端子Ｑ（第３図Ｃ）はタイミングｔ１ｍ”６ｍ・・
・で１Ｈ”レベルとなり、フリップ７０ツブ３１１の端
子Ｑ（第３図ｅ）はタイミング”ｔ ＊ ｔ６ ＋・・
・で“Ｈ’レベルとなる。従って、アンドグー） ＡＮ
Ｏ（第３図ｆ）からはタイミングｔ、〜’ｌ＊’＃〜ｔ
、の期間＠Ｈ″レベルが出力され、りμツクランインＣ
ＲＩの立上りエツジの位相は、クロックＣＫＱとＣＫ１
の間にあることを検出する。
アンドグー） ＡＮＯ〜・にＮ７の各出力は、エツジ位
相分布検出部諺のカウンタ３２０〜３２７のイネーブル
端子Ｅに入力され、これによりクロックランインＣＢ、
Ｉの立上りエツジ位相に対応するカウンタがカウントア
ツプされる。これらカウンタ３２０〜３２７は、り四ツ
クランインＣＲＩの入力前にリセットパルスＲ８（第３
図ｊ）でリセットされ、イネーブル端子Ｅが′″Ｈ″Ｈ
″レベルクロック入力端子ＣＫに入力したり皇ツクをカ
ウントする。例えば、カウンタ３２０のクロックとして
りａｙりＣＫａ （第３図ｆ）が利用されている。上述
したように、クロ、ツクランインＣＲ，Ｉは８サイクル
の信号であるため上記エツジ位相検出は８回行なわれ、
各カウンタ３２０〜３２７が動作することによって、エ
ツジ検出頻度の多い位相位置のカウンタが所定の値に達
する。このことをオアゲートＯＲＱ〜ＯＲ＋７が検出し
て。
相分布検出部諺のカウンタ３２０〜３２７のイネーブル
端子Ｅに入力され、これによりクロックランインＣＢ、
Ｉの立上りエツジ位相に対応するカウンタがカウントア
ツプされる。これらカウンタ３２０〜３２７は、り四ツ
クランインＣＲＩの入力前にリセットパルスＲ８（第３
図ｊ）でリセットされ、イネーブル端子Ｅが′″Ｈ″Ｈ
″レベルクロック入力端子ＣＫに入力したり皇ツクをカ
ウントする。例えば、カウンタ３２０のクロックとして
りａｙりＣＫａ （第３図ｆ）が利用されている。上述
したように、クロ、ツクランインＣＲ，Ｉは８サイクル
の信号であるため上記エツジ位相検出は８回行なわれ、
各カウンタ３２０〜３２７が動作することによって、エ
ツジ検出頻度の多い位相位置のカウンタが所定の値に達
する。このことをオアゲートＯＲＱ〜ＯＲ＋７が検出し
て。
エツジ位相の分布データとして出力する。第３図り、ｔ
はカウンタ３２０が２個のクロックを計数し。
はカウンタ３２０が２個のクロックを計数し。
これをオアグー） ＯＲｏが検出した場合を示している
。
。
オアグー） ＯＲｏ〜ＯＲ７の出力は位相判定部おに入
力され、ノイズ成分等を考慮した立上りエツジ位相が判
定され１位相データＰＯ〜Ｐ７として出力される。つま
り、ノイズ等の影響によりクロック２ンインＣＲＩのエ
ツジ位相が一定の位相に止どまらない場合には、オアゲ
ートから複数のエツジ位相検出出力がなされること）こ
なるが、この場合には得られたエツジ位相の分布データ
から、中間の位相位置番こあるエツジ位相を検出した立
上りエツジ位相と判定するのである。これにより１位相
検出の精度がノイズ等に影響されることがない。なお。
力され、ノイズ成分等を考慮した立上りエツジ位相が判
定され１位相データＰＯ〜Ｐ７として出力される。つま
り、ノイズ等の影響によりクロック２ンインＣＲＩのエ
ツジ位相が一定の位相に止どまらない場合には、オアゲ
ートから複数のエツジ位相検出出力がなされること）こ
なるが、この場合には得られたエツジ位相の分布データ
から、中間の位相位置番こあるエツジ位相を検出した立
上りエツジ位相と判定するのである。これにより１位相
検出の精度がノイズ等に影響されることがない。なお。
この実施例では、オアグー） ＯＲＯ〜ＯＲ７の位相分
布データをアドレス入力ＡＯ〜Ａ７とし、いずれかｌピ
ッ）が＠１″の位相データＰＯ，Ｐ７をデータ出力Ｄｏ
−Ｄ７とするテーブルＲＯＭによって、上記位相判定部
３３を構成している。
布データをアドレス入力ＡＯ〜Ａ７とし、いずれかｌピ
ッ）が＠１″の位相データＰＯ，Ｐ７をデータ出力Ｄｏ
−Ｄ７とするテーブルＲＯＭによって、上記位相判定部
３３を構成している。
なお、立下りエツジ位相検出回路１４は、上記立上りエ
ツジ位相検出回路１３のクロックランインＣＲＩ入力端
子へインバータを付加することにより。
ツジ位相検出回路１３のクロックランインＣＲＩ入力端
子へインバータを付加することにより。
クロ、クランインＣＲＩの極性を反転するだけで実現で
きる。
きる。
次に、上述のようにして検出された立上り及び立下りエ
ツジの位相データＰＯ−，，Ｐ７を受けて、スライスレ
ベルを制御する制御部１５の動作について、第４図乃至
第６図を参照して説明する。
ツジの位相データＰＯ−，，Ｐ７を受けて、スライスレ
ベルを制御する制御部１５の動作について、第４図乃至
第６図を参照して説明する。
第４図ｂ〜ｄは、スライスレベルが夫々高い。
最適、低い場合に得られるクロックランインＣＲＩの波
形を示し、第４図ａはそのとき得られる位相データＰの
種類を示している。同図から明らかなように、デユーテ
ィ−比が１：１のときは立上り及び立下りエツジ位相が
等しくなるため１位相データが等しくなるように第５図
のフローチャートに従って制御を行なう。
形を示し、第４図ａはそのとき得られる位相データＰの
種類を示している。同図から明らかなように、デユーテ
ィ−比が１：１のときは立上り及び立下りエツジ位相が
等しくなるため１位相データが等しくなるように第５図
のフローチャートに従って制御を行なう。
即ち、制御部１５はステップ８５０で処理を開始し。
ステップ８５１で両エツジの位相データを位相検出回路
１３．１４から取り込む。ステップ８５２では両エツジ
の位相データから位相差を８を法として（ＭＯＤ８）求
める。第４図すを例にとると、立上り及び立下りエツジ
の位相データＰＯ〜Ｐ７として夫々”０００００１００
”、”０００１００００”が得られ、これを大々＠５”
。
１３．１４から取り込む。ステップ８５２では両エツジ
の位相データから位相差を８を法として（ＭＯＤ８）求
める。第４図すを例にとると、立上り及び立下りエツジ
の位相データＰＯ〜Ｐ７として夫々”０００００１００
”、”０００１００００”が得られ、これを大々＠５”
。
１３”に変換し、’５−３ （ＭＯＤ８ ）″を行なり
て１２″を得る。位相差が＠４”未満であればスライス
レベルを下げて、波形整形出力の＠Ｈ”レベルを増加さ
せる（ステップ５５３）。＠４”であれば最適なスライ
スレベルとなっているため、スライスレベルは動かさな
い（ステップ５５４）。一方、＠４′より大きければス
ライスレベルを上げて、波形整形出力の＠Ｌ″レベルを
増加させる（ステップ５５５）。これらスライスレベル
の設定は、 Ｄ／Ａ ：ｙンバータ１２へ＠０２〜“２
５５”のディジタル値をセットし、これをＤ／Ａコンバ
ータ１２が参照信号Ｒ１１）Ｆにディジタル／アナログ
変換することによって実現している。なお、初期値とし
て＠１２８”がＤ／Ａコンバータへセットされている。
て１２″を得る。位相差が＠４”未満であればスライス
レベルを下げて、波形整形出力の＠Ｈ”レベルを増加さ
せる（ステップ５５３）。＠４”であれば最適なスライ
スレベルとなっているため、スライスレベルは動かさな
い（ステップ５５４）。一方、＠４′より大きければス
ライスレベルを上げて、波形整形出力の＠Ｌ″レベルを
増加させる（ステップ５５５）。これらスライスレベル
の設定は、 Ｄ／Ａ ：ｙンバータ１２へ＠０２〜“２
５５”のディジタル値をセットし、これをＤ／Ａコンバ
ータ１２が参照信号Ｒ１１）Ｆにディジタル／アナログ
変換することによって実現している。なお、初期値とし
て＠１２８”がＤ／Ａコンバータへセットされている。
以上の動作はステップ８５６で終了し、１垂直期間毎に
繰り返えされ１文字数送信号のレベル変動に追、従する
。
繰り返えされ１文字数送信号のレベル変動に追、従する
。
上述の説明では、制御部１５がスライスレベルを制御す
るのに１両エツジの位相データＰＯ−Ｐ７の演算結果に
基づいて行なっていたが、第６図１こ示すテーブルデー
タを参照して行なってもよい。同図において、に、Ｕ、
Ｄは夫々スライスレベルヲ保持、上昇、下降させること
を意味する。
るのに１両エツジの位相データＰＯ−Ｐ７の演算結果に
基づいて行なっていたが、第６図１こ示すテーブルデー
タを参照して行なってもよい。同図において、に、Ｕ、
Ｄは夫々スライスレベルヲ保持、上昇、下降させること
を意味する。
以上説明したように、この実施例では立上り及び立下り
エツジの位相を検出して１両位相を一致させるようにス
ライスレベルを２５６段階で制御しているので、高精度
に波形整形が行なえる。また、エツジ位相の検出を８サ
イクル分のクロックランインＣＲＩにより行なっている
ので、ノイズ等の影響によらず安定な波形整形も行ない
つる。
エツジの位相を検出して１両位相を一致させるようにス
ライスレベルを２５６段階で制御しているので、高精度
に波形整形が行なえる。また、エツジ位相の検出を８サ
イクル分のクロックランインＣＲＩにより行なっている
ので、ノイズ等の影響によらず安定な波形整形も行ない
つる。
さらに、この実施例ではスライスレベルをディジタル的
に設定し、これをアナ冒グに変換しているので、スライ
スレベルが経時的に変化することがなく、より安定な波
形整形が行なえる。
に設定し、これをアナ冒グに変換しているので、スライ
スレベルが経時的に変化することがなく、より安定な波
形整形が行なえる。
次に１本発明の他の実施例を第７図に示して。
その説明をする。なお、第７図において第１図と同一機
能を有する部分には、同一符号を付して説明を省略する
。
能を有する部分には、同一符号を付して説明を省略する
。
この実施例は、第１図１こ示す立上り及び立下りエツジ
位相検出回路１３．１４を一つのエツジ位相検出回路１
６にしたことを特徴とする。つまり、立上り又は立下り
エツジ位相の検出は、上述のように１０ツクランインＣ
ＲＩの極性を反転してやればよい。そこで、１垂直周期
毎に制御部１５から出力される切替信号ＳＷをイクスク
ルーシブオアゲートの一方入力とし、クロックランイン
ＣＲＩを他方入力とすることによって、極性反転を１垂
直周期で実現している。
位相検出回路１３．１４を一つのエツジ位相検出回路１
６にしたことを特徴とする。つまり、立上り又は立下り
エツジ位相の検出は、上述のように１０ツクランインＣ
ＲＩの極性を反転してやればよい。そこで、１垂直周期
毎に制御部１５から出力される切替信号ＳＷをイクスク
ルーシブオアゲートの一方入力とし、クロックランイン
ＣＲＩを他方入力とすることによって、極性反転を１垂
直周期で実現している。
この実施例によれば、２垂直周期でしか立上り及び立下
りエツジの位相検出を行なえないものの。
りエツジの位相検出を行なえないものの。
エツジ位相検出回路の回路規模を縮小できる利点を有す
る。
る。
なお１本発明は文字放送システムに限定されるものでは
ない。
ない。
本発明によれば、伝送信号に重畳された２値情報信号を
、高精度かつ高安定に波形整形できるので、２値情報信
号を正確にサンプリングすることが可能となる。
、高精度かつ高安定に波形整形できるので、２値情報信
号を正確にサンプリングすることが可能となる。
第１図は本発明のオートスライス回路に係る一実施例を
示す回路図、第２図は第１図に示す一実施例の一部の詳
細を示す回路図、第３図は第２図に示す回路の動作を説
明する波形図、第４図乃至第６図は一実施例の動作を説
明する図、第７図は本発明の他の実施例を示す回路図、
第８図は従来のオートスライス回路を示す回路図、第９
図は第８図に示す回路の動作を説明する波形図である。 １１・・・コンパレータ １２・・・Ｄ／Ａコン
バータ１３・・・立上りエツジ位相検出回路 １４・・・立下りエツジ位相検出回路 １５・・・制御部 第１図 第２図 第３図 ｄ、仰Ｐ １０１１１２１申国山１０１１１２１３１・
国中１０１１＋２ｈｌ・ｌ５１６１７１０１１４ 図 第５図
示す回路図、第２図は第１図に示す一実施例の一部の詳
細を示す回路図、第３図は第２図に示す回路の動作を説
明する波形図、第４図乃至第６図は一実施例の動作を説
明する図、第７図は本発明の他の実施例を示す回路図、
第８図は従来のオートスライス回路を示す回路図、第９
図は第８図に示す回路の動作を説明する波形図である。 １１・・・コンパレータ １２・・・Ｄ／Ａコン
バータ１３・・・立上りエツジ位相検出回路 １４・・・立下りエツジ位相検出回路 １５・・・制御部 第１図 第２図 第３図 ｄ、仰Ｐ １０１１１２１申国山１０１１１２１３１・
国中１０１１＋２ｈｌ・ｌ５１６１７１０１１４ 図 第５図
Claims (1)
- 【特許請求の範囲】 ２値情報信号が重畳された到来伝送信号を、所定のスラ
イスレベルで波形整形する波形整形手段と、 この波形整形手段で波形整形された２値情報信号の立上
り及び立下りエッジの位相を、基準クロックの位相と比
較して検出する位相検出手段と、位相検出手段から出力
される立上り及び立下りエッジの位相関係に基づき、両
エッジの位相が等しくなるよう前記波形整形手段のスラ
イスレベルを制御するスライスレベル制御手段とを具備
したことを特徴とするオートスライス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223463A JPS6284688A (ja) | 1985-10-09 | 1985-10-09 | オ−トスライス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60223463A JPS6284688A (ja) | 1985-10-09 | 1985-10-09 | オ−トスライス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6284688A true JPS6284688A (ja) | 1987-04-18 |
Family
ID=16798542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60223463A Pending JPS6284688A (ja) | 1985-10-09 | 1985-10-09 | オ−トスライス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6284688A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250587A (ja) * | 1988-08-12 | 1990-02-20 | Hitachi Ltd | 映像信号処理回路 |
| US5627595A (en) * | 1990-06-23 | 1997-05-06 | Telefunken | Sdystem for transmitting and decoding biphase data, in particular for VPS |
| US6281934B1 (en) | 1998-05-27 | 2001-08-28 | Mitsubishi Electric System Lsi Design Corporation | Data slicing device and data slicing method for extracting data from a signal |
-
1985
- 1985-10-09 JP JP60223463A patent/JPS6284688A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250587A (ja) * | 1988-08-12 | 1990-02-20 | Hitachi Ltd | 映像信号処理回路 |
| US5627595A (en) * | 1990-06-23 | 1997-05-06 | Telefunken | Sdystem for transmitting and decoding biphase data, in particular for VPS |
| US6281934B1 (en) | 1998-05-27 | 2001-08-28 | Mitsubishi Electric System Lsi Design Corporation | Data slicing device and data slicing method for extracting data from a signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970005216B1 (ko) | 위상 검출기 | |
| US4887279A (en) | Timing measurement for jitter display | |
| US5003564A (en) | Digital signal clamp circuitry | |
| JPH06343027A (ja) | 信号遷移改善装置 | |
| JPS6284688A (ja) | オ−トスライス回路 | |
| EP0927492A1 (en) | A delay correction circuit | |
| US4974063A (en) | Video signal processing device | |
| JPH0638667B2 (ja) | ゲート制御回路 | |
| JPS6284686A (ja) | オ−トスライス回路 | |
| EP0249987A2 (en) | Vertical driving pulse generating circuit | |
| JP2721691B2 (ja) | 水平期間識別装置 | |
| JPH07170500A (ja) | データサンプリング方法 | |
| JPS6123494A (ja) | ビデオ信号再生装置 | |
| JPS6399684A (ja) | 文字放送受信装置 | |
| JP2857396B2 (ja) | 同期信号発生回路 | |
| JPH0453153B2 (ja) | ||
| JPH0423877B2 (ja) | ||
| JPS6116678A (ja) | フイ−ルド同期信号発生回路 | |
| JPS625551B2 (ja) | ||
| JPS6125386A (ja) | ビデオ信号再生装置 | |
| JPS61144181A (ja) | サンプリングロツク再生回路 | |
| JPS61147678A (ja) | 画像信号補正装置 | |
| JPH06141199A (ja) | フレーム同期信号検出回路 | |
| JPS6078A (ja) | ピ−ク値ホ−ルドメ−タ回路 | |
| JPS61289782A (ja) | サンプリングクロツク再生回路 |