JPH06343027A - 信号遷移改善装置 - Google Patents
信号遷移改善装置Info
- Publication number
- JPH06343027A JPH06343027A JP3242555A JP24255591A JPH06343027A JP H06343027 A JPH06343027 A JP H06343027A JP 3242555 A JP3242555 A JP 3242555A JP 24255591 A JP24255591 A JP 24255591A JP H06343027 A JPH06343027 A JP H06343027A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- transition
- control
- derivative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
- H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/142—Edging; Contouring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/646—Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Pulse Circuits (AREA)
- Networks Using Active Elements (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 緩やかな信号遷移を急峻な信号遷移に改善す
る信号遷移改善装置を提供する。 【構成】 入力信号（Ｃ）を入力する一方、所定量（Ｔ
３）遅延された入力信号に対して遅延されていない信
号、制御可能な量だけ遅延された信号又は制御可能な量
だけ進められた信号を出力する出力端子を有する遅延回
路（１〜１３）と、この遅延回路を制御するための制御
回路（１５〜２３）とが設けられている。この制御回路
は制御信号を得るために入力信号（Ｃ）の２次導関数を
計算する。この制御信号の符号は、入力信号を遅延する
必要がないか、遅延すべきか又は進めるべきかを示す。
また、この制御信号の振幅は入力信号が遅延又は進めら
れるべき量を示す。
る信号遷移改善装置を提供する。 【構成】 入力信号（Ｃ）を入力する一方、所定量（Ｔ
３）遅延された入力信号に対して遅延されていない信
号、制御可能な量だけ遅延された信号又は制御可能な量
だけ進められた信号を出力する出力端子を有する遅延回
路（１〜１３）と、この遅延回路を制御するための制御
回路（１５〜２３）とが設けられている。この制御回路
は制御信号を得るために入力信号（Ｃ）の２次導関数を
計算する。この制御信号の符号は、入力信号を遅延する
必要がないか、遅延すべきか又は進めるべきかを示す。
また、この制御信号の振幅は入力信号が遅延又は進めら
れるべき量を示す。
Description
【０００１】
【産業上の利用分野】この発明は、緩やかな遷移を伴う
信号を入力する入力端子と急峻な遷移を持つ信号を出力
する出力端子とを有するような信号遷移改善装置に関す
る。
信号を入力する入力端子と急峻な遷移を持つ信号を出力
する出力端子とを有するような信号遷移改善装置に関す
る。
【０００２】
【従来の技術】このような信号遷移改善装置は、例え
ば、米国特許第4777385 号に開示されている。この従来
の装置の制御手段は遷移検出器を有し、該検出器は所定
の値より大きな傾斜を持つ信号遷移を検出した際に出力
信号を出力するようになっている。そして、この遷移検
出器の出力信号がカウンタを起動し、与えられたクロッ
ク信号により決まる速度で「０」から「８」までの計数
を行う。また、この装置の遅延手段は、縦続接続された
８個の遅延段と、上記カウンタに制御されてその中間タ
ップと、最後の４個の遅延段の出力端子と、最初の４個
の遅延段の入力端子とを順次当該信号遷移改善装置の出
力端子に結合するマルチプレクサとを有している。
ば、米国特許第4777385 号に開示されている。この従来
の装置の制御手段は遷移検出器を有し、該検出器は所定
の値より大きな傾斜を持つ信号遷移を検出した際に出力
信号を出力するようになっている。そして、この遷移検
出器の出力信号がカウンタを起動し、与えられたクロッ
ク信号により決まる速度で「０」から「８」までの計数
を行う。また、この装置の遅延手段は、縦続接続された
８個の遅延段と、上記カウンタに制御されてその中間タ
ップと、最後の４個の遅延段の出力端子と、最初の４個
の遅延段の入力端子とを順次当該信号遷移改善装置の出
力端子に結合するマルチプレクサとを有している。
【０００３】しかしながら、遷移検出器を使用すると以
下のような問題が生じる。即ち、ノイズが発生した際
に、遷移検出器が信号遷移のない箇所で遷移を検出する
可能性がある。また、遷移が小さい場合は遅く検出され
たり又は全く検出されなかったりする。ここで、もし連
続した線による画像において、ある時は遷移が検出され
たり又他の時は遷移が検出されなかったりすると、（例
えば、縦方向の輪郭線等の場合）急峻化された遷移と緩
やかな遷移とが互いの下に表示されることになるので、
目で見える構造が現れるであろうことに注意されたい。
また、当該信号遷移改善装置がデジタル装置である場合
には、遷移はクロックパルスの際にしか検出することが
できない。このことは、上記検出が連続した画像線にお
いて同一のクロックパルス上にないと、目障りなジッタ
の原因となる。
下のような問題が生じる。即ち、ノイズが発生した際
に、遷移検出器が信号遷移のない箇所で遷移を検出する
可能性がある。また、遷移が小さい場合は遅く検出され
たり又は全く検出されなかったりする。ここで、もし連
続した線による画像において、ある時は遷移が検出され
たり又他の時は遷移が検出されなかったりすると、（例
えば、縦方向の輪郭線等の場合）急峻化された遷移と緩
やかな遷移とが互いの下に表示されることになるので、
目で見える構造が現れるであろうことに注意されたい。
また、当該信号遷移改善装置がデジタル装置である場合
には、遷移はクロックパルスの際にしか検出することが
できない。このことは、上記検出が連続した画像線にお
いて同一のクロックパルス上にないと、目障りなジッタ
の原因となる。
【０００４】更に、上記遷移検出器の出力信号は計数を
行うためにカウンタを起動するのみであって、その鮮鋭
化の残りの処理は遷移の程度には無関係であるので、元
の遷移の中間点で、ある振幅と幅を持つ遷移の間だけ鮮
鋭化された遷移が発生されることになるという問題が生
じる。
行うためにカウンタを起動するのみであって、その鮮鋭
化の残りの処理は遷移の程度には無関係であるので、元
の遷移の中間点で、ある振幅と幅を持つ遷移の間だけ鮮
鋭化された遷移が発生されることになるという問題が生
じる。
【０００５】米国特許第4758891 号はビデオ信号の立上
がり及び立下り時間を改善する方法及び装置を開示して
おり、そこにおいては入力ビデオ信号の縁部が、急峻化
された信号を出力する出力端子を最初はある固定量遅延
された信号（未だ遷移を受けていない信号）を入力する
ように切り換え、次いである固定量進められた信号（上
記遷移が完了した信号）を入力するように順次切り換え
ることにより、急峻化される。上記の切換順序は、前記
の入力ビデオ信号の１次及び２次導関数の積の符号であ
る制御信号により制御される。もしこの装置がデジタル
装置である場合は、上記の符号関数制御信号はクロック
パルスにおいてのみしかその値を変化させることができ
ない。そして、急峻化された信号は遅延されていないビ
デオ信号か、ある固定量遅延されたビデオ信号か、又は
ある固定量進められたビデオ信号のいずれかでしか有り
得ないから、前記の符号関数の値の変化が連続した画像
線において同一のクロックパルス上にない場合は当該装
置における制御信号の時間離散性により妨害的なジッタ
効果が引き起こされる可能性がある。
がり及び立下り時間を改善する方法及び装置を開示して
おり、そこにおいては入力ビデオ信号の縁部が、急峻化
された信号を出力する出力端子を最初はある固定量遅延
された信号（未だ遷移を受けていない信号）を入力する
ように切り換え、次いである固定量進められた信号（上
記遷移が完了した信号）を入力するように順次切り換え
ることにより、急峻化される。上記の切換順序は、前記
の入力ビデオ信号の１次及び２次導関数の積の符号であ
る制御信号により制御される。もしこの装置がデジタル
装置である場合は、上記の符号関数制御信号はクロック
パルスにおいてのみしかその値を変化させることができ
ない。そして、急峻化された信号は遅延されていないビ
デオ信号か、ある固定量遅延されたビデオ信号か、又は
ある固定量進められたビデオ信号のいずれかでしか有り
得ないから、前記の符号関数の値の変化が連続した画像
線において同一のクロックパルス上にない場合は当該装
置における制御信号の時間離散性により妨害的なジッタ
効果が引き起こされる可能性がある。
【０００６】
【発明の目的及び概要】従って、この発明の一つの目的
は上述したような諸問題の少なくとも幾つかを解消する
ような信号遷移改善装置を提供することにある。
は上述したような諸問題の少なくとも幾つかを解消する
ような信号遷移改善装置を提供することにある。
【０００７】この目的を達成するため、本発明による信
号遷移改善装置は、緩やかな遷移を伴う入力信号を入力
する入力端子と急峻化された遷移を持つ出力信号を出力
する出力端子とを有する信号遷移改善装置において、上
記装置の入力端子に結合された入力端子と、制御信号入
力端子と、所定量遅延された前記入力信号に対して遅延
されていないか、制御可能な量だけ進められているか、
又は制御可能な量だけ遅延されている前記入力信号の変
形信号を前記装置の出力端子に供給する出力端子とを有
する遅延手段と、制御信号を前記制御信号入力端子に供
給するための制御信号出力端子を有する一方前記入力信
号に関する情報を持つ信号を入力するように結合される
と共にこの情報信号の２次導関数を得る微分手段を含む
ような制御手段であって、前記微分手段の出力端子は前
記制御信号出力端子に結合され、前記制御信号の符号は
前記入力信号が前記遅延手段により遅延されるべきでな
いか、進められるべきか、又は遅延されるべきであるか
を制御し、前記制御信号の振幅は前記入力信号が前記遅
延手段により遅延され又は進められるべき量を制御する
制御手段と、を具備することを特徴としている。
号遷移改善装置は、緩やかな遷移を伴う入力信号を入力
する入力端子と急峻化された遷移を持つ出力信号を出力
する出力端子とを有する信号遷移改善装置において、上
記装置の入力端子に結合された入力端子と、制御信号入
力端子と、所定量遅延された前記入力信号に対して遅延
されていないか、制御可能な量だけ進められているか、
又は制御可能な量だけ遅延されている前記入力信号の変
形信号を前記装置の出力端子に供給する出力端子とを有
する遅延手段と、制御信号を前記制御信号入力端子に供
給するための制御信号出力端子を有する一方前記入力信
号に関する情報を持つ信号を入力するように結合される
と共にこの情報信号の２次導関数を得る微分手段を含む
ような制御手段であって、前記微分手段の出力端子は前
記制御信号出力端子に結合され、前記制御信号の符号は
前記入力信号が前記遅延手段により遅延されるべきでな
いか、進められるべきか、又は遅延されるべきであるか
を制御し、前記制御信号の振幅は前記入力信号が前記遅
延手段により遅延され又は進められるべき量を制御する
制御手段と、を具備することを特徴としている。
【０００８】上記情報信号は処理すべき信号自身であっ
てもよいが、処理すべき信号が色（クロミナンス）信号
である場合には輝度信号であってもよい。更に他の例と
しては、上記情報信号は両クロミナンス信号（及び輝度
信号）の組合せでもよい。
てもよいが、処理すべき信号が色（クロミナンス）信号
である場合には輝度信号であってもよい。更に他の例と
しては、上記情報信号は両クロミナンス信号（及び輝度
信号）の組合せでもよい。
【０００９】本発明は、入力信号の（又は関連する信号
の）２次導関数は、その零交差がサンプル位置に一致し
なくても、常に遷移の中間に零交差を持つという事実を
利用している。従って、２次導関数は米国特許第477738
5 号に記載された遷移検出器よりも正確な遷移位置の標
識を与えることができる。
の）２次導関数は、その零交差がサンプル位置に一致し
なくても、常に遷移の中間に零交差を持つという事実を
利用している。従って、２次導関数は米国特許第477738
5 号に記載された遷移検出器よりも正確な遷移位置の標
識を与えることができる。
【００１０】米国特許第4758891 号に記載された装置と
比較すると、本発明による振幅／符号の組合せ制御信号
も当該信号遷移改善装置がデジタル装置として構成され
た場合はクロックパルス時にしかその値を変化させるこ
とができない。しかしながら、本発明による回路により
入力ビデオ信号が遅延され又は進められた量は、原理的
に、本発明における制御信号の振幅が呈し得るのと同様
に多数の値をとり得るから、制御信号の時間的離散性に
起因するジッタ効果は本発明の回路においては事実上無
い。
比較すると、本発明による振幅／符号の組合せ制御信号
も当該信号遷移改善装置がデジタル装置として構成され
た場合はクロックパルス時にしかその値を変化させるこ
とができない。しかしながら、本発明による回路により
入力ビデオ信号が遅延され又は進められた量は、原理的
に、本発明における制御信号の振幅が呈し得るのと同様
に多数の値をとり得るから、制御信号の時間的離散性に
起因するジッタ効果は本発明の回路においては事実上無
い。
【００１１】本発明の好適な実施例によれば、前記制御
手段が前記微分手段の出力端子と前記制御信号出力端子
との間に配置された増幅器とリミタとの直列接続を更に
有している。上記増幅器によれば小さな遷移でも正確に
処理することができ、一方上記リミタはこの制御信号が
入力信号の最大遷移期間の半分に対応するものより大と
ならないことを保証する。例えば、ＰＡＬテレビジョン
伝送系においてはこの最大遷移期間は800 nsにも達す
る。複数規格用の受信機においては、上記リミタは好ま
しくは規格に依存するように設計するとよい。
手段が前記微分手段の出力端子と前記制御信号出力端子
との間に配置された増幅器とリミタとの直列接続を更に
有している。上記増幅器によれば小さな遷移でも正確に
処理することができ、一方上記リミタはこの制御信号が
入力信号の最大遷移期間の半分に対応するものより大と
ならないことを保証する。例えば、ＰＡＬテレビジョン
伝送系においてはこの最大遷移期間は800 nsにも達す
る。複数規格用の受信機においては、上記リミタは好ま
しくは規格に依存するように設計するとよい。
【００１２】制御手段が遷移の大きさに影響されないこ
とを保証する他の方法によれば、前記制御手段が前記微
分手段の出力端子に結合された被除数入力端子と、前記
情報信号の１次導関数を入力すべく結合された除数入力
端子と、前記制御信号出力端子に結合された出力端子と
を有する除算器を更に具備する。この除算により遷移の
大きさは除算されて除かれる。
とを保証する他の方法によれば、前記制御手段が前記微
分手段の出力端子に結合された被除数入力端子と、前記
情報信号の１次導関数を入力すべく結合された除数入力
端子と、前記制御信号出力端子に結合された出力端子と
を有する除算器を更に具備する。この除算により遷移の
大きさは除算されて除かれる。
【００１３】また、本発明の好ましい実施例において
は、前記遅延手段が複数のタップを持つ遅延線と、各々
がこれらタップの中の一つを対応する出力端子に選択的
に結合する第１及び第２のマルチプレクサと、これらマ
ルチプレクサの出力端子に結合される一方前記装置の出
力端子に結合された出力端子を持つ補間器とを具備す
る。遅延線の隣接するタップを選択することが可能な２
つのマルチプレクサを使用し且つこれらマルチプレクサ
の出力を補間する補間器を使用することにより、遅延手
段により発生される遅延は最早デジタルの実施例におい
てはサンプル周波数に依存せず及び／又は遅延線のタッ
プ数にも依存しないので、２次導関数の算出により得ら
れる利点を十分に利用することができる。
は、前記遅延手段が複数のタップを持つ遅延線と、各々
がこれらタップの中の一つを対応する出力端子に選択的
に結合する第１及び第２のマルチプレクサと、これらマ
ルチプレクサの出力端子に結合される一方前記装置の出
力端子に結合された出力端子を持つ補間器とを具備す
る。遅延線の隣接するタップを選択することが可能な２
つのマルチプレクサを使用し且つこれらマルチプレクサ
の出力を補間する補間器を使用することにより、遅延手
段により発生される遅延は最早デジタルの実施例におい
てはサンプル周波数に依存せず及び／又は遅延線のタッ
プ数にも依存しないので、２次導関数の算出により得ら
れる利点を十分に利用することができる。
【００１４】また、本発明がデジタル技術と同様にアナ
ログ技術を用いても構成することができることは言うま
でもない。
ログ技術を用いても構成することができることは言うま
でもない。
【００１５】以下、本発明の上記特徴及び他の特徴を図
面及び実施例等を参照して説明する。
面及び実施例等を参照して説明する。
【００１６】
【実施例】図１は本発明を説明するのに有用な曲線を示
している。この図のＡには太い実線及び破線で描かれた
２つの入力信号が示され、これら信号は互いにサンプル
間隔の半分だけシフトされている。また、これらに対応
する急峻化された信号が細線で各々示されている。この
図のＢには上記入力信号に対応する１次導関数が、又Ｃ
には２次導関数が示されている。ここで、図１は曲線を
示しているが、サンプル系においては、値は水平軸上に
示されたサンプル時点でのみ利用することができること
に注意されたい。好ましい実施例においては信号はサン
プルされるものとする。
している。この図のＡには太い実線及び破線で描かれた
２つの入力信号が示され、これら信号は互いにサンプル
間隔の半分だけシフトされている。また、これらに対応
する急峻化された信号が細線で各々示されている。この
図のＢには上記入力信号に対応する１次導関数が、又Ｃ
には２次導関数が示されている。ここで、図１は曲線を
示しているが、サンプル系においては、値は水平軸上に
示されたサンプル時点でのみ利用することができること
に注意されたい。好ましい実施例においては信号はサン
プルされるものとする。
【００１７】図２は、色遷移改善装置（ＣＴＩ）として
使用される本発明による信号遷移改善装置の簡単な実施
例を示している。この場合、色信号Ｃは縦続接続された
遅延セル１、３、５、７、９および11に供給される。こ
れら遅延セルの各出力信号及び前記入力信号Ｃ自身がマ
ルチプレクサ13の入力端子に印加される。上記色信号
Ｃ、又は例えば色信号及び／又は輝度信号の両方の組合
せのような色信号Ｃ中の遷移に関する情報を有するよう
な何らかの他の信号が、第１の微分回路15と絶対値判定
器17と第２の微分回路19とを含む制御回路に供給され
る。もし望むならば、図に破線で示すように上記第２の
微分回路19の出力信号を直接前記マルチプレクサ13用の
制御信号として使用することができる。しかしながら、
該回路のより良好な制御を達成するには、本発明の好ま
しい実施例は第２の微分回路19の出力端子とマルチプレ
クサ13の制御入力端子との間に増幅器21とリミタ23とを
含むようにする。このリミタ23は上記制御信号が前記入
力信号の最大遷移期間の半分に対応するものよりも大き
くならないことを保証する。例えば、ＰＡＬテレビジョ
ン伝送系においては、この最大遷移期間は約800ns にも
達する。この期間は他の伝送系においては異なるから、
好ましくは系情報信号Ｓをリミタ23に印加して、このリ
ミタを当該ＣＴＩ装置を組み込んだテレビジョン装置に
より受信される信号の種類に適応させる。
使用される本発明による信号遷移改善装置の簡単な実施
例を示している。この場合、色信号Ｃは縦続接続された
遅延セル１、３、５、７、９および11に供給される。こ
れら遅延セルの各出力信号及び前記入力信号Ｃ自身がマ
ルチプレクサ13の入力端子に印加される。上記色信号
Ｃ、又は例えば色信号及び／又は輝度信号の両方の組合
せのような色信号Ｃ中の遷移に関する情報を有するよう
な何らかの他の信号が、第１の微分回路15と絶対値判定
器17と第２の微分回路19とを含む制御回路に供給され
る。もし望むならば、図に破線で示すように上記第２の
微分回路19の出力信号を直接前記マルチプレクサ13用の
制御信号として使用することができる。しかしながら、
該回路のより良好な制御を達成するには、本発明の好ま
しい実施例は第２の微分回路19の出力端子とマルチプレ
クサ13の制御入力端子との間に増幅器21とリミタ23とを
含むようにする。このリミタ23は上記制御信号が前記入
力信号の最大遷移期間の半分に対応するものよりも大き
くならないことを保証する。例えば、ＰＡＬテレビジョ
ン伝送系においては、この最大遷移期間は約800ns にも
達する。この期間は他の伝送系においては異なるから、
好ましくは系情報信号Ｓをリミタ23に印加して、このリ
ミタを当該ＣＴＩ装置を組み込んだテレビジョン装置に
より受信される信号の種類に適応させる。
【００１８】図３は、本発明による信号遷移改善装置に
使用される制御回路の他の例を示している。この例にお
いては、第１の微分回路15の出力端子は第２の微分回路
19の入力端子と除算器25の除数入力端子（Ｂ）とに結合
されており、第２の微分回路19の出力端子はこの除算器
25の被除数入力端子（Ａ）に結合されている。上記除算
器25は図２に示した増幅器21及びリミタ23の機能を付加
的に果たすようにしてもよい。この除算器25の出力端子
は前記マルチプレクサ13の制御入力端子に結合される。
上記除算により、遷移の大きさが除算されてしまうの
で、小さな遷移でも不利にならない。
使用される制御回路の他の例を示している。この例にお
いては、第１の微分回路15の出力端子は第２の微分回路
19の入力端子と除算器25の除数入力端子（Ｂ）とに結合
されており、第２の微分回路19の出力端子はこの除算器
25の被除数入力端子（Ａ）に結合されている。上記除算
器25は図２に示した増幅器21及びリミタ23の機能を付加
的に果たすようにしてもよい。この除算器25の出力端子
は前記マルチプレクサ13の制御入力端子に結合される。
上記除算により、遷移の大きさが除算されてしまうの
で、小さな遷移でも不利にならない。
【００１９】図４は、本発明による信号遷移改善装置に
使用される遅延回路の他の例を示している。この場合
は、入力信号Ｃは遅延線27に印加される。この遅延線27
の入力信号は乗算器29において係数(1/2 - d) により乗
算された後、加算器33に印加される。また、遅延線27の
出力信号は乗算器31において係数(1/2 + d) により乗算
された後、上記加算器33に印加される。この加算器は当
該信号遷移改善装置の出力信号を出力する。ここで、上
記「ｄ」の値は「-1/2」と「+1/2」との間にあり、制御
回路、即ち図２のリミタ23又は図３の除算器25、により
供給される。
使用される遅延回路の他の例を示している。この場合
は、入力信号Ｃは遅延線27に印加される。この遅延線27
の入力信号は乗算器29において係数(1/2 - d) により乗
算された後、加算器33に印加される。また、遅延線27の
出力信号は乗算器31において係数(1/2 + d) により乗算
された後、上記加算器33に印加される。この加算器は当
該信号遷移改善装置の出力信号を出力する。ここで、上
記「ｄ」の値は「-1/2」と「+1/2」との間にあり、制御
回路、即ち図２のリミタ23又は図３の除算器25、により
供給される。
【００２０】図５は、本発明による信号遷移改善装置の
他の好ましい実施例を示している。ここでは、遅延回路
が縦続接続された24個の遅延セルT1、T2、T3、T4、…、
T21、T22 、T23 及びT24 と、各々が遅延線T1…T24 の
タップを選択する２つのマルチプレクサ13A 、13B を有
している。また、簡単な構成では加算器33からなる補間
器が上記マルチプレクサ13A 及び13B の出力信号を平均
し、この補間結果が当該信号遷移改善装置の出力信号を
形成する。両マルチプレクサ13A 、13B が同一のタップ
を選択した場合は、図２に示した単一のマルチプレクサ
のみを持つ実施例におけるのと同一の結果が得られる。
しかしながら、マルチプレクサ13A 、13B が隣接するタ
ップを選択する場合は、これらのタップにおける信号の
平均が加算器33により出力される。したがって、２つの
サンプル点の間の値も利用することが可能である。マル
チプレクサ13A 、13B の出力を加算して２で除算するだ
けでなく、２つの乗算器29及び31をも有するより複雑な
構成の補間器により重みの付けられた平均が得られるよ
うにすれば、より高度の緻密さを得ることが可能であ
る。上記マルチプレクサ13A 、13B 及び、もし使用され
るならば乗算器29、31は制御ユニット35により制御され
る。該制御ユニットは切り下げられた２次導関数をマル
チプレクサ13A に印加する第１の出力端子と、切り上げ
られた２次導関数をマルチプレクサ13B に印加する第２
の出力端子と、「１」から２次導関数の分数部分を減じ
たものを乗算器29に印加する第３の出力端子と、２次導
関数の分数部分を乗算器31に印加する第４の出力端子と
を有する。ここで、「切り上げる」及び「切り下げる」
なる表現では２次導関数の符号を無視する、即ち、「-
2.5」を切り下げると「-2」であり、切り上げると「-
3」となる。この制御ユニット35は２次導関数をリミタ2
3から入力する。この場合、加算器33は乗算器29、31の
出力信号を単純に合計する。
他の好ましい実施例を示している。ここでは、遅延回路
が縦続接続された24個の遅延セルT1、T2、T3、T4、…、
T21、T22 、T23 及びT24 と、各々が遅延線T1…T24 の
タップを選択する２つのマルチプレクサ13A 、13B を有
している。また、簡単な構成では加算器33からなる補間
器が上記マルチプレクサ13A 及び13B の出力信号を平均
し、この補間結果が当該信号遷移改善装置の出力信号を
形成する。両マルチプレクサ13A 、13B が同一のタップ
を選択した場合は、図２に示した単一のマルチプレクサ
のみを持つ実施例におけるのと同一の結果が得られる。
しかしながら、マルチプレクサ13A 、13B が隣接するタ
ップを選択する場合は、これらのタップにおける信号の
平均が加算器33により出力される。したがって、２つの
サンプル点の間の値も利用することが可能である。マル
チプレクサ13A 、13B の出力を加算して２で除算するだ
けでなく、２つの乗算器29及び31をも有するより複雑な
構成の補間器により重みの付けられた平均が得られるよ
うにすれば、より高度の緻密さを得ることが可能であ
る。上記マルチプレクサ13A 、13B 及び、もし使用され
るならば乗算器29、31は制御ユニット35により制御され
る。該制御ユニットは切り下げられた２次導関数をマル
チプレクサ13A に印加する第１の出力端子と、切り上げ
られた２次導関数をマルチプレクサ13B に印加する第２
の出力端子と、「１」から２次導関数の分数部分を減じ
たものを乗算器29に印加する第３の出力端子と、２次導
関数の分数部分を乗算器31に印加する第４の出力端子と
を有する。ここで、「切り上げる」及び「切り下げる」
なる表現では２次導関数の符号を無視する、即ち、「-
2.5」を切り下げると「-2」であり、切り上げると「-
3」となる。この制御ユニット35は２次導関数をリミタ2
3から入力する。この場合、加算器33は乗算器29、31の
出力信号を単純に合計する。
【００２１】図1Cに戻って、２次導関数の符号及び振幅
が、信号が遅延されるべきか又は進められるべきかを、
及び信号が遅延又は進められる量を判定するためにどの
ように使用することができるかを示す。
が、信号が遅延されるべきか又は進められるべきかを、
及び信号が遅延又は進められる量を判定するためにどの
ように使用することができるかを示す。
【００２２】図１のＣにおいて、２次導関数の振幅及び
符号は、零により示される中間タップから計算して何の
タップ位置が出力端子に結合されるべきかを示してい
る。２次導関数の正の値は中間タップの右側におけるタ
ップ位置（「過去」からの値を与える）の番号を示し、
２次導関数の負の値は中間タップの左側におけるタップ
位置（「未来」からの値を与える）の番号を示す。実線
の入力曲線を追跡すると、時刻ｔ＝１においては２次導
関数は＋２であるので２つの時点だけ早い値がとられ
る。時刻ｔ＝２においては２次導関数は＋４であるの
で、４つの時点だけ早い値がとられる。時刻ｔ＝５にお
いては、２次導関数は＋５であるから、５つの時点だけ
早い値がとられる。また、時刻ｔ＝６においては２次導
関数は＋２であるので、２つの時点だけ早い値がとられ
る（図１のＡにおける矢印A1参照）。時刻ｔ＝７におい
ては２次導関数は−２であるので、２つの時点だけ遅い
値がとられる（図１のＡにおける矢印A2参照）。時刻ｔ
＝８においては２次導関数は−５であるので、５つの時
点だけ遅い値がとられる。ここで、サンプル時点でない
時刻ｔ＝6.5 においては２次導関数が零交差を呈し、入
力信号の遷移の中間点を示すことに注意されたい。本発
明によれば、急峻化された出力信号が緩やかな入力信号
にこの時点で正確に交差する。
符号は、零により示される中間タップから計算して何の
タップ位置が出力端子に結合されるべきかを示してい
る。２次導関数の正の値は中間タップの右側におけるタ
ップ位置（「過去」からの値を与える）の番号を示し、
２次導関数の負の値は中間タップの左側におけるタップ
位置（「未来」からの値を与える）の番号を示す。実線
の入力曲線を追跡すると、時刻ｔ＝１においては２次導
関数は＋２であるので２つの時点だけ早い値がとられ
る。時刻ｔ＝２においては２次導関数は＋４であるの
で、４つの時点だけ早い値がとられる。時刻ｔ＝５にお
いては、２次導関数は＋５であるから、５つの時点だけ
早い値がとられる。また、時刻ｔ＝６においては２次導
関数は＋２であるので、２つの時点だけ早い値がとられ
る（図１のＡにおける矢印A1参照）。時刻ｔ＝７におい
ては２次導関数は−２であるので、２つの時点だけ遅い
値がとられる（図１のＡにおける矢印A2参照）。時刻ｔ
＝８においては２次導関数は−５であるので、５つの時
点だけ遅い値がとられる。ここで、サンプル時点でない
時刻ｔ＝6.5 においては２次導関数が零交差を呈し、入
力信号の遷移の中間点を示すことに注意されたい。本発
明によれば、急峻化された出力信号が緩やかな入力信号
にこの時点で正確に交差する。
【００２３】次に、他方の入力信号に対して半サンプル
期間遅れている点線の入力曲線を追跡すると、時刻ｔ＝
６においては２次導関数は＋３であるから、３つの時点
だけ早い値がとられる（図１のＡにおける矢印A3参
照）。時刻ｔ＝７においては２次導関数は零交差を呈す
るから、出力信号は入力信号に等しくする。時刻ｔ＝８
においては２次導関数は−３であるから、３つの時点だ
け遅い値がとられる（図１のＡにおける矢印A4参照）。
本発明によれば、入力信号における半サンプル期間の遅
れは出力信号において正確に半サンプル期間の遅れをも
たらすから、制御信号の時間離散性に起因するジッタ効
果は事実上無い。図１のＣに示した信号が前記の第２の
微分回路19により供給される場合は、増幅器21の適切な
増幅係数は1.5 であり、結果として正の最大値12及び負
の最大値-12 が得られ、これら値は遅延回路の12タップ
位置分の最大遅れ及び12タップ分の最大進みに各々相当
する。
期間遅れている点線の入力曲線を追跡すると、時刻ｔ＝
６においては２次導関数は＋３であるから、３つの時点
だけ早い値がとられる（図１のＡにおける矢印A3参
照）。時刻ｔ＝７においては２次導関数は零交差を呈す
るから、出力信号は入力信号に等しくする。時刻ｔ＝８
においては２次導関数は−３であるから、３つの時点だ
け遅い値がとられる（図１のＡにおける矢印A4参照）。
本発明によれば、入力信号における半サンプル期間の遅
れは出力信号において正確に半サンプル期間の遅れをも
たらすから、制御信号の時間離散性に起因するジッタ効
果は事実上無い。図１のＣに示した信号が前記の第２の
微分回路19により供給される場合は、増幅器21の適切な
増幅係数は1.5 であり、結果として正の最大値12及び負
の最大値-12 が得られ、これら値は遅延回路の12タップ
位置分の最大遅れ及び12タップ分の最大進みに各々相当
する。
【００２４】上記において、増幅器21の増幅係数は（通
常のように）無次元の数ではなく、最下位ビット(LSB)
のステップ数にわたるサンプル期間の数の時間シフトと
して規定されることに注意されたい。デジタル系のクロ
ック周波数が13.5 MHzである場合は、各サンプル期間は
74nsである。ＰＡＬテレビジョン伝送系における最大遷
移期間は約800 nsに達するから、所望の最大時間シフト
は約±400 nsに達し、したがって時間シフトの全範囲を
カバーするには74nsの約６LSB ステップ分で十分であ
る。これらの６LSB ステップを図１のＣに示す曲線の最
大振幅と比較すると、「１」なる増幅係数で十分であ
り、リミタ23が当該曲線の「６」を越える部分を切除す
ればよいことがわかる。実際の実施例においては、上記
増幅係数は「0.25」、「0.50」、「１」及び「２」なる
値から選択することができる。最後に述べた場合には、
前記リミタ23は図１のＣにおける曲線のうちの振幅が
「３」を越える部分の間に動作する。
常のように）無次元の数ではなく、最下位ビット(LSB)
のステップ数にわたるサンプル期間の数の時間シフトと
して規定されることに注意されたい。デジタル系のクロ
ック周波数が13.5 MHzである場合は、各サンプル期間は
74nsである。ＰＡＬテレビジョン伝送系における最大遷
移期間は約800 nsに達するから、所望の最大時間シフト
は約±400 nsに達し、したがって時間シフトの全範囲を
カバーするには74nsの約６LSB ステップ分で十分であ
る。これらの６LSB ステップを図１のＣに示す曲線の最
大振幅と比較すると、「１」なる増幅係数で十分であ
り、リミタ23が当該曲線の「６」を越える部分を切除す
ればよいことがわかる。実際の実施例においては、上記
増幅係数は「0.25」、「0.50」、「１」及び「２」なる
値から選択することができる。最後に述べた場合には、
前記リミタ23は図１のＣにおける曲線のうちの振幅が
「３」を越える部分の間に動作する。
【００２５】更に、図１のＣにおいて、増幅係数が
「２」であり、ｔ＝２において２次導関数が「＋４」の
場合は、「２ｘ４＝８」が「６」に制限され、６時点前
の値が急峻化された出力信号の対応する値を得るために
とられる。
「２」であり、ｔ＝２において２次導関数が「＋４」の
場合は、「２ｘ４＝８」が「６」に制限され、６時点前
の値が急峻化された出力信号の対応する値を得るために
とられる。
【００２６】図６は、本発明による信号遷移改善装置の
動作を改善するための補正回路を具備する制御回路を示
している。ここで、ある方向への第１の遷移にその反対
方向への第２の遷移が接近して後続した場合には、これ
らの遷移の中の一方を急峻化するために使用される２次
導関数が他方の遷移を越えるような値をとるべく指示す
る可能性があるので、エラーが発生し得ることが分かっ
た。かくして、２次導関数を、現在の位置と第２の遷移
が第１の遷移を引き継ぐ位置との間の距離に動的に制限
することが望ましいことが判った。さらに、上記の後者
の位置は前記の第１微分回路15により得られる１次導関
数における零交差により示されることが判った。この零
交差位置を決定するために、符号抽出回路61が第１微分
回路15の出力端子に接続されている。この符号抽出回路
(SGN)61 の出力は直接及び遅延装置(D)63 を介して排他
的論理和(EXOR)回路65の各入力端子に供給される。この
遅延装置(D)63 は、例えば、２クロックパルス分の遅延
を行う。排他的論理和回路65の出力は、その入力信号が
１次導関数における零交差点の反対側から各々派生して
いる場合には論理値「１」であり、かくして２つの反対
方向の向きの遷移の間の変化（遷移）を示す。この場
合、雑音の影響を低減するため、排他的論理和回路65の
出力は、１次導関数信号の絶対値が値「３」を越える場
合、即ち零交差が真の零交差である場合、にのみ使用さ
れる。この目的のため、絶対値判定器17の出力がしきい
値回路67に供給され、該回路の出力は絶対値が「３」を
越える場合にのみ「１」となる。勿論、他のしきい値も
同様にして使用することが可能である。排他的論理和回
路65の出力としきい値回路67の出力とはアンド回路69に
おいて組み合わされて、雑音の影響を除去する。
動作を改善するための補正回路を具備する制御回路を示
している。ここで、ある方向への第１の遷移にその反対
方向への第２の遷移が接近して後続した場合には、これ
らの遷移の中の一方を急峻化するために使用される２次
導関数が他方の遷移を越えるような値をとるべく指示す
る可能性があるので、エラーが発生し得ることが分かっ
た。かくして、２次導関数を、現在の位置と第２の遷移
が第１の遷移を引き継ぐ位置との間の距離に動的に制限
することが望ましいことが判った。さらに、上記の後者
の位置は前記の第１微分回路15により得られる１次導関
数における零交差により示されることが判った。この零
交差位置を決定するために、符号抽出回路61が第１微分
回路15の出力端子に接続されている。この符号抽出回路
(SGN)61 の出力は直接及び遅延装置(D)63 を介して排他
的論理和(EXOR)回路65の各入力端子に供給される。この
遅延装置(D)63 は、例えば、２クロックパルス分の遅延
を行う。排他的論理和回路65の出力は、その入力信号が
１次導関数における零交差点の反対側から各々派生して
いる場合には論理値「１」であり、かくして２つの反対
方向の向きの遷移の間の変化（遷移）を示す。この場
合、雑音の影響を低減するため、排他的論理和回路65の
出力は、１次導関数信号の絶対値が値「３」を越える場
合、即ち零交差が真の零交差である場合、にのみ使用さ
れる。この目的のため、絶対値判定器17の出力がしきい
値回路67に供給され、該回路の出力は絶対値が「３」を
越える場合にのみ「１」となる。勿論、他のしきい値も
同様にして使用することが可能である。排他的論理和回
路65の出力としきい値回路67の出力とはアンド回路69に
おいて組み合わされて、雑音の影響を除去する。
【００２７】アンド回路69の出力は左側シフトレジスタ
71と右側シフトレジスタ73との縦続接続に供給される。
図を簡略化するため、各シフトレジスタは５つの部分の
みを有するように図示されている。この補正回路の種々
の回路要素による遅延は、シフトレジスタ内の「１」と
２つのシフトレジスタ71、73の境界との間の距離が２つ
の遷移の間の変化（遷移）と現在位置との間の距離に等
しくなるように設計される。この補正回路の動作は、左
側シフトレジスタ71内の「１」が正、即ち２次導関数の
上限、を示す一方、右側シフトレジスタ73内の「１」が
負、即ち２次導関数の下限、を示す如くである。左側シ
フトレジスタ71の内容はその並列入力端子が該シフトレ
ジスタ71の並列出力端子に結合された正デコーダ75によ
り、図示の内容が結果として２次導関数に対する正の上
限が「＋３」となり、２つのシフトレジスタ71、73の境
界から「５」の距離にある付加的な「１」は無視され
る、という具合に解釈される。右側シフトレジスタ73の
内容はその並列入力端子がシフトレジスタ73の並列出力
端子に結合された負デコーダ77により、図示の内容が結
果として２次導関数に対する負の下限が「−４」とな
る、という具合に解釈される。
71と右側シフトレジスタ73との縦続接続に供給される。
図を簡略化するため、各シフトレジスタは５つの部分の
みを有するように図示されている。この補正回路の種々
の回路要素による遅延は、シフトレジスタ内の「１」と
２つのシフトレジスタ71、73の境界との間の距離が２つ
の遷移の間の変化（遷移）と現在位置との間の距離に等
しくなるように設計される。この補正回路の動作は、左
側シフトレジスタ71内の「１」が正、即ち２次導関数の
上限、を示す一方、右側シフトレジスタ73内の「１」が
負、即ち２次導関数の下限、を示す如くである。左側シ
フトレジスタ71の内容はその並列入力端子が該シフトレ
ジスタ71の並列出力端子に結合された正デコーダ75によ
り、図示の内容が結果として２次導関数に対する正の上
限が「＋３」となり、２つのシフトレジスタ71、73の境
界から「５」の距離にある付加的な「１」は無視され
る、という具合に解釈される。右側シフトレジスタ73の
内容はその並列入力端子がシフトレジスタ73の並列出力
端子に結合された負デコーダ77により、図示の内容が結
果として２次導関数に対する負の下限が「−４」とな
る、という具合に解釈される。
【００２８】正デコーダ75の出力は、前述したテレビジ
ョン伝送規格に依存する初期設定用の正の制限値PLと共
に、最小値判定器(MIN)79 に供給され、該判定器は２次
導関数に対するより一層制限的な正の制限値を選択す
る。負デコーダ77の出力は、テレビジョン伝送規格に依
存する初期設定用の負の制限値NLと共に、最大値判定器
(MAX)81 に供給され、該判定器は２次導関数に対するよ
り一層制限的な負の制限値を選択する。
ョン伝送規格に依存する初期設定用の正の制限値PLと共
に、最小値判定器(MIN)79 に供給され、該判定器は２次
導関数に対するより一層制限的な正の制限値を選択す
る。負デコーダ77の出力は、テレビジョン伝送規格に依
存する初期設定用の負の制限値NLと共に、最大値判定器
(MAX)81 に供給され、該判定器は２次導関数に対するよ
り一層制限的な負の制限値を選択する。
【００２９】最後に、選択器(SEL)83 は２次導関数信号
が MIN回路79及び MAX回路81により与えられる２つの制
限値の間にある場合は該２次導関数信号を選択し、２次
導関数信号が MIN回路79により与えられるその上限を越
える場合は該 MIN回路79の出力を選択し、２次導関数信
号が MAX回路81により与えられるその負の制限値より小
さい場合は該 MAX回路81の出力を選択する。
が MIN回路79及び MAX回路81により与えられる２つの制
限値の間にある場合は該２次導関数信号を選択し、２次
導関数信号が MIN回路79により与えられるその上限を越
える場合は該 MIN回路79の出力を選択し、２次導関数信
号が MAX回路81により与えられるその負の制限値より小
さい場合は該 MAX回路81の出力を選択する。
【００３０】尚、上述したシフトレジスタ71、73が一緒
に単一のシフトレジスタを形成するようにしてもよく、
MIN 回路79、 MAX回路81及び SEL回路83の機能は、２つ
の上限値の中の小さい方及び２つの下限値の中の大きい
方により制限を行う他の形式のしきい値回路により実行
するようにしてもよい。また、当業者にとっては上述し
た実施例から種々の他の変形例を開発することが可能で
あることは明らかであり、従って上述した実施例は本発
明の最小限の範囲を示すに過ぎず本発明の範囲を制限す
るものと解釈してはならない。
に単一のシフトレジスタを形成するようにしてもよく、
MIN 回路79、 MAX回路81及び SEL回路83の機能は、２つ
の上限値の中の小さい方及び２つの下限値の中の大きい
方により制限を行う他の形式のしきい値回路により実行
するようにしてもよい。また、当業者にとっては上述し
た実施例から種々の他の変形例を開発することが可能で
あることは明らかであり、従って上述した実施例は本発
明の最小限の範囲を示すに過ぎず本発明の範囲を制限す
るものと解釈してはならない。
【図１】 図１は、本発明を説明するために有用な種々
の曲線を示す波形図、
の曲線を示す波形図、
【図２】 図２は、本発明による信号遷移改善装置の第
１実施例を示すブロック図、
１実施例を示すブロック図、
【図３】 図３は、本発明による信号遷移改善装置に用
いられる制御回路の他の例を示すブロック図、
いられる制御回路の他の例を示すブロック図、
【図４】 図４は、本発明による信号遷移改善装置に用
いられる遅延回路の他の例を示すブロック図、
いられる遅延回路の他の例を示すブロック図、
【図５】 図５は、本発明による信号遷移改善装置の好
ましい実施例を示すブロック図、
ましい実施例を示すブロック図、
【図６】 図６は、本発明による信号遷移改善装置の動
作を改善するための補正回路を具備する制御回路の一例
を示すブロック図である。
作を改善するための補正回路を具備する制御回路の一例
を示すブロック図である。
１、２、３、５、７、９、１１…遅延セル １３…マルチプレクサ １５…第１の微
分回路 １７…絶対値判定器 １９…第２の微
分回路 ２１…増幅器 ２３…リミタ
分回路 １７…絶対値判定器 １９…第２の微
分回路 ２１…増幅器 ２３…リミタ
Claims (8)
- 【請求項１】 緩やかな遷移を伴う入力信号を入力する
入力端子と急峻化された遷移を持つ出力信号を出力する
出力端子とを有する信号遷移改善装置において、 前記装置の入力端子に結合された入力端子と、制御信号
入力端子と、所定量遅延された前記入力信号に対して遅
延されていないか、制御可能な量だけ進められている
か、又は制御可能な量だけ遅延されている前記入力信号
の変形信号を前記装置の出力端子に供給する出力端子と
を有する遅延手段と、 制御信号を前記制御信号入力端子に供給するための制御
信号出力端子を有する一方、前記入力信号に関する情報
を持つ信号を入力するように結合されると共にこの情報
信号の２次導関数を得る微分手段を含むような制御手段
であって、前記微分手段の出力端子は前記制御信号出力
端子に結合され、前記制御信号の符号は前記入力信号が
前記遅延手段により遅延されるべきでないか、進められ
るべきか、又は遅延されるべきであるかを制御し、前記
制御信号の振幅は前記入力信号が前記遅延手段により遅
延され又は進められるべき量を制御する制御手段と、を
具備することを特徴とする信号遷移改善装置。 - 【請求項２】 請求項１に記載の信号遷移改善装置にお
いて、前記制御手段は前記微分手段の出力端子と前記制
御信号出力端子との間に配置された増幅器とリミタとの
直列接続を更に含むことを特徴とする信号遷移改善装
置。 - 【請求項３】 請求項１に記載の信号遷移改善装置にお
いて、前記制御手段は前記微分手段の出力端子に結合さ
れた被除数入力端子と、前記情報信号の１次導関数を入
力すべく結合された除数入力端子と、前記制御信号出力
端子に結合された出力端子とを有する除算器を更に含ん
でいることを特徴とする信号遷移改善装置。 - 【請求項４】 請求項１又は請求項２又は請求項３に記
載の信号遷移改善装置において、前記遅延手段は遅延線
と混合回路とを有し、該混合回路は前記遅延線の入力端
子及び出力端子に各々結合された第１入力端子及び第２
入力端子と、前記制御信号出力端子に結合された制御入
力端子とを有していることを特徴とする信号遷移改善装
置。 - 【請求項５】 請求項１又は請求項２又は請求項３に記
載の信号遷移改善装置において、前記遅延手段は複数の
タップを持つ遅延線と、各々がこれらタップの中の一つ
を対応する出力端子に選択的に結合する第１及び第２の
マルチプレクサと、これらマルチプレクサの出力端子に
結合される一方前記装置の出力端子に結合された出力端
子を持つ補間器とを具備することを特徴とする信号遷移
改善装置。 - 【請求項６】 請求項１に記載の信号遷移改善装置にお
いて、前記微分手段は第１の微分器と、絶対値形成器
と、前記情報信号の前記２次導関数を出力する第２の微
分器との直列結合を具備することを特徴とする信号遷移
改善装置。 - 【請求項７】 請求項６に記載の信号遷移改善装置にお
いて、前記制御手段は、前記第１の微分器により供給さ
れる１次導関数における零交差に応じて前記２次導関数
を動的に制限して前記制御信号を得るようにする補正回
路を更に含んでいることを特徴とする信号遷移改善装
置。 - 【請求項８】 請求項７に記載の信号遷移改善装置にお
いて、前記補正回路が、 前記第１の微分器に結合され、前記１次導関数における
零交差に応じて零交差信号を出力する手段と、 前記零交差信号を直列に入力するシフトレジスタ手段
と、 前記シフトレジスタの並列出力端子に結合され、制限値
を形成するデコード手段と、 前記第２の微分器と前記デコード手段とに結合され、前
記２次導関数を前記制限値に依存して制限する制限手段
と、を具備することを特徴とする信号遷移改善装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP90202551 | 1990-09-27 | ||
| NL90202551.9 | 1990-09-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06343027A true JPH06343027A (ja) | 1994-12-13 |
| JP3452591B2 JP3452591B2 (ja) | 2003-09-29 |
Family
ID=8205128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24255591A Expired - Fee Related JP3452591B2 (ja) | 1990-09-27 | 1991-08-28 | 信号遷移改善装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5196736A (ja) |
| EP (1) | EP0478024B1 (ja) |
| JP (1) | JP3452591B2 (ja) |
| KR (1) | KR100247878B1 (ja) |
| DE (1) | DE69116966T2 (ja) |
| ES (1) | ES2085955T3 (ja) |
| FI (1) | FI913869A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2675455B2 (ja) * | 1991-06-28 | 1997-11-12 | 三洋電機株式会社 | 可変遅延装置 |
| US5304854A (en) * | 1992-02-03 | 1994-04-19 | Rca Thomson Licensing Corporation | Signal transient improvement circuit |
| DE4214949A1 (de) * | 1992-05-06 | 1993-11-11 | Nokia Deutschland Gmbh | Anordnung zur zeitlichen Detektion einer Signalflanke eines auf einer Übertragungsleitung übertragenen elektrischen Signals |
| US5374964A (en) * | 1993-08-04 | 1994-12-20 | Matsushita Electric Corporation Of America | Circuit and method for controlling abnormally slow transitions in color television signals |
| JP3557722B2 (ja) * | 1995-06-14 | 2004-08-25 | 三菱電機株式会社 | 走査速度変調回路 |
| WO1998009443A1 (en) * | 1996-08-26 | 1998-03-05 | Philips Electronics N.V. | Sharpness control |
| DE19639572A1 (de) * | 1996-09-26 | 1998-04-02 | Philips Patentverwaltung | Verfahren und Anordnung zur Farbkantenversteilerung |
| JP2000312302A (ja) * | 1999-02-24 | 2000-11-07 | Canon Inc | 輪郭強調装置及び画像形成装置及び画像信号処理方法及び画像形成方法 |
| US6285203B1 (en) | 1999-06-14 | 2001-09-04 | Micron Technology, Inc. | Test system having alignment member for aligning semiconductor components |
| US6600517B1 (en) | 2000-03-07 | 2003-07-29 | Koninklijke Philips Electronics N.V. | System and method for improving the sharpness of a video image |
| WO2001069918A1 (en) * | 2000-03-15 | 2001-09-20 | Koninklijke Philips Electronics N.V. | Video-apparatus with peaking filter |
| DE10301260B4 (de) * | 2003-01-15 | 2007-01-18 | Infineon Technologies Ag | Schaltungsanordnung zur Aufbereitung eines Binärsignals und Offset-Kompensationsschaltung mit der Schaltungsanordnung |
| US7271851B2 (en) * | 2003-01-16 | 2007-09-18 | Samsung Electronics Co., Ltd. | Adaptive color transient improvement |
| US7483081B2 (en) * | 2005-10-27 | 2009-01-27 | Mediatek Inc. | Edge compensated feature detector and method thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3752916A (en) * | 1971-09-30 | 1973-08-14 | Ellanin Investments | Method and apparatus for improving the horizontal sharpness of electronically scanned images |
| US4030121A (en) * | 1975-12-02 | 1977-06-14 | Faroudja Y C | Video crispener |
| JPS6031302B2 (ja) * | 1977-12-19 | 1985-07-22 | ソニー株式会社 | 色信号の周波数特性改善回路 |
| CA1219338A (en) * | 1983-07-27 | 1987-03-17 | Rca Corporation | Signal processing circuit |
| US4758891A (en) * | 1986-10-20 | 1988-07-19 | North American Philips Consumer Electronics Corp. | Method and apparatus for improving the rise and fall time of a video signal |
| US4777385A (en) * | 1987-02-09 | 1988-10-11 | Rca Licensing Corporation | Signal transient improvement circuit |
| JPH01300791A (ja) * | 1988-05-30 | 1989-12-05 | Matsushita Electric Ind Co Ltd | 色トランジェント改善装置 |
-
1991
- 1991-08-15 FI FI913869A patent/FI913869A/fi not_active Application Discontinuation
- 1991-08-16 EP EP91202095A patent/EP0478024B1/en not_active Expired - Lifetime
- 1991-08-16 ES ES91202095T patent/ES2085955T3/es not_active Expired - Lifetime
- 1991-08-16 DE DE69116966T patent/DE69116966T2/de not_active Expired - Fee Related
- 1991-08-26 US US07/749,791 patent/US5196736A/en not_active Expired - Fee Related
- 1991-08-28 JP JP24255591A patent/JP3452591B2/ja not_active Expired - Fee Related
- 1991-09-20 KR KR1019910016525A patent/KR100247878B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP3452591B2 (ja) | 2003-09-29 |
| DE69116966T2 (de) | 1996-09-12 |
| FI913869A (fi) | 1992-03-28 |
| FI913869A0 (fi) | 1991-08-15 |
| US5196736A (en) | 1993-03-23 |
| ES2085955T3 (es) | 1996-06-16 |
| KR100247878B1 (ko) | 2000-03-15 |
| EP0478024A1 (en) | 1992-04-01 |
| DE69116966D1 (de) | 1996-03-21 |
| EP0478024B1 (en) | 1996-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3452591B2 (ja) | 信号遷移改善装置 | |
| US4618890A (en) | Digital audio synchronizing system with mute time switching function | |
| US4652907A (en) | Apparatus for adaptively controlling a video signal recursive filter | |
| JP2761349B2 (ja) | 映像信号の遷移領域の強調装置及び制御方法 | |
| US4510521A (en) | Circuit for adjusting the amplitude of a color signal | |
| US4412339A (en) | Zero-crossing interpolator to reduce isochronous distortion in a digital FSK modem | |
| JPS62130092A (ja) | 色輪郭の精細度増大用回路配置 | |
| US4456992A (en) | Method and apparatus for enhancing the probability of error-free reception of digital signals | |
| JPH0693780B2 (ja) | 信号処理回路 | |
| US4570126A (en) | FM Demodulator using interpolation to approximate zero crossings | |
| US4403245A (en) | Method and circuit for time-correction of digital switching signals | |
| US4833524A (en) | System for two-dimensional blending of transitions between a color video picture signal and a background color signal | |
| EP0461896A2 (en) | Digital signal processing system | |
| US6028461A (en) | Clock adjusting circuit and method to adjust a delay value of a clock input signal | |
| JPH04223789A (ja) | 信号スロープ急峻化回路配置 | |
| EP0328207B1 (en) | Color television signal decoding circuit | |
| JPH0638667B2 (ja) | ゲート制御回路 | |
| JPS6145627Y2 (ja) | ||
| JPS6284688A (ja) | オ−トスライス回路 | |
| JPH07184228A (ja) | デジタルａｃｃ回路 | |
| JP2565178B2 (ja) | 非線形フィルタ | |
| JP2760255B2 (ja) | 画質補正装置 | |
| JP2523746B2 (ja) | 輪郭改善回路 | |
| JPH0795857B2 (ja) | 画質改善回路 | |
| JP2802711B2 (ja) | 輪郭補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011025 |
|
| LAPS | Cancellation because of no payment of annual fees |