JPH1091127A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH1091127A
JPH1091127A JP8267828A JP26782896A JPH1091127A JP H1091127 A JPH1091127 A JP H1091127A JP 8267828 A JP8267828 A JP 8267828A JP 26782896 A JP26782896 A JP 26782896A JP H1091127 A JPH1091127 A JP H1091127A
Authority
JP
Japan
Prior art keywords
signal
dot clock
horizontal
video
screen size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8267828A
Other languages
English (en)
Other versions
JP3220023B2 (ja
Inventor
Takashi Shimizu
孝 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26782896A priority Critical patent/JP3220023B2/ja
Priority to US08/932,278 priority patent/US6043803A/en
Publication of JPH1091127A publication Critical patent/JPH1091127A/ja
Application granted granted Critical
Publication of JP3220023B2 publication Critical patent/JP3220023B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery

Abstract

(57)【要約】 【課題】 液晶表示装置において、接続したコンピュー
タの違いによるドットクロックのずれを自動的に最適な
状態に調整する。 【解決手段】 画面サイズ検出回路16は、映像信号と
無信号レベルを比較し、有効な映像信号の水平方向の開
始位置および終了位置を検出する。その値をもとにマイ
クロコンピュータ15は画面の実測解像度を計算し、ま
た、水平同期信号と垂直同期信号とから推定した信号源
の水平解像度を理論解像度とし、実測解像度と理論解像
度とを比較し、それらが一致するようにドットクロック
を調整する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、陰極管表示装置と
差し換え可能にコンピュータに接続できるようにした液
晶表示装置に関し、特に、映像信号の基準となるドット
クロックが異なる信号源に対し、液晶表示装置側で再生
したドットクロックの発振周波数を自動的に最適値に調
整する機能をもった液晶表示装置に関する。
【0002】
【従来の技術】図3に、従来の液晶表示装置の構成を示
す。通常コンピュータやワークステーションからは、水
平同期信号と、垂直同期信号と、アナログの映像信号
R,G,Bとが表示装置に入力される。信号源のコンピ
ュータやワークステーションのドットクロックは、機種
や解像度によって様々であり、例をあげると、次の表1
のようになる。
【0003】
【表1】
【0004】従来の液晶表示装置では、マイクロコンピ
ュータ35は水平同期信号および垂直同期信号を一定時
間計測し、水平周波数および垂直周波数を計算し、表1
のようなテーブルから、接続されているコンピュータの
機種を推定し、そのコンピュータに対応したドットクロ
ックを再生するようにPLL(Phase Locked Loop)回
路34を制御する。A/D変換器31は、映像信号をP
LL回路34で再生したドットクロックでサンプリング
し、デジタル信号に変換する。データ処理回路32はデ
ジタル信号に変換された映像信号を液晶表示ユニット3
3で表示できるようにタイミング等を整える。
【0005】しかし、接続するコンピュータの機種や装
置によって、ドットクロックが微妙に異なる場合があ
る。そのような場合、従来は、使用者が表示を目視して
確認しながら、にじみや色ずれ、ゆらぎなどが無くなる
ようにスイッチなどでドットクロックの周波数を調整し
ていた。
【0006】この手動調整を自動化した液晶表示装置と
して、特開平7−160222号公報に示す装置があ
る。この装置においては、接続したコンピュータから特
定の調整用映像信号を入力し、1水平周期間1ドット単
位でA/D変換した画像データが正しいが否か判断し、
ドットクロックの周波数を変化させながらすべて正しい
画像データとなった時に適正なドットクロックとしてい
る。
【0007】
【発明が解決しようとする課題】前記の如く、従来の液
晶表示装置においては、映像信号の基準となるドットク
ロックの周波数が、コンピュータなどの映像信号源と、
液晶表示装置とで微妙にずれていた場合、目視にてにじ
みやゆらぎがなくなるように、液晶表示装置側のドット
クロックを手動で調整する必要がある。
【0008】また特開平7−160222号公報に示す
装置においては、自動調整化をはかってはいるが、コン
ピュータが特定の調整用映像信号を出力する必要があ
る。
【0009】そこで、本発明は、このような問題点を解
決するためのもので、コンピュータに接続してその映像
信号を表示する際に、特定の調整用映像信号を用いるこ
となくドットクロックの周波数を自動的に調整する液晶
表示装置を実現することを目的とする。
【0010】
【課題を解決するための手段】本発明の液晶表示装置
は、図1に示すように、同期信号に基づき映像信号に同
期したドットクロックを再生するとともにドットクロッ
クの周波数を微調整することのできるPLL回路14
と、ドットクロックを使って水平方向の表示可能な画面
サイズを測定する画面サイズ検出手段16と、水平同期
信号および垂直同期信号から推定した画面サイズと、画
面サイズ検出手段により測定した画面サイズとの誤差か
ら前記ドットクロックを適正な周波数に調整する手段1
5とを設けるようにした。
【0011】以上の構成により、特定の調整用映像信号
を用いることなくドットクロックの周波数を自動的に調
整することができる。
【0012】また、画面サイズ検出手段としては、一例
として、図2に示すように、ドットクロックをカウント
するドットクロックカウンタ21、映像信号と無信号レ
ベルとを比較する信号レベル比較回路22と、1水平同
期周期内で表示可能な映像信号の開始位置を検出する映
像開始位置検出回路23および映像信号の終了位置を検
出する映像終了位置検出回路24と、1垂直同期周期内
で映像開始位置の最小値を検出する最小位置検出回路2
5および映像終了位置の最大値を検出する最大終了位置
検出回路26を有する。
【0013】上記構成において、信号レベル比較回路2
2では、映像信号と無信号レベルを比較し、映像信号が
無信号レベルより大きくなったときハイレベル、映像信
号が無信号レベル以下のときローレベルを出力する。映
像開始位置検出回路23は、映像開始位置として、1水
平周期内で、水平周期信号が入力されてから信号レベル
比較回路22の出力が最初にローレベルからハイレベル
に変化するまでのドットクロックの数を計測する。映像
終了位置検出回路24は、映像終了位置として、1水平
周期内で、水平同期信号が入力されてから信号レベル比
較回路22の出力が最後にハイレベルからローレベルに
変化するまでのドットクロックの数を計測する。最小開
始位置検出回路25は、1垂直周期内で、映像開始位置
の最小値を計測する。最大終了位置検出回路26は、1
垂直周期内で、映像終了位置の最大値を計測する。
【0014】マイクロコンピュータ15は得られた映像
開始位置の最小値および映像終了位置の最大値から表示
可能な画面サイズを計算し、別途水平同期信号と垂直同
期信号の周波数より求めた画面サイズと一致するよう
に、PLL回路14の分周値を設定することにより、ド
ットクロックを適正な周波数に自動調整する。
【0015】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。図1は本発明の液晶表
示装置の一例のブロック図である。従来例と同様、まず
マイクロコンピュータ15は水平同期信号および垂直同
期信号を一定時間計測し、水平周波数および垂直周波数
を計算し、前述の表1のようなテーブルから信号源すな
わち接続されているコンピュータの機種を推定し、その
コンピュータに対応したドットクロックを再生するよう
にPLL回路14を制御する。
【0016】画面サイズ検出回路16はPLL回路14
で再生したドットクロックを用いて、映像信号の内、表
示可能な有効な映像信号が、水平同期信号から数えて何
クロック目から開始して、何クロック目に終了するか検
出し、それぞれ映像開始位置の最小値および映像終了位
置の最大値としてマイクロコンピュータ15に出力す
る。
【0017】マイクロコンピュータ15は、映像終了位
置の最大値から映像開始位置の最小値を引いて有効画面
の水平方向の画面サイズすなわち水平解像度を計算し、
この値と、先に水平同期信号と垂直同期信号から推定し
た信号源の水平解像度とを比較し、誤差が無くなるよう
にPLL回路を制御し、ドットクロックの周波数を調整
する。
【0018】ドットクロックの周波数が適正な値に調整
された後は、従来の例と同様に、A/D変換器11は映
像信号をPLL回路14で再生したドットクロックでサ
ンプリングし、デジタル信号に変換する。
【0019】データ処理回路12は、デジタル信号に変
換された映像信号を液晶表示ユニット13で表示できる
ようにタイミング等を整える。
【0020】図2は、画面サイズ検出回路16の構成を
示すブロック図である。ドットクロックカウンタ21は
水平同期信号の入力時にクリアされその外は常時ドット
クロックをカウントしている。
【0021】信号レベル比較回路22は、常時映像信号
を無信号レベルと比較し、映像信号が無信号レベルより
大きい時すなわち表示可能な映像信号が入力されている
時に出力をハイレベルにし、映像信号が無信号レベルよ
り小さい時すなわち表示可能な映像信号が入力されてな
い時に出力をローレベルにする。
【0022】映像開始位置検出回路23は、水平同期信
号が入力された後、最初に前記信号レベル比較回路22
がローレベルからハイレベルになった時すなわち1水平
周期内での映像開始位置におけるドットクロックカウン
タ21の値を保持する。
【0023】映像終了位置検出回路24は、水平同期信
号が入力された後、次の水平同期信号が入力される直前
に信号レベル比較回路22がハイレベルからローレベル
になった時すなわち1水平周期内での映像終了位置にお
けるドットクロックカウンタ21の値を保持する。
【0024】最小開始位置検出回路25は、水平周期毎
に検出される映像開始位置の内で、1垂直周期内で最も
小さい値を検出し、映像開始位置の最小値として出力す
る。
【0025】最大終了位置検出回路26は、水平周期毎
に検出される映像終了位置の内で、1垂直周期内で最も
大きい値を検出し、映像終了位置の最大値として出力す
る。映像終了位置の最大値から映像開始位置の最小値を
引いた値が水平方向の画面サイズとなる。
【0026】図4にドットクロック調整時のマイクロコ
ンピュータ15の処理を示す。まずマイクロコンピュー
タ15は、映像終了位置の最大値から映像開始位置の最
小値を引いて実測解像度とする(処理41)。次に、水
平同期信号と垂直同期信号とから推定した信号源の水平
解像度を理論解像度とし、前記実測解像度と比較し、一
致すれば処理を完了し、不一致ならば処理43を実行す
る(処理42)。
【0027】処理43では理論解像度と実測解像度の比
でドットクロック周波数を調整する。たとえば、水平同
期信号と垂直同期信号から推定した信号源の理論解像度
が640ドットで、ドットクロック周波数が31.5M
Hzであり、映像終了位置の最大値が800クロックで
映像開始位置の最小値が156クロックであったとする
と、実測解像度は644ドットとなる。本来640ドッ
トであるべき有効な映像データが645ドット検出され
たのはドットクロックの周波数が高すぎたためであるの
で、処理43の計算にしたがって、 31.5×(640/645)=31.3MHz となるようにPLL回路14を制御する。
【0028】次に、画面サイズ検出回路16のより詳細
な構成を図5に示し、その動作を図6の波形図を用いて
説明する。
【0029】いま、図6に示すような水平同期信号61
および映像信号62が入力された場合、ドットクロック
カウンタ51は、水平同期信号61のロー期間でクリア
されハイ期間でドットクロックをカウントしている。ま
た、信号レベル比較回路52は、映像信号62と無信号
レベルとを比較し、映像信号が大きい時ハイレベル、小
さい時ローレベルの信号63を出力する。
【0030】すると、アンド(AND)回路531、フ
リップフロップ(F/F)回路532の出力は、それぞ
れ信号64,65のようになるので、ラッチ533はフ
リップフロップ回路532の出力の立ち上がり、すなわ
ち映像開始位置のドットクロックカウンタ51の値を保
持する。
【0031】またノット(NOT)回路541の出力6
6は、信号レベル比較回路52の出力63を反転した信
号となり、ノット回路543の出力67は水平同期信号
61を反転した信号となる。ラッチ542は、信号66
の立ち上がりでドットクロックカウンタ51の値を保持
し、ラッチ544は信号67の立ち上がりでラッチ54
2の値を保持するので、ラッチ544には映像終了位置
のドットクロックカウンタ51の値が保持されているこ
とになる。
【0032】デジタルコンパレータ551は、水平周期
毎にラッチ533から入力される映像開始位置とラッチ
552の値とを比べてラッチ533の値が小さい時にク
ロックを出力する。ラッチ552は垂直同期信号入力時
に最大値を入力され、デジタルコンパレータ551から
クロックが出力された時すなわち保持していた値よりも
ラッチ533の値の方が小さい場合、ラッチ533の値
を保持する。1垂直周期期間繰り返すことにより映像開
始位置の最小値がラッチ552に保持される。
【0033】デジタルコンパレータ561は、水平周期
毎にラッチ544から入力される映像終了位置とラッチ
562の値とを比べてラッチ544の値が大きい時にク
ロックを出力する。ラッチ562は、垂直同期信号入力
時に最小値を入力され、デジタルコンパレータ561か
らクロックが出力された時すなわち保持していた値より
もラッチ544の値の方が大きい場合、ラッチ544の
値を保持する。1垂直周期期間繰り返すことにより映像
開始位置の最大値がラッチ562に保持される。
【0034】
【発明の効果】以上述べたように、本発明によれば、ユ
ーザがドットクロックの周波数のずれによるにじみや色
ずれ、ゆがみなどを手動で調整する必要がなく、また、
特定の調整用映像信号を用いることなく、自動的に最適
な表示に調整することができる。
【図面の簡単な説明】
【図1】本発明による液晶表示装置の一実施形態のブロ
ック図。
【図2】画面サイズ検出回路のブロック図。
【図3】従来の液晶表示装置を示すブロック図。
【図4】ドットクロック調整時のマイクロコンピュータ
の処理フロー図。
【図5】画面サイズ検出回路の詳細なブロック図。
【図6】画面サイズ検出回路の動作を説明する波形図。
【符号の説明】
15 マイクロコンピュータ 16 画面サイズ検出回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 陰極管用の水平同期信号、垂直同期信号
    および映像信号を用いて画像を表示する液晶表示装置に
    おいて、同期信号に基づき映像信号に同期したドットク
    ロックを再生するとともに前記ドットクロックの周波数
    を微調整することのできるPLL回路と、前記ドットク
    ロックを使って水平方向の表示可能な画面サイズを測定
    する画面サイズ検出手段と、水平同期信号および垂直同
    期信号から推定した画面サイズと前記画面サイズ検出手
    段により測定した画面サイズとの誤差から前記ドットク
    ロックを適正な周波数に調整する手段とを設けたことを
    特徴とする液晶表示装置。
  2. 【請求項2】 前記画面サイズ検出手段は、水平同期信
    号の開始によりクリアされ以後ドットクロックをカウン
    トするドットクロックカウンタと、映像信号が一定レベ
    ル以上の信号レベルであるかを判定する信号レベル比較
    回路と、1水平周期内で前記比較回路の出力により有効
    な映像信号が開始した時のドットクロックカウンタの値
    を保持する映像開始位置検出回路と、1水平周期内で前
    記比較回路の出力により有効な映像信号が終了した時の
    ドットクロックカウンタの値を保持する映像終了位置検
    出回路と、1垂直周期内で映像開始位置の最小値を検出
    する最小開始位置検出回路と、1垂直周期内で映像終了
    位置の最大値を検出する最大終了位置検出回路とから構
    成される請求項1に記載の液晶表示装置。
JP26782896A 1996-09-18 1996-09-18 液晶表示装置 Expired - Fee Related JP3220023B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP26782896A JP3220023B2 (ja) 1996-09-18 1996-09-18 液晶表示装置
US08/932,278 US6043803A (en) 1996-09-18 1997-09-17 Adjustment of frequency of dot clock signal in liquid

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26782896A JP3220023B2 (ja) 1996-09-18 1996-09-18 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH1091127A true JPH1091127A (ja) 1998-04-10
JP3220023B2 JP3220023B2 (ja) 2001-10-22

Family

ID=17450187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26782896A Expired - Fee Related JP3220023B2 (ja) 1996-09-18 1996-09-18 液晶表示装置

Country Status (2)

Country Link
US (1) US6043803A (ja)
JP (1) JP3220023B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1047043A2 (en) * 1999-04-19 2000-10-25 Sony Corporation Image display apparatus with conversion of input video signals
WO2001001386A1 (en) * 1999-06-30 2001-01-04 Aurora Systems Multistandard liquid crystal display with automatic adjustment of timing signals
KR100365499B1 (ko) * 2000-12-20 2002-12-18 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
US6538648B1 (en) 1998-04-28 2003-03-25 Sanyo Electric Co., Ltd. Display device
US6744444B2 (en) 2000-10-25 2004-06-01 Mitsubishi Denki Kabushiki Kaisha Circuit for detecting valid range of video signal
US6922188B2 (en) 2001-09-20 2005-07-26 Genesis Microchip Inc. Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display
US7009628B2 (en) * 2001-09-20 2006-03-07 Genesis Microchip Inc. Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display
US7019764B2 (en) 2001-09-20 2006-03-28 Genesis Microchip Corporation Method and apparatus for auto-generation of horizontal synchronization of an analog signal to digital display
US7034815B2 (en) 2001-09-20 2006-04-25 Genesis Microchip Inc. Method and apparatus for synchronizing an analog video signal to an LCD monitor
KR100596586B1 (ko) * 1999-07-20 2006-07-04 삼성전자주식회사 액정 디스플레이 장치의 화면상태 자동조정장치 및 그 방법
US7091996B2 (en) 2001-09-20 2006-08-15 Genesis Microchip Corporation Method and apparatus for automatic clock synchronization of an analog signal to a digital display
US7319464B2 (en) 1996-02-22 2008-01-15 Seiko Epson Corporation Method and apparatus for adjusting dot clock signal
JP2008197141A (ja) * 2007-02-08 2008-08-28 Necディスプレイソリューションズ株式会社 画像表示装置及びその周波数調整方法
JP2012068658A (ja) * 2011-10-31 2012-04-05 Necディスプレイソリューションズ株式会社 画像表示装置及びその周波数調整方法
JP2013228848A (ja) * 2012-04-25 2013-11-07 Fuji Xerox Co Ltd 情報処理装置及びプログラム
JP2015135388A (ja) * 2014-01-16 2015-07-27 キヤノン株式会社 映像信号判定装置
JP2015139181A (ja) * 2014-01-24 2015-07-30 キヤノン株式会社 画像処理装置及びプログラム

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265710B1 (ko) * 1998-02-06 2000-09-15 윤종용 자동 트랙킹 조정 기능을 갖는 평판 디스플레이장치
US6268848B1 (en) * 1998-10-23 2001-07-31 Genesis Microchip Corp. Method and apparatus implemented in an automatic sampling phase control system for digital monitors
TW417080B (en) * 1998-12-21 2001-01-01 Acer Comm & Multimedia Inc Display with automatic resolution adjustment
JP2000298447A (ja) * 1999-04-12 2000-10-24 Nec Shizuoka Ltd 画素同期回路
US6556191B1 (en) * 1999-10-18 2003-04-29 Canon Kabushiki Kaisha Image display apparatus, number of horizontal valid pixels detecting apparatus, and image display method
JP2001331162A (ja) * 2000-05-19 2001-11-30 Mitsubishi Electric Corp 表示制御装置
US6566799B1 (en) 2001-11-15 2003-05-20 Thomson Licensing, S.A. Cathode ray tubes having damper wire support springs
US7049988B1 (en) * 2004-05-25 2006-05-23 Cirrus Logic, Inc. Systems and methods for clock mode determination utilizing a fixed-frequency reference signal
US7352303B1 (en) * 2004-05-25 2008-04-01 Cirrus Logic, Inc. Systems and methods for clock mode determination utilizing prioritization criteria
KR100622351B1 (ko) * 2005-01-07 2006-09-19 삼성전자주식회사 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치
JP2008165037A (ja) * 2006-12-28 2008-07-17 Funai Electric Co Ltd 表示装置
KR20080105608A (ko) * 2007-05-31 2008-12-04 삼성전자주식회사 영상표시장치의 자동코스설정방법
US7701374B2 (en) 2008-02-26 2010-04-20 Conexant Systems, Inc. Method and apparatus for automatic optimal sampling phase detection
US20090256829A1 (en) * 2008-04-11 2009-10-15 Bing Ouyang System and Method for Detecting a Sampling Frequency of an Analog Video Signal
US9786249B2 (en) * 2015-12-17 2017-10-10 Omnivision Technologies, Inc. Frame timing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2892009B2 (ja) * 1988-05-28 1999-05-17 株式会社東芝 表示制御方式
US5579029A (en) * 1992-07-31 1996-11-26 Hitachi, Ltd. Display apparatus having automatic adjusting apparatus
JP2531426B2 (ja) * 1993-02-01 1996-09-04 日本電気株式会社 マルチスキャン型液晶ディスプレイ装置

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319464B2 (en) 1996-02-22 2008-01-15 Seiko Epson Corporation Method and apparatus for adjusting dot clock signal
US6538648B1 (en) 1998-04-28 2003-03-25 Sanyo Electric Co., Ltd. Display device
EP1047043A3 (en) * 1999-04-19 2001-01-17 Sony Corporation Image display apparatus with conversion of input video signals
US6504533B1 (en) 1999-04-19 2003-01-07 Sony Corporation Image display apparatus
EP1047043A2 (en) * 1999-04-19 2000-10-25 Sony Corporation Image display apparatus with conversion of input video signals
WO2001001386A1 (en) * 1999-06-30 2001-01-04 Aurora Systems Multistandard liquid crystal display with automatic adjustment of timing signals
KR100596586B1 (ko) * 1999-07-20 2006-07-04 삼성전자주식회사 액정 디스플레이 장치의 화면상태 자동조정장치 및 그 방법
US6744444B2 (en) 2000-10-25 2004-06-01 Mitsubishi Denki Kabushiki Kaisha Circuit for detecting valid range of video signal
KR100365499B1 (ko) * 2000-12-20 2002-12-18 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
US7091996B2 (en) 2001-09-20 2006-08-15 Genesis Microchip Corporation Method and apparatus for automatic clock synchronization of an analog signal to a digital display
US7505055B2 (en) 2001-09-20 2009-03-17 Genesis Microchip Inc. Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display
US7019764B2 (en) 2001-09-20 2006-03-28 Genesis Microchip Corporation Method and apparatus for auto-generation of horizontal synchronization of an analog signal to digital display
US7009628B2 (en) * 2001-09-20 2006-03-07 Genesis Microchip Inc. Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display
US6922188B2 (en) 2001-09-20 2005-07-26 Genesis Microchip Inc. Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display
US7362319B2 (en) 2001-09-20 2008-04-22 Genesis Microchip Inc. Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display
US7633499B2 (en) 2001-09-20 2009-12-15 Genesis Microchip Inc. Method and apparatus for synchronizing an analog video signal to an LCD monitor
US7034815B2 (en) 2001-09-20 2006-04-25 Genesis Microchip Inc. Method and apparatus for synchronizing an analog video signal to an LCD monitor
JP2008197141A (ja) * 2007-02-08 2008-08-28 Necディスプレイソリューションズ株式会社 画像表示装置及びその周波数調整方法
US8310431B2 (en) 2007-02-08 2012-11-13 Nec Display Solutions, Ltd. Image display apparatus and frequency adjustment method thereof
JP2012068658A (ja) * 2011-10-31 2012-04-05 Necディスプレイソリューションズ株式会社 画像表示装置及びその周波数調整方法
JP2013228848A (ja) * 2012-04-25 2013-11-07 Fuji Xerox Co Ltd 情報処理装置及びプログラム
JP2015135388A (ja) * 2014-01-16 2015-07-27 キヤノン株式会社 映像信号判定装置
US9560306B2 (en) 2014-01-16 2017-01-31 Canon Kabushiki Kaisha Display apparatus for determining a format of an analog video signal
JP2015139181A (ja) * 2014-01-24 2015-07-30 キヤノン株式会社 画像処理装置及びプログラム
US9686447B2 (en) 2014-01-24 2017-06-20 Canon Kabushiki Kaisha Display apparatus

Also Published As

Publication number Publication date
JP3220023B2 (ja) 2001-10-22
US6043803A (en) 2000-03-28

Similar Documents

Publication Publication Date Title
JP3220023B2 (ja) 液晶表示装置
US5917461A (en) Video adapter and digital image display apparatus
JP3867296B2 (ja) 画像再生装置、プロジェクタ、画像再生システム及び情報記憶媒体
US6924796B1 (en) Dot-clock adjustment method and apparatus for a display device, determining correctness of dot-clock frequency from variations in an image characteristic with respect to dot-clock phase
JPH11289500A (ja) アナログ画像信号の信号処理方法
US6753926B1 (en) Circuit for generating sampling clock to stably sample a video signal and display apparatus having the circuit
US6501310B2 (en) Sampling clock adjusting method, and an interface circuit for displaying digital image
US6538648B1 (en) Display device
JP3879951B2 (ja) 位相調整装置、位相調整方法及び表示装置
JP3905760B2 (ja) 表示装置
KR100466553B1 (ko) 지연 정정 회로
JP3442322B2 (ja) ディスプレイ装置及びその駆動方法
JP3228179B2 (ja) 表示装置
JP3326627B2 (ja) ドットクロック位相調整装置,その方法および液晶表示装置
JP3960716B2 (ja) 画素対応表示装置におけるクロック位相自動調整装置
JPH0566752A (ja) ドツトクロツク再生回路
JP2001142438A (ja) 同期信号の周期測定装置
JPH10319917A (ja) 映像信号の自動位相調整装置
JP3814955B2 (ja) テレビジョン受信機用同期信号生成回路およびテレビジョン受信機
JPH10228266A (ja) 液晶表示装置
JP2002023725A (ja) 映像信号処理装置及び映像出力機器
JPH11311967A (ja) 表示装置
JPH1091132A (ja) 画像表示装置
JP3536619B2 (ja) 走査線数判別装置
KR0143973B1 (ko) 티브이 모니터상의 캐릭터 편차 보정회로

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070810

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080810

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080810

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090810

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090810

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees